CN104503935A - 一种可精确控制时序的iic控制装置和控制方法 - Google Patents

一种可精确控制时序的iic控制装置和控制方法 Download PDF

Info

Publication number
CN104503935A
CN104503935A CN201410722824.XA CN201410722824A CN104503935A CN 104503935 A CN104503935 A CN 104503935A CN 201410722824 A CN201410722824 A CN 201410722824A CN 104503935 A CN104503935 A CN 104503935A
Authority
CN
China
Prior art keywords
iic
controller
scl
data
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410722824.XA
Other languages
English (en)
Other versions
CN104503935B (zh
Inventor
兰光洋
王忠海
肖佐楠
郑茳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TIANJIN TIANXIN TECHNOLOGY CO LTD
Original Assignee
TIANJIN TIANXIN TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TIANJIN TIANXIN TECHNOLOGY CO LTD filed Critical TIANJIN TIANXIN TECHNOLOGY CO LTD
Priority to CN201410722824.XA priority Critical patent/CN104503935B/zh
Publication of CN104503935A publication Critical patent/CN104503935A/zh
Application granted granted Critical
Publication of CN104503935B publication Critical patent/CN104503935B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明提供了一种可精确控制时序的IIC的扩展技术，包括一组用来精确控制IIC时序的时序控制装置和用来产生IIC信号的IIC信号接收发送装置。通过数据总线，IIC控制器获得所需要的配置数据；IIC控制器通过IIC时序配置器来对IIC的时序进行配置，用SCL控制器来控制IIC的时钟频率，用SDA控制器和数据来共同产生所需的相对SCL可调节的数据信号；IIC信号的接收发送装置，用来产生所需要的可控制时序的IIC信号。这样可以使得IIC器件可以自由的适用于不同配置的符合IIC标准的器件；可以在不改变原来设计的条件下扩展原来IIC器件的适用性，极大的提高了原有IP的复用性，提高了系统的开发设计速度。

Description

一种可精确控制时序的IIC控制装置和控制方法
技术领域
本发明属于计算机体系结构和串行通信领域，具体涉及到一种可以精确控制时序的IIC的扩展技术，包括控制装置和控制方法。
背景技术
IIC(Inter-Integrated Circuit，集成电路总线)总线是一种简单、两线双向、串行同步的高效传输总线，已被广泛应用于各种SoC(片上系统)中。IIC总线只需要一根串行数据线(SDA，serial data)用于数据信号的传输，以及一根串行时钟线(SCL，serial clock)用于时钟信号的传输，即可实现连接于该总线上的任意设备之间的信号传递。每个设备，无论是MCU(微控制器)、LCD(Liquid Crystal Display，液晶显示器)驱动器、或存储器等，都可以作为一个发送器或接收器，即无论主设备或从设备均可以发送数据或接收数据，具体是发送器还是接收器则由该设备的具体功能决定。
但是，对于不同的应用，各个器件对于IIC的传输速度的要求是不一致的，例如对于一些实时设备的控制(比如LCD驱动器的控制)，就可能要求IIC的传输速度比较高，而其它一些应用，比如读存储设备的访问，可能就要求IIC的传输速度比较低；而一般的IIC控制器，其时序是固定的(即其SCL Hold，和SDA hold是固定的)，这就有可能导致同一款IIC控制器在不同的应用中是不可以复用的，这会降低开发设计的速度，降低IP的复用率。
发明内容
为了解决上述问题，提高系统的开发设计速度，满足IIC对不同IIC器件传输速度的要求，提高IP的复用率，本发明提出了一种可精确控制时序的IIC控制装置和控制方法。
为了达到上述目的，本发明采用了以下技术方案：一种可精确控制时序的IIC控制装置，包括数据总线、IIC控制器、SDA(串行数据)线、SCL(串行时钟)线，其特征在于：所述IIC控制器包括用来精确控制IIC时序的IIC时序配置器和用来产生IIC信号的IIC信号接收/发生器。
进一步的，所述IIC时序配置器包括用于控制IIC的时钟频率的SCL控制器、用于和数据来共同产生所需的相对SCL可调节的数据信号的SDA控制器；所述SCL控制器通过IIC时序配置器传递过来的数据来精确的控制IIC的传输速率，所述SDA控制器用来产生所需要发送的数据，以及调整和SCL的相位关系。
一种可精确控制时序的IIC控制方法，其特征在于，包括如下步骤：
1)通过数据总线，IIC控制器获得所需要的配置数据；
2)IIC控制器通过IIC时序配置器，依据数据总线传递过来的数据对IIC的时序进行配置；
3)IIC信号接收/发生器将配置完成的确定比例的串行时钟信号SCL和串行数据信号SDA发送出去，以及接收同频配置的外部的SCL和SDA信号；
4)使步骤1)，步骤2)和步骤3)结合，就可以产生出不同速率的、相位关系可以配置的串行SCL和SDA信号。
优选的，所述步骤2)中IIC控制器通过IIC时序配置器，依据数据总线传递过来的数据对IIC的时序进行配置，其配置方法为：通过SCL控制器来控制IIC的时钟频率，通过SDA控制器和数据来共同产生所需的相对SCL可调节的数据信号。
进一步的，所述SCL控制器通过IIC时序配置器传递过来的数据来精确的控制IIC的传输速率。
进一步的，所述SDA控制器产生所需要发送的数据，以及调整和SCL的相位关系。
本发明的有益效果为：本发明在较少的额外开销的前提下(只增加了一组IIC时序控制装置和一些其它的简单的控制逻辑)，就使得原来的IIC器件变为可以配置为串行时钟和串行数据之间几乎任意比例的IIC器件。通过本发明可以使得IIC器件可以自由的适用于不同配置的符合IIC标准的器件；这样可以在只增加很小的硬件开支、不改变原来设计的条件下扩展原来IIC器件的适用性，极大的提高了原有IP的复用性，提高了系统的开发设计速度。
附图说明
图1是本发明的结构示意图；
图2是IIC SCL相对于SDA时序描述的示意图；
图3是IIC SDA相对于SCL时序描述的示意图。
具体实施方式
下面结合具体实施例对本发明作进一步说明。
如图1所示，一种可以精确控制时序的IIC控制器，包括一组用来精确控制IIC时序的IIC时序配置器和用来产生IIC信号的IIC信号接收/发生器。
其具体实现步骤为：通过数据总线，IIC控制器获得所需要的配置数据；IIC控制器通过IIC时序配置器来对IIC的时序进行配置，用SCL控制器来控制IIC的时钟频率，用SDA控制器和数据来共同产生所需的相对SCL可调节的数据信号；IIC信号的接收/发生器，用来产生所需要的可控制时序的IIC信号；
可精确控制时序的IIC主要由两个模块组成：SCL控制器通过IIC时序配置器传递过来的数据来精确的控制IIC的传输速率；SDA控制器用来产生所需要发送的数据，以及调整和SCL的相位关系。
IIC信号接收/发生器模块，其主要用来产生可以配置相位关系的SCL和SDA串行信号，可适用于各种不同波特率的IIC器件的IIC信号；
如图2SCL相对于SDA时序描述、图3IIC SDA相对于SCL时序描述所示：IIC的传输时序主要由图2中的SCL Hold(start)，SCL Hold(stop)和图3中的SDA Hold组成；
1.SCL Hold(start)：表示在IIC总线上发起start信号时，SCL相对于SDA要保持高电平的时间，即SDA由高变低之后，为了满足IIC对start信号采样的正确性，SCL需要保持高电平的时间；
2.SCL Hold(stop)：表示在IIC总线发起stop信号时，SDA相对于SCL要保持低电平的时间，即SCL由低变高之后，为了满足IIC对stop信号采样的正确性，SDA需要保持的时间；
3.SDA Hold：表示在数据传输过程中，SDA允许变化后(即SCL变为低后)，为了保证数据传输的正确性SDA保持原来电平状态的时间；
在一般情况下，系统设计师可以根据器件对IIC传输速率的要求来改变IIC的传输速率，但是其改变的知识SCL产生的速率，对SCL Hold(start)，SCL Hold(stop)和SDA Hold三个重要的时序参数并没有任何改变，这在实际上限制了IIC传输速率的变化范围，因为IIC实际上的最大传输速率是由这三个参数决定的，所以只要这三个参数没有发生改变，IIC的最大传输速率是不会发生变化的，这就限制了IIC控制器的适用范围，本专利，增加了SCL控制器和SDA控制器，使得系统开发者可以对SCL Hold(start)，SCL Hold(stop)和SDA Hold三个重要的时序参数进行配置，这就使得IIC的传输速率可以在很大范围内发生变化，增加了IIC控制器的适用范围，而不用根据不同设计对IIC传输速率的不同要求去重新设计新的IIC控制器，这极大的增加了IP的复用性和产品的开发设计速度。
以上描述了本发明的基本原理、主要特征和实施方案等信息，但是本发明不受上述实施过程的限制，在不脱离发明精神和范围的前提下，本发明还可以有各种变化和改进。因此，除非这种变化和改进脱离了本发明的范围，它们应该被看作包含在本发明中。

Claims (6)

1.一种可精确控制时序的IIC控制装置，包括数据总线、IIC控制器、SDA(串行数据)线、SCL(串行时钟)线，其特征在于：所述IIC控制器包括用来精确控制IIC时序的IIC时序配置器和用来产生IIC信号的IIC信号接收/发生器。
2.根据权利要求1所述的一种可精确控制时序的IIC控制装置，其特征在于：所述IIC时序配置器包括用于控制IIC的时钟频率的SCL控制器、用于和数据来共同产生所需的相对SCL可调节的数据信号的SDA控制器；所述SCL控制器通过IIC时序配置器传递过来的数据来精确的控制IIC的传输速率，所述SDA控制器用来产生所需要发送的数据，以及调整和SCL的相位关系。
3.一种可精确控制时序的IIC控制方法，其特征在于，包括如下步骤：
1)通过数据总线，IIC控制器获得所需要的配置数据；
2)IIC控制器通过IIC时序配置器，依据数据总线传递过来的数据对IIC的时序进行配置；
3)IIC信号接收/发生器将配置完成的确定比例的串行时钟信号SCL和串行数据信号SDA发送出去，以及接收同频配置的外部的SCL和SDA信号；
4)使步骤1)，步骤2)和步骤3)结合，就可以产生出不同速率的、相位关系可以配置的串行SCL和SDA信号。
4.根据权利要求3所述的一种可精确控制时序的IIC控制方法，其特征在于，所述步骤2)中IIC控制器通过IIC时序配置器，依据数据总线传递过来的数据对IIC的时序进行配置，其配置方法为：通过SCL控制器来控制IIC的时钟频率，通过SDA控制器和数据来共同产生所需的相对SCL可调节的数据信号。
5.根据权利要求4所述的一种可精确控制时序的IIC控制方法，其特征在于，所述SCL控制器通过IIC时序配置器传递过来的数据来精确的控制IIC的传输速率。
6.根据权利要求4所述的一种可精确控制时序的IIC控制方法，其特征在于，所述SDA控制器产生所需要发送的数据，以及调整和SCL的相位关系。
CN201410722824.XA 2014-12-02 2014-12-02 一种可精确控制时序的iic控制装置和控制方法 Active CN104503935B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410722824.XA CN104503935B (zh) 2014-12-02 2014-12-02 一种可精确控制时序的iic控制装置和控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410722824.XA CN104503935B (zh) 2014-12-02 2014-12-02 一种可精确控制时序的iic控制装置和控制方法

Publications (2)

Publication Number Publication Date
CN104503935A true CN104503935A (zh) 2015-04-08
CN104503935B CN104503935B (zh) 2018-07-24

Family

ID=52945334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410722824.XA Active CN104503935B (zh) 2014-12-02 2014-12-02 一种可精确控制时序的iic控制装置和控制方法

Country Status (1)

Country Link
CN (1) CN104503935B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110299941A (zh) * 2019-05-23 2019-10-01 广东瑞谷光网通信股份有限公司 光模块IIC Ready Time精准测试方法、电子设备及计算机可读存储介质
CN110362524A (zh) * 2018-04-11 2019-10-22 杭州海康威视数字技术股份有限公司 时序信号生成方法、装置、逻辑电路板及存储介质
CN112562307A (zh) * 2020-12-07 2021-03-26 深圳创维－Rgb电子有限公司 Iic信号传输系统、iic信号传输方法及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090207850A1 (en) * 2006-10-24 2009-08-20 Fujitsu Limited System and method for data packet transmission and reception
CN201435076Y (zh) * 2009-03-12 2010-03-31 杭州士兰微电子股份有限公司 单线总线系统
CN101770443A (zh) * 2009-01-07 2010-07-07 成都市华为赛门铁克科技有限公司 一种内部集成电路总线时序调节方法、相应装置及系统
CN103997399A (zh) * 2014-05-05 2014-08-20 京东方科技集团股份有限公司 eDP接口、手机和改善eDP接口通信的传输速率的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090207850A1 (en) * 2006-10-24 2009-08-20 Fujitsu Limited System and method for data packet transmission and reception
CN101770443A (zh) * 2009-01-07 2010-07-07 成都市华为赛门铁克科技有限公司 一种内部集成电路总线时序调节方法、相应装置及系统
CN201435076Y (zh) * 2009-03-12 2010-03-31 杭州士兰微电子股份有限公司 单线总线系统
CN103997399A (zh) * 2014-05-05 2014-08-20 京东方科技集团股份有限公司 eDP接口、手机和改善eDP接口通信的传输速率的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110362524A (zh) * 2018-04-11 2019-10-22 杭州海康威视数字技术股份有限公司 时序信号生成方法、装置、逻辑电路板及存储介质
CN110362524B (zh) * 2018-04-11 2021-04-09 杭州海康威视数字技术股份有限公司 时序信号生成方法、装置、逻辑电路板及存储介质
CN110299941A (zh) * 2019-05-23 2019-10-01 广东瑞谷光网通信股份有限公司 光模块IIC Ready Time精准测试方法、电子设备及计算机可读存储介质
CN112562307A (zh) * 2020-12-07 2021-03-26 深圳创维－Rgb电子有限公司 Iic信号传输系统、iic信号传输方法及存储介质
CN112562307B (zh) * 2020-12-07 2022-04-12 深圳创维－Rgb电子有限公司 Iic信号传输系统、iic信号传输方法及存储介质

Also Published As

Publication number Publication date
CN104503935B (zh) 2018-07-24

Similar Documents

Publication Publication Date Title
US10289600B2 (en) Reducing transmitter encoding jitter in a C-PHY interface using multiple clock phases to launch symbols
TWI643461B (zh) N相位信號轉變對準
US20170041086A1 (en) Data transmission apparatus for changing clock signal at runtime and data interface system including the same
WO2011106055A4 (en) Coordinating memory operations using memory-device generated reference signals
US10554865B2 (en) Display controller for generating video sync signal using external clock, an application processor including the controller, and an electronic system including the controller
TW201521408A (zh) 以最小的實體層改變及沒有協定改變而增強行動產業處理器介面界定實體層介面之鏈結速率之方法
TW201606511A (zh) 用於晶片至晶片通信之系統及方法
CN107844445B (zh) 用于非源同步系统的调谐电路系统和操作
CN105700337B (zh) 应用于车载终端的时钟同步方法及装置
JP2013535026A (ja) タイミングコントローラ及びそれを備える液晶ディスプレイ
CN104503935A (zh) 一种可精确控制时序的iic控制装置和控制方法
CN104753504A (zh) 用于校正偏斜的接收器电路、包括其的半导体设备及系统
WO2016058344A1 (zh) 一种确定链路延时的方法、装置、通信设备和存储介质
CN105683932A (zh) 双向通信方法以及使用该双向通信方法的双向通信设备
CN103559111B (zh) Fpga芯片间的io信道调试方法及系统
CN103970692A (zh) RapidIO串行数据处理方法
EP3529956B1 (en) Reducing transmitter encoding jitter in a c-phy interface using multiple clock phases to launch symbols
JP2011066621A (ja) データ転送装置
CN105515610A (zh) 一种数字接收机模块及其信号处理方法与射频卡布线方法
CN103366665A (zh) 位准移位电路及其驱动方法
CN102854916A (zh) 一种实现usb设备的时钟精确同步的方法
US10429881B2 (en) Semiconductor device for stopping an oscillating clock signal from being provided to an IP block, a semiconductor system having the semiconductor device, and a method of operating the semiconductor device
CN106294260B (zh) 数据从异步总线输出到同步总线的方法
CN104052438A (zh) 用于低功率宽带发射机的基于相位插值的输出波形合成器
CN107104749A (zh) 时钟同步方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant