CN104952866A - 集成电路电气保护装置 - Google Patents

集成电路电气保护装置 Download PDF

Info

Publication number
CN104952866A
CN104952866A CN201410117590.6A CN201410117590A CN104952866A CN 104952866 A CN104952866 A CN 104952866A CN 201410117590 A CN201410117590 A CN 201410117590A CN 104952866 A CN104952866 A CN 104952866A
Authority
CN
China
Prior art keywords
trap
drain
transistor
source
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410117590.6A
Other languages
English (en)
Other versions
CN104952866B (zh
Inventor
M·A·斯托金戈
张文忠
张旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Priority to CN201410117590.6A priority Critical patent/CN104952866B/zh
Priority to US14/231,849 priority patent/US9202808B2/en
Publication of CN104952866A publication Critical patent/CN104952866A/zh
Application granted granted Critical
Publication of CN104952866B publication Critical patent/CN104952866B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H01L27/0274—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the electrical biasing of the gate electrode of the field effect transistor, e.g. gate coupled transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种集成电路电气保护装置包括半导体衬底和划分为区段（231-234）的多个晶体管指状物（240）。区段（231-234）在由相邻的区段共享的源极/漏极区域（252）内由彼此（231-234）间隔开的连阱（221）彼此区分。

Description

集成电路电气保护装置
技术领域
本公开一般涉及电气保护，并且更特别地涉及用于集成电路的电气保护。
背景技术
集成电路（IC）管芯（die）可能经受会损坏IC的过应力事件，诸如高电压事件。静电放电（ESD）事件是会在制造过程、组装、测试期间或者在系统应用中发生的这种过应力事件。一些芯片上的ESD保护网络使用有源的MOSFET（金属氧化物半导体场效应晶体管）轨道箝位保护方案，其在被保护以不受ESD的特征（诸如输入/输出（I/O）焊盘）与电源轨道之间具有大的ESD二极管。这个方法已经是有效的，但是涉及的电流会足够大以使得MOSFET必须相应地较大，这通过并联地使用许多MOSFET晶体管（被称为指状物（finger））来实现。用于实现ESD保护装置处的MOSFET的MOSFET晶体管指状物的数量可以足够大，以使得晶体管指状物被分成由连阱（welltie）彼此分隔的区段（segment），以确保符合指定在晶体管源极/漏极区域的任一点和连阱之间的最大距离的设计规则，使得改善MOSFET的固有的闩锁（latch-up）稳健性以及它相对于任何其它附近的集成电路元件的闩锁稳健性。
图1示出具有ESD保护电路的集成电路管芯的布局的部分9的俯视图，该ESD保护电路包括使用并联连接的多个MOSFET指状物41实现的MOSFET。示出的部分9包括连阱结构，该连阱结构包括连阱21和相邻的电介质区域11。连阱21包括具有外周边20的环部90（连阱环）以及延伸横过连阱环90的内部以将ESD保护电路分割成多个区段31-35的多个切断部22-25。如区段33和34中具体地示出的，区段31-35中的每一个包括构成ESD保护电路的多个MOSFET晶体管的一部分。每个区段的一组晶体管在通过电介质区域11与连阱21分隔的有源区50内具有对应的源极、漏极和沟道区，该电介质区域11可以是浅沟槽隔离区域（STI区域）。
在ESD事件期间在这种MOSFET配置中有用的机制之一使用固有地存在于MOSFET的布局中的双极型器件，其中这种双极型器件是可以由于通常称为“骤回（snapback）”的机制导通以便在ESD事件期间提供额外保护的双极结型晶体管（BJT）。这种双极型器件60的示意图被示出在图2中，图2示出沿着图1的横向（lateral）截面指示线2的截面布局图。具体的，作为NPN晶体管的固有的BJT60的基极对应于MOSFET指状物的体区，BJT60的集电极对应于MOSFET指状物的漏极区，并且BJT60的发射极对应于MOSFET指状物的源极区。
在过应力事件期间，由于在ESD电路的MOSFET晶体管的漏极和源极之间的大电压而发生骤回，该大电压导致晶体管的体区的电势改变，而该电势改变导致MOSFET的源极-体区结二极管导通。体区中的电势改变例如会是由于在ESD事件期间的漏极-体区结漏电流，该漏电流由于沿着从MOSFET的源极附近的MOSFET的体区到体区结的电阻路径的电压降而导致体区电压上升。一旦源极-体区二极管被导通，电流就由于以漏极作为集电极的固有的BJT装置而开始在漏极和源极之间流动。大集电极电流可以导致增加到已经流动的漏极-体区结漏电流的碰撞电离电流，使双极型器件进一步导通。这可以最终导致骤回，骤回的特征在于在源极和漏极之间提供的电流显著增大并且骤回典型地使得漏源电压下降或者在对应的I-V曲线图中“骤回”。从漏极流到源极的电流中的大部分向下流动在MOSFET沟道下方的阱区中。这个骤回事件可以被依赖以通过在存在ESD事件时吸收（sink）电流来提供保护，只要在每个区段的固有的双极型器件处的骤回电流的量足够低而在它的持续期间不会损坏MOSFET特征即可。
然而，如果在它的ESD电流负载由于经受骤回的ESD保护电路的其它区段而减少之前必须在足够长的一段时间内吸收ESD电流，则在其它区段之前首先进入骤回状况的区段会在物理上被损坏。此外，当第一区段进入骤回状况时，整个MOSFET的漏源电压由于第一区段的有效导通电阻的突然降低而典型地下降。这使得其它区段较少可能也进入骤回状况，这是因为骤回由于较大漏源电压而启动。因此期望的是增大进入骤回状况的MOSFET区段的数量以便使ESD保护结构的故障电流水平最大化。各种建议已经被提出以便促进更容易基于首先进入骤回的区段之一使ESD电路的更大数量的区段在ESD事件期间处于骤回中。例如，根据一个建议，N型沟道MOSFET的特定区段附近的连阱连接到另一个区段的一个或更多个专用源极区。另一个区段的这些专用源极区没有接地。因此，当第二区段由于提供从漏极区到专用源极区的电流路径的寄生的横向BJT而进入双极导通（骤回）时，它们的电压水平变得提高。这可以提供反馈路径，该反馈路径将特定区段中的连阱处的阱区有源地驱动到更高电压以便促进该特定区段处的骤回。然而，这个技术和其它技术为ESD电路增加了额外的复杂度，并且会减少否则将可用于在ESD事件期间吸收电流的晶体管指状物的数量。此外，这种连阱没有连接到固定电压端子（例如，地）并且因此没有帮助改善保护结构的闩锁稳健性。因此需要提供在实现固有的BJT中的骤回以便在过应力事件期间提供保护方面的进一步改善。
附图说明
本发明通过示例的方式来示出并且不受附图的限制，在附图中相似的附图标记指示类似的元件。图中的元件为简单和清楚起见而示出并且没有必要按比例绘制。
图1是已知的过应力保护电路的布局的顶视图；
图2是图1的已知的过应力保护电路的截面图；
图3是根据特定实施例的过应力保护电路的电路图；
图4是根据特定实施例的图3的过应力保护电路的布局的顶视图；
图5是根据特定实施例的图4的布局的截面图；
图6是根据特定实施例的图4的布局的截面图；
图7是根据特定实施例的图4的布局的截面图；
图8是根据特定实施例的连阱区的截面图；以及
图9是根据特定实施例的连阱区的截面图。
具体实施方式
公开了用于集成电路管芯的过应力保护装置，其具有由布置在多个区段中的并联连接的许多晶体管指状物构成的场效应晶体管（FET），其中每个区段具有多个晶体管指状物。区段通过插入的连阱区而彼此分隔，该连阱区在由两个晶体管指状物共享的源极/漏极区内包括连阱。连阱可以是由共享的源极/漏极区包围的连阱岛、或者从连阱环延伸到共享的源极/漏极区中的连阱。在正常操作期间，连阱连接到提供固定电压（诸如，地）的固定电压参考端子。在过应力操作期间，诸如在ESD事件或者其它高电压事件期间，晶体管区段之一可以在另一个区段之前经受骤回。过应力保护装置的布局使得与沿着在连阱结构之下通过的路径相比，来自最初经受骤回的区段的电流更容易沿着在连阱区的连阱结构之间的路径流动到还没有在骤回中的相邻区段。通过更容易允许电流从最初经受骤回的区段流到还没有在骤回中的相邻区段，也促进在相邻区段处的骤回。要求全部区段间电流在连阱结构（连阱和它周围的电介质）之下通过的过应力保护装置可能仅仅在最初进入骤回中的区段中经受骤回，而不在相邻的区段中经受骤回，这可以导致保护装置中的不均匀的电流导通，因此导致减少针对过应力情形的保护。通过在不实现从晶体管的区段区到连阱的反馈路径的情况下更容易允许电流在区段间流动，建立了针对过应力情形的保护。
图3是示出根据本公开的一个实施例的过应力保护电路100的电路图。特别地，过应力保护电路包括N型沟道MOSFET晶体管、以及对应的固有的BJT，该过应力保护电路由并联连接的多个MOSFET晶体管141-143表示。晶体管141-143中的每一个可以包括通过连阱区而与相邻晶体管的晶体管指状物分隔的多个晶体管指状物。因此，晶体管141-143中的每一个被布置在过应力保护电路的特定部分（指由附图标记131-133表示的区段）处。例如，连阱区136在晶体管141和142之间，并且连阱区137在晶体管142和143之间。连阱区136-137中的每一个包括与端子GND连接的对应的连阱121（WT121），如在此将进一步讨论的。
区段131（也被称为晶体管区段131）包括MOSFET141和对应的固有的BJT161。BJT161的集电极、发射极和基极分别对应于晶体管141的漏极、源极和体区。晶体管区段132（也被称为晶体管区段132）包括MOSFET142和对应的固有的BJT162。BJT162的集电极、发射极和基极分别对应于晶体管142的漏极、源极和体区。晶体管区段133（也被称为晶体管区段133）包括MOSFET143和对应的固有的BJT163。BJT163的集电极、发射极和基极分别对应于晶体管143的漏极、源极和体区。
每个区段的MOSFET/BJT对的漏极/集电极连接到由过应力保护电路100保护的标为VDD的端子。端子VDD可以是在其处提供有固定电压参考（诸如VDD）的导电节点。每个区段的MOSFET/BJT对的源极/发射极连接到在操作期间在其处提供有诸如地之类的固定电压的标为GND的端子。固定电压在正常操作期间被提供到端子GND和VDD，并且可以由布置在与过应力保护电路相同的集成电路管芯处的电压调节器产生，或者可以从在集成电路管芯外部的电压源提供。每个MOSFET141-143的栅极可以连接（未示出）到提供固定电压的端子（诸如端子GND）或者连接到操作以在过应力事件期间使MOSFET141-143导通的驱动器电路的输出端子。在另一实施例中，可以在每个晶体管的栅极和源极之间存在插入的电阻器。
每个区段的体区到连阱的电阻被示出为电阻器Rbw，并且是每个区段的MOSFET的体区与在其处提供有固定电压的连阱121之间的电阻。在所示出的实施例中，连阱121连接到端子GND。从一个区段的MOSFET的体区到相邻区段的MOSFET的体区的体区到体区电阻被示出为电阻器Rbb。
没有高电压事件时，图3的晶体管保持非导通。然而，响应于MOSFET晶体管的漏极和源极之间的较大电压，来自晶体管区段之一的漏极-体区结的雪崩电流可以将电流引入到阱区，引起沿着体区到连阱电阻路径（Rbw）的电压降。如上面所讨论的，这个电压降可以触发引起BJT导通的大电流骤回。对于图3的保护装置，电阻Rbb低于在没有晶体管区段之间的路径的情况下具有连接到延伸横过连阱环的固定电压端子的连续连阱的其它保护装置中的电阻。这个更低的Rbb更容易促进骤回电流从最初经受骤回的晶体管区段的体区流动到还没有在骤回中的相邻的晶体管区段的体区。这引起相邻的晶体管区段的体区电压升高，因此促进相邻的区段的骤回。参考图4-7将更好理解电压保护装置100的特定布局。
图4示出具有连阱221和布置在多个区段231-234中的多个MOSFET晶体管指状物240的图3的过应力保护装置100的布局的实施例。区段231-233对应于图3的区段131-133。连阱221包括连阱环290和布置在连阱环内的连阱区236-238处的多个分隔的连阱岛。在此使用的术语“连阱岛”意图指的是晶体管区段之间的连阱，其中该连阱与连阱环物理地分隔。出于讨论的目的，假定连阱岛的连阱是p型掺杂硅的区域，并且假定包围连阱岛的电介质为STI区211。
多个MOSFET晶体管指状物240中的每一个包括晶体管栅极以及在有源区250的对应部分内形成的相邻的源极/漏极区域，其中，除连阱岛221之外，图4的在有源区250和连阱环290之间的区域是STI区域211的一部分。如在此使用的，多个MOSFET晶体管指状物240中的每一个可以被称为MOSFET晶体管指状物、MOSFET指状物、晶体管指状物、指状物及其变型，以便指示它是构成更大晶体管的并联连接的多个晶体管指状物之一。晶体管指状物241-246是多个MOSFET指状物240的特别标识的构件。MOSFET指状物241与MOSFET指状物242共享源极/漏极区域251。MOSFET指状物242与MOSFET指状物243共享源极/漏极区域255。MOSFET指状物243与MOSFET指状物244共享源极/漏极区域252，MOSFET244与MOSFET指状物245共享源极/漏极区域256，并且MOSFET指状物245与MOSFET指状物246共享源极/漏极区域253。应当明白，术语源极/漏极意图一般指的是源极和漏极区两者。如将在图5处示出的，根据一个实施例，假定源极/漏极区域254-257是与端子GND连接的源极区，并且假定源极/漏极区域251-253是与端子VDD连接的漏极区。
多个MOSFET指状物240被划分为布置在区段231-234处的多组。区段231-234中的每一个通过包括一个或更多个连阱的连阱区236-238而与相邻的区段区分。如示出的，区段232通过包括连阱结构291-293的连阱区236而与区段231区分，其中每个连阱结构包括对应的连阱岛221。区段232通过包括连阱结构294-296的连阱区237而与区段233区分，其中连阱结构294-296中的每个包括对应的连阱岛221。区段233通过包括连阱结构297-299的连阱区238而与区段234区分，其中连阱结构297-299中的每个包括对应的连阱岛221。通过区段内的MOSFET指状物形成的MOSFET在此被称为MOSFET晶体管区段或者MOSFET区段。理想地，MOSFET晶体管区段中的每一个与高电压保护电路的公共的MOSFET晶体管同时操作，这是因为它们并联地连接。
连阱区处的连阱岛的数量可以相对于所示出的数量而改变。例如，区段之间的每个连阱区可以包括比所示出的数量更多或更少的连阱岛。当存在连阱岛时，可以存在偶数或奇数个连阱岛。连阱岛可以在横切（transverse）方向上被布置在连阱区的中心位置处。如在此使用的术语“横切方向”意图意指由MOSFET晶体管的栅极的边缘沿着它的宽度限定的方向，其中应当理解，图4处示出的MOSFET晶体管指状物的宽度显著地长于指状物的长度。因此，在横切方向上的连阱区的中心位置被定位在源极/漏极区252的最上位置与源极/漏极区252的最下部分之间的中途，并且由线291指示。因此，连阱岛292、295和298中的每个被布置在它们各自的连阱区236-238的中心位置处。高电压保护装置中的晶体管区段的总数可以是奇数或偶数。通过示例的方式，假定图5示出的装置包括奇数个区段，并且假定区段233是该奇数个区段的中心区段。可替代地，区段233可以代表具有奇数或者偶数个区段的装置的非中心区段。图4示出分别对应于图5-7的具有附图标记5-7的截面的指示。
图5示出沿着图4的横向截面指示线5的截面的布局图、以及各种其它特征的电路表示。如在此使用的，术语“横向”意图指的是与上面描述的横切方向垂直的方向，其也是当在正常操作期间（例如，不在高电压事件期间）导通时通过MOSFET240的沟道区的电流流动方向。
晶体管240（图4）中的每个包括覆在沟道区上面的栅极叠层、以及邻接沟道区的源极/漏极区。（注意，仅仅示出多个晶体管240中的晶体管241-246。）因此，图5处具体地示出的晶体管241-246的源极/漏极区251-257中的每一个由邻接的晶体管共享。导电的控制栅极也被示出为覆在用于晶体管241-246中的每一个的栅极电介质上面。出于讨论的目的，假定源极/漏极区251-257是存在于与MOSFET241-246的沟道和体区对应的P型阱71中的N型掺杂半导体区。
连阱结构295是布置在邻接晶体管244的栅极的漏极252的一部分与邻接晶体管243的栅极的漏极252的一部分之间的岛状结构。因此，连阱结构和它们的对应的连阱在横向方向上被布置在一个区段（诸如区段233）的最左晶体管指状物的栅极与另一个区段（诸如区段232）的最右晶体管指状物的栅极之间。连阱岛状结构295的连阱岛221经由互连件311连接到端子GND以便完成与阱区71的连阱连接。
源极/漏极区251-257中的每一个经由互连件312连接到VDD端子或者经由互连件311连接到GND端子。特别地，源极/漏极区251-253是与VDD端子连接的漏极区，并且因此也是保护装置的BJT的集电极部分，如由BJT262和263的电路表示示出的。应当明白，在每个区段内存在与该区段的多个FET对应的多个BJT晶体管，并且出于讨论的目的，BJT262和263可以被假定为代表它们各自的区段的每个FET。源极/漏极区254-257是经由互连件311而与GND端子连接的源极区，并且因此也是保护装置的BJT的发射极部分，如由BJT262和263示出的。
构成晶体管241-246的体区的P型阱71覆在层72（其可以是氧化层、N型掺杂层或其它适合层）上面。在一些实施例中层72可以不存在。层72覆在衬底73（其可以是P型掺杂硅衬底或为层71和72提供结构支撑的其它适合层）上面。连阱221为在装置的互连件311和P型掺杂阱区71之间的界面区。根据一个实施例，连阱221为典型地具有比具有相同导电类型的（即，P型掺杂的）阱71的掺杂浓度更高的掺杂浓度的P型掺杂硅区。将明白，连阱还可以包括额外的特征，诸如硅化物区（未示出）。图5的线206代表在来源于区段233的骤回事件期间来自作为MOSFET指状物244的一部分的漏极区252的电流。图5的线207代表在骤回期间从漏极区252流到源极256的骤回电流。图5的线201代表从区段233到区段232的电流路径（201）。沿着路径201的电流可以在区段233的晶体管的骤回期间产生，并且从漏极区252流到阱区71，并且随后在达到区段232之前经由阱区71在连阱岛295之下。因为连阱221处于低电压偏置电势，电流201的一部分202被示出为朝向连阱221流动，仅仅留下电流201的一部分203流动到相邻的区段的体区以便在区段233的骤回期间使相邻区段中的MOSFET晶体管指状物的体区电势升高。
图6示出沿着图4的横向截面指示线6的截面的布局图。图6的视图除了图6的视图没有横断连阱之外类似于图5的视图。作为替代，在图6的视图处共享的源极/漏极区252在晶体管243的栅极和晶体管244的栅极之间是连续的。因此，应当明白，连阱结构295的连阱岛221被共享的漏极区252包围，并且连阱结构294和296（图4）的连阱岛221没有被共享的源极/漏极区252包围，而是在源极/漏极区252的部分之间。如上所述，图6的线206和207分别代表来自漏极区252的电流和流动到源极256的骤回电流。线208代表从区段233到区段232的电流路径。沿着路径208的电流可以在区段233的晶体管的骤回期间产生，并且从漏极区252流到区段232的阱区71。因为漏极区252由区段232和233两者共享，所以存在沿着共享的源极/漏极区下方的路径通过阱区到区段232的电流路径，并且因此没有在连阱和它周围的电介质下方横穿。因此，在区段233中经受的骤回期间，骤回电流的一部分可以优先沿着路径208从区段233流到区段232，与在连阱和它的周围电介质下方相反。虽然区段233的其它MOSFET指状物也可能经受它们的寄生BJT的骤回并且因此对由线208指示的电流有贡献，但是出于例示目的，仅仅来源于MOSFET指状物244的电流被示出在图6中。
这个优先流动是因为路径208的电阻可以低于沿着图5的路径201和203的电阻，这至少部分应归因于路径208由于更接近硅表面并且由于处于高度掺杂区（可以比阱区中更深路径的电阻更小）内而是从区段233到区段232的更直接的路径。路径208也可以具有可用于电流流动的阱的更深区域，如在漏极区252和层72之间测量的，这典型地提供比用于路径201和203的层72与STI区211之间的更浅区域更少电阻的路径。此外，沿着图5中的路径201的电流的显著部分可以流动到连阱221，如路径202所指示的，并且仅仅较小部分可以流到区段232中，如路径203所指示的。因此，起源于区段233并且沿着路径201（图5）流动的骤回电流对提高相邻的区段232的体区的电压没有如沿着路径208（图6）流动的骤回电流那么多的贡献。作为图6的更低电阻路径以及没有损失沿着路径到连阱的骤回电流中的一部分的结果，更容易在连阱岛之间发生从区段233流到区段232的横向电流流动，以便与要求整个电流在连续的连阱之下通过的图1的保护电路相比，更容易地使相邻的区段的体区的电压升高。结果，与最初经受骤回的晶体管区段相邻的晶体管区段自身将比现有技术更容易进入骤回，因此减少最初骤回区段经受物理损坏的可能性。然而，连阱结构294-296的连阱岛221仍然保证了，要求不超过任何源极/漏极区域与连阱之间的指定的最大间距的设计规则在较大多指状物保护结构上仍然可以被满足，与图1的保护电路类似。这确保根据该发明的保护结构的闩锁稳健性。
图7示出沿着图4的横切截面指示线7的截面的布局图、以及各种其它特征的电路表示。具体地示出结构294-296的连阱岛、连阱环290、共享的漏极区252、以及互连件311、312的电路表示和端子VDD和GND的截面部分。注意，由于连阱岛状结构295被共享的源极/漏极区域252包围，它在横切方向（图7）上以及在横向方向（图5）上被布置在共享的源极/漏极区域252的两个部分之间。然而，连阱岛状结构294和296在横切方向（图7）上没有被布置在共享的源极/漏极区域的部分之间，而是在横向方向（图5）上被布置在共享的源极/漏极区域的部分之间。在其它实施例中，连阱岛状结构294和296可以被放置为使得它们也被漏极区252包围。根据一个实施例，在连阱岛状结构之间的漏极区的横切尺寸314（其是结构之间的最短距离）是连阱岛状结构的横切尺寸313的两倍或更多倍大。在其它实施例中，连阱岛状结构之间的漏极区的横切尺寸与连阱岛状结构的横切尺寸的比例可以是1:1、大于1:1、大于2:1、或小于1:1。在其它实施例中，该比例可以是适合于在维持区段之间的足够有效连阱面积以用于维持保护结构的闩锁稳健性的同时，改善相邻的区段之间的骤回电流的传播的任何数值。
应当明白，与其它配置相比，所公开的过应力电路提供区段之间的无阻碍的路径和更低电阻。这个路径允许电流更容易通过阱层从经受骤回的区段流到还没有在骤回中的相邻区段，这是因为电流不需要在连阱和它的相邻的相对深的STI区域之下通过。结果，与图1的现有技术实施例相比，由于最初经受骤回的区段的阱和相邻区段的阱之间的电势差，更大量的电流更容易被引入到与最初骤回区段相邻的区段。这个额外的电流促进提高没有在骤回中的区段的阱区的电势，这帮助使相邻的区段的基极-发射极正向偏置，因此促进骤回。因为额外的区段经受骤回，高电压保护电路的可靠性增大。应当明白，与使用来自被用来有源地偏置连阱区域附近的阱的区段位置的反馈路径（诸如源极/漏极和阱区之间的反馈路径）的实施例相比，在此公开的实施例具有更少的复杂度并且可以以更小的布局面积实现。
应当明白，预见了将晶体管区段彼此分隔的连阱区域的其它布局实施例。例如，图8示出如下过应力保护电路的一部分的俯视图，该过应力保护电路包括具有连阱岛状结构495、496的区段432和433之间的连阱区域437以及连阱环延伸结构494、497的实施例。在此使用的术语“连阱环延伸”意图指的是与连阱环邻接的并且从连阱环向内延伸的连阱部分。因此，连阱环延伸结构494、497包括在横切方向上从连阱环290向内延伸的连阱。因此，连阱岛状结构495、496由于被共享的源极/漏极区域252包围而在横向方向上和在横切方向上在共享的源极/漏极区域252之间。连阱环延伸494、497在横向方向上但是不在横切方向上在共享的源极/漏极区域252之间。
图9示出如下过应力保护电路的一部分的俯视图，该过应力保护电路包括在区段532和533之间的包括连阱环延伸结构594、595但是不包括连阱岛的连阱区域537的实施例。连阱延伸结构594、595在横切方向上从连阱环290向内延伸。连阱环延伸结构594、595在横向方向上但是不在横切方向上在共享的源极/漏极区域252之间。因为连阱延伸结构594、595在连阱区域537内不连接，所以单个低电阻“桥”被形成在连阱延伸结构594、595之间，通过该桥,阱电流可以更容易流动，与在连阱延伸结构495和496下方的电流路径的阱电阻相反。在所示出的实施例中，图9的共享源极/漏极区域252存在于在横切方向上的连阱区域537的中心位置处。在其它实施例中，共享的源极/漏极区域252不需要存在于中心位置处。
一种集成电路装置可以包括场效应晶体管（FET），该场效应晶体管包括第一晶体管指状物和第二晶体管指状物，其中第一晶体管指状物和第二晶体管指状物共享存在于具有第二导电类型的阱区中的第一导电类型的第一源极/漏极区域，其中第一导电类型与第二导电类型相反。该集成电路装置还可以包括在第一源极/漏极区域的第一部分和第一源极/漏极区域的第二部分之间的第一连阱，该第一连阱耦接到在集成电路的正常操作期间为阱区提供固定的偏置电压的电压参考端子。
在第一方面的一个实施例中，第一连阱在横向方向上在第一源极/漏极区域的第一和第二部分之间。在第一方面的另一个实施例中，第一连阱在横切方向上在第一源极/漏极区域的第一和第二部分之间。在第一方面的又一个实施例中，第一连阱被第一源极/漏极区域包围。
在第一方面的又一个实施例中，该装置包括在第一源极/漏极区域的第二部分和第一源极/漏极区域的第三部分之间的第二连阱，其中第一连阱和周围的电介质区域被第一源极/漏极区域包围。在特定实施例中，第一源极/漏极区域的第二部分在横切方向上在第一源极/漏极区域的中心位置处。在另一个特定实施例中，第一连阱在横切方向上在第一源极/漏极区域的中心位置处。在又一个特定实施例中，第一晶体管指状物的栅极和第二晶体管指状物的栅极被耦接在一起。在又一个特定实施例中，第一尺寸与第二尺寸的比例至少为1:1，其中第一尺寸为在横切方向上的在第一连阱的电介质和第二连阱的电介质之间的最短距离，并且第二尺寸是在横切方向上的第一连阱和它的周围电介质的长度。在更特定实施例中，该比例至少为2:1。
在第一方面的又一个实施例中，第一晶体管指状物的栅极和第二晶体管的栅极被耦接在一起。在仍然另一个实施例中，第一源极/漏极区域为与电压参考端子耦接的源极区。
在第二方面中，一种方法可以包括响应于过应力事件提供从第一场效应晶体管（第一FET）的源极/漏极区域到第一FET的第一阱区的第一电流，在第一FET的第二源极/漏极区域处接收第一电流的骤回部分，并且经由电流路径在与第一FET相比更接近第二FET的第二阱区处接收第一电流的偏置部分，其中该电流路径包括第三阱区，该第三阱区邻接由第一FET和第二FET共享的共享源极/漏极区域，并且从第一FET的栅极连续地延伸到第二FET的栅极。
在第三方面中，一种装置可以包括集成电路电气保护装置，该集成电路电气保护装置包括包含多个晶体管指状物的场效应晶体管（FET），该多个晶体管指状物包括第一晶体管指状物和第二晶体管指状物，该多个晶体管指状物中的每一个包括栅极部分、源极区和与该多个晶体管指状物中的另一个晶体管指状物共享的漏极区，其中第一晶体管指状物与第二晶体管指状物共享第一漏极区，并且该源极区与固定电压参考端子耦接。该方法可以还包括在第一漏极区的第一部分和第一漏极区的第二部分之间的第一连阱，该第一连阱耦接到在正常操作期间提供固定电压的固定电压参考端子。
在第三方面的一个实施例中，第一连阱被第一漏极区包围。在另一实施例中，该装置包括在第一漏极区的第二部分和第一漏极区的第三部分之间的第二连阱。在特定实施例中，第一漏极区的第二部分相对于第一漏极区的宽度在第一漏极区的中心位置处。在另一个特定实施例中，第一连阱在横切方向上在第一漏极区的中心位置处。在又一个特定实施例中，在第一和第二连阱之间的尺寸与第一连阱的宽度的比例至少为1:1，其中该尺寸和该宽度相对于第一漏极区的宽度。在更特定实施例中，该比例至少为2:1，其中该尺寸和该宽度相对于第一漏极区的宽度。
在第三方面的又一个实施例中，该多个晶体管指状物还包括第三晶体管指状物和第四晶体管指状物，第三晶体管指状物与第四晶体管指状物共享第二漏极区，并且FET晶体管还包括在第二漏极区的第一部分和第二漏极区的第二部分之间的第二连阱，第二连阱与固定电压参考端子耦接，并且第二和第三晶体管指状物为该多个晶体管指状物中的一组的成员，其中没有连阱存在于该组的成员的栅极之间。在特定实施例中，第一连阱为第一漏极区内的多个第一连阱中的一个，第二连阱为第二漏极区内的多个第二连阱中的一个。
虽然在此参考具体的实施例描述了本发明，但是可以在不脱离如下面权利要求中所述的本发明范围的情况下进行各种修改和变化。例如，体区电势的改变被描述为增大但是在适当的情形中可以为减少。例如，各种掺杂区的导电类型可以能够被反转以便获得类似的操作但是使用P型晶体管和PNP固有双极型晶体管。作为另一个示例，虽然示出的实施例解决对于过应力事件监视固定端子VDD的保护电路，但是类似的电路可以被用来保护传输数据信号（诸如模拟或数字数据信号）的端子。另外，应当明白，除在此描述的金属氧化物半导体场效应晶体管（MOSFET）以外的场效应晶体管（FET）可以被使用。因此，说明书和附图要被当作是示例性的而不是限制性的，并且所有这样的修改意图包括在本发明范围内。在此关于具体实施例描述的任何好处、优点或问题的解决方案并不意图被理解为任何或所有权利要求的关键的、必需的或必不可少的特征或要素。
此外，如在此使用的术语“一”或“一个”被定义为一个或多于一个。此外，即使当同一权利要求包括引导短语（introductory phrase）“一个或更多个”或“至少一个”以及不定冠词（例如“一”或“一个”）时，在权利要求中使用引导短语（例如，“至少一个”和“一个或更多个”）也不应该被解释为暗示由不定冠词“一”或“一个”引导的另一个权利要求要素把包含这样引入的权利要求要素的任何特定权利要求限制为仅仅包含一个这样的要素的发明。这也适用于定冠词的使用。
除非另有说明，否则例如“第一”和“第二”的术语用来任意区分这种术语描述的要素。因此，这些术语不一定意图指示这种要素的时间的或其它的优先级。

Claims (22)

1.一种集成电路装置，包括：
场效应晶体管FET，包括第一和第二晶体管指状物，其中第一和第二晶体管指状物共享存在于具有第二导电类型的阱区中的第一导电类型的第一源极/漏极区域，其中第一导电类型与第二导电类型相反；以及
在第一源极/漏极区域的第一部分和第一源极/漏极区域的第二部分之间的第一连阱，该第一连阱耦接到在集成电路的正常操作期间为阱区提供固定偏置电压的电压参考端子（GND）。
2.根据权利要求1所述的装置，其中第一连阱在横向方向上在第一源极/漏极区域的第一和第二部分之间。
3.根据权利要求1所述的装置，其中第一连阱在横切方向上在第一源极/漏极区域的第一和第二部分之间。
4.根据权利要求1所述的装置，其中第一连阱被第一源极/漏极区域包围。
5.根据权利要求1所述的装置，还包括：
在第一源极/漏极区域的第二部分和第一源极/漏极区域的第三部分之间的第二连阱，其中第一连阱和周围的电介质区域被第一源极/漏极区域包围。
6.根据权利要求5所述的装置，其中第一源极/漏极区域的第二部分在横切方向上在第一源极/漏极区域的中心位置处。
7.根据权利要求5所述的装置，其中第一连阱在横切方向上在第一源极/漏极区域的中心位置处。
8.根据权利要求5所述的装置，其中第一晶体管指状物的栅极和第二晶体管指状物的栅极被耦接在一起。
9.根据权利要求5所述的装置，其中第一尺寸与第二尺寸的比例至少为1:1，其中第一尺寸为在横切方向上在第一连阱的电介质和第二连阱的电介质之间的最短距离，并且第二尺寸是在横切方向上的第一连阱和它周围的电介质的长度。
10.根据权利要求9所述的装置，其中所述比例至少是2:1。
11.根据权利要求1所述的装置，其中第一晶体管指状物的栅极和第二晶体管（244）的栅极被耦接在一起。
12.根据权利要求1所述的装置，其中第一源极/漏极区域为与第二电压参考端子（GND）耦接的源极区。
13.一种方法，包括：
响应于过应力事件提供从第一场效应晶体管（第一FET）的源极/漏极区域到第一FET的第一阱区的第一电流；
在第一FET的第二源极/漏极区域处接收第一电流的骤回部分；以及
经由电流路径在与第一FET相比更接近第二FET的第二阱区处接收第一电流的偏置部分，其中该电流路径包括第三阱区，该第三阱区邻接由第一FET和第二FET共享的共享源极/漏极区域，并且从第一FET的栅极连续地延伸到第二FET的栅极。
14.一种装置，包括：
集成电路电气保护装置，包括：
包含多个晶体管指状物的场效应晶体管FET，包括第一晶体管指状物和第二晶体管指状物，该多个晶体管指状物中的每一个包括栅极部分、源极区和与该多个晶体管指状物中的另一个晶体管指状物共享的漏极区，其中第一晶体管指状物与第二晶体管指状物共享第一漏极区，并且该源极区与固定电压参考端子（GND）耦接，以及
在第一漏极区的第一部分和第一漏极区的第二部分之间的第一连阱，该第一连阱耦接到在正常操作期间提供固定电压的固定电压参考（GND）端子。
15.根据权利要求14所述的装置，其中第一连阱被第一漏极区包围。
16.根据权利要求14所述的装置，还包括：
在第一漏极区的第二部分和第一漏极区的第三部分之间的第二连阱。
17.根据权利要求16所述的装置，其中第一漏极区的第二部分相对于第一漏极区的宽度在第一漏极区的中心位置处。
18.根据权利要求16所述的装置，其中第一连阱在横切方向上在第一漏极区的中心位置处。
19.根据权利要求16所述的装置，其中在包围第一连阱的电介质和包围第二连阱的电介质之间的尺寸与第一连阱的宽度的比例至少为1:1，其中该尺寸和该宽度是相对于第一漏极区的宽度。
20.根据权利要求19所述的装置，其中该比例至少为2:1，其中该尺寸和该宽度是相对于第一漏极区的宽度。
21.根据权利要求14所述的装置，其中
该多个晶体管指状物还包括第三晶体管指状物和第四晶体管指状物，第三晶体管指状物与第四晶体管指状物共享第二漏极区；以及
FET晶体管还包括在第二漏极区的第一部分和第二漏极区的第二部分之间的第二连阱，第二连阱与固定电压参考端子耦接，并且第二和第三晶体管指状物为一组多个晶体管指状物中的成员，其中没有连阱存在于该组的成员的栅极之间。
22.根据权利要求21所述的装置，其中第一连阱为第一漏极区内的多个第一连阱中的一个，第二连阱为第二漏极区内的多个第二连阱中的一个。
CN201410117590.6A 2014-03-27 2014-03-27 集成电路电气保护装置 Active CN104952866B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410117590.6A CN104952866B (zh) 2014-03-27 2014-03-27 集成电路电气保护装置
US14/231,849 US9202808B2 (en) 2014-03-27 2014-04-01 Integrated circuit electrical protection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410117590.6A CN104952866B (zh) 2014-03-27 2014-03-27 集成电路电气保护装置

Publications (2)

Publication Number Publication Date
CN104952866A true CN104952866A (zh) 2015-09-30
CN104952866B CN104952866B (zh) 2019-07-12

Family

ID=54167413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410117590.6A Active CN104952866B (zh) 2014-03-27 2014-03-27 集成电路电气保护装置

Country Status (2)

Country Link
US (1) US9202808B2 (zh)
CN (1) CN104952866B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016119813B4 (de) * 2016-10-18 2024-03-28 Infineon Technologies Ag Schutzstruktur gegen elektrostatische Entladung und Verfahren zum Herstellen einer Schutzstruktur gegen elektrostatische Entladung
US11948944B2 (en) * 2021-08-17 2024-04-02 International Business Machines Corporation Optimized contact resistance for stacked FET devices

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7002220B1 (en) * 2003-01-29 2006-02-21 Marvell International Ltd. ESD protection circuit
CN102034870A (zh) * 2009-09-29 2011-04-27 电力集成公司 具有减小的栅电容的高压晶体管结构
CN102208410A (zh) * 2010-03-29 2011-10-05 精工电子有限公司 半导体装置
CN103140928A (zh) * 2010-09-29 2013-06-05 美国亚德诺半导体公司 具有改进击穿电压的场效应晶体管和形成这种场效应晶体管的方法
CN103151351A (zh) * 2013-03-29 2013-06-12 西安电子科技大学 运用动态衬底电阻技术的自衬底触发esd保护器件及应用
US20130153897A1 (en) * 2011-12-15 2013-06-20 Stmicroelectronics S.R.L. Power bipolar structure, in particular for high voltage applications
CN103247684A (zh) * 2012-02-13 2013-08-14 台湾积体电路制造股份有限公司 具有低衬底漏电的绝缘栅双极型晶体管结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005708B2 (en) 2001-06-14 2006-02-28 Sarnoff Corporation Minimum-dimension, fully-silicided MOS driver and ESD protection design for optimized inter-finger coupling
US7170726B2 (en) 2003-01-16 2007-01-30 Silicon Integrated Systems Corp. Uniform turn-on design on multiple-finger MOSFET for ESD protection application
JP2005064462A (ja) * 2003-07-28 2005-03-10 Nec Electronics Corp マルチフィンガー型静電気放電保護素子
US9076656B2 (en) * 2013-05-02 2015-07-07 Freescale Semiconductor, Inc. Electrostatic discharge (ESD) clamp circuit with high effective holding voltage

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7002220B1 (en) * 2003-01-29 2006-02-21 Marvell International Ltd. ESD protection circuit
CN102034870A (zh) * 2009-09-29 2011-04-27 电力集成公司 具有减小的栅电容的高压晶体管结构
CN102208410A (zh) * 2010-03-29 2011-10-05 精工电子有限公司 半导体装置
CN103140928A (zh) * 2010-09-29 2013-06-05 美国亚德诺半导体公司 具有改进击穿电压的场效应晶体管和形成这种场效应晶体管的方法
US20130153897A1 (en) * 2011-12-15 2013-06-20 Stmicroelectronics S.R.L. Power bipolar structure, in particular for high voltage applications
CN103247684A (zh) * 2012-02-13 2013-08-14 台湾积体电路制造股份有限公司 具有低衬底漏电的绝缘栅双极型晶体管结构
CN103151351A (zh) * 2013-03-29 2013-06-12 西安电子科技大学 运用动态衬底电阻技术的自衬底触发esd保护器件及应用

Also Published As

Publication number Publication date
CN104952866B (zh) 2019-07-12
US20150279836A1 (en) 2015-10-01
US9202808B2 (en) 2015-12-01

Similar Documents

Publication Publication Date Title
US9704850B2 (en) Electrostatic discharge protection device comprising a silicon controlled rectifier
CN101097915B (zh) 用于半导体器件的静电放电保护方法及器件
US10497697B2 (en) Low capacitance transient voltage suppressor
KR101923763B1 (ko) 레벨 쉬프트 회로 보호용 정전기 방전 보호 회로 및 소자
CN102714205A (zh) 具有集成的瞬态过压保护的接合焊盘
KR20090085601A (ko) 바이폴라 트랜지스터 베이스 스내치를 사용한 대칭 블로킹 과도전압 억제기
EP3107122B1 (en) An electrostatic discharge protection device
US20120098046A1 (en) Electrostatic discharge protection device
CN104037171B (zh) 半导体元件及其制造方法与操作方法
CN104218077A (zh) Esd晶体管
US9472511B2 (en) ESD clamp with a layout-alterable trigger voltage and a holding voltage above the supply voltage
US20170243888A1 (en) Layout structure for semiconductor integrated circuit
US9673189B2 (en) ESD unit
CN103515378A (zh) 半导体装置和结构
US7196378B2 (en) Electrostatic-protection dummy transistor structure
US20060092592A1 (en) ESD protection circuit with adjusted trigger voltage
JP6471557B2 (ja) 半導体装置および半導体装置の試験方法
US20140167169A1 (en) Esd protection circuit
US9087849B2 (en) Electrostatic discharge protection devices
CN104952866A (zh) 集成电路电气保护装置
US10269898B2 (en) Surrounded emitter bipolar device
US11133299B2 (en) Gate-lifted NMOS ESD protection device
US20120049259A1 (en) Electrostatic discharge protection device
US7843009B2 (en) Electrostatic discharge protection device for an integrated circuit
KR102082644B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Texas in the United States

Applicant after: NXP America Co Ltd

Address before: Texas in the United States

Applicant before: Fisical Semiconductor Inc.

GR01 Patent grant
GR01 Patent grant