CN104952848B

CN104952848B - 用于硅通孔制作的对准结构及硅通孔的制作方法

Info

Publication number: CN104952848B
Application number: CN201410126923.1A
Authority: CN
Inventors: 严琰
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-03-31
Filing date: 2014-03-31
Publication date: 2018-05-25
Anticipated expiration: 2034-03-31
Also published as: CN104952848A

Abstract

本申请提供了一种用于硅通孔制作的对准结构及硅通孔的制作方法。该对准结构包括：衬底；位于衬底上且具有凹槽的层间介质层；沿凹槽的内壁设置的金属层；设置在金属层上的氮化层；以及设置在氮化层上的介电隔离层，其中，介电隔离层的上表面低于层间介质层的上表面。由于介电隔离层的上表面低于层间介质层的上表面，也就是说在对准结构的凹槽中存在凹陷部，因此由于该凹陷部的存在，进而在利用该对准结构进行对准时，利用其表面不平整的特点可以快速定位，而且提高了所形成的硅通孔的对准程度。

Description

用于硅通孔制作的对准结构及硅通孔的制作方法

技术领域

本申请涉及半导体制造技术领域，具体而言，涉及一种用于硅通孔制作的对准结构及硅通孔的制作方法。

背景技术

近年来，随着三维叠层技术和MEMS封装技术的发展，硅通孔(TSV，Through-Silicon-Via)互连技术受到了极大的重视。TSV通过在芯片与芯片之间制作垂直导通，实现立体的数据传输，从而缩短了传输距离，节省了芯片的表面积并降低了功耗。利用TSV技术，英特尔、IBM等公司已在叠层芯片技术领域获得了重大突破并实现了商业生产，目前，越来越多的公司已投入到TSV技术的研发中。

基于不同的应用，TSV技术的实现主要可分为两种：先通孔方法和后通孔方法。先通孔方法首先在硅片正面刻蚀形成不贯穿的盲孔，在孔中沉积金属种子层再填满盲孔，最后从背面减薄硅片直至露出金属电极。而后通孔方法先对硅片进行减薄再刻蚀形成通孔，背面沉积较厚金属种子层后再填满通孔，最后再去除种子层。

目前常用的后通孔方法包括如图1所示的制作流程，首先，在完成前道工艺的芯片衬底100’上沉积层间介质层102’，形成具有图2所示剖面结构的器件，其中前道工艺已经完成栅极结构101’的制作；对图2所示的层间介质层102’进行选择性光刻，形成凹槽200’和导电沟槽300’，形成具有图3所示剖面结构的器件；在图3所示的凹槽200’和导电沟槽300’中沉积钨，形成具有图4所示钨结构105’和接触孔106’；在图4所示的凹槽200’的钨结构105’上沉积氮化硅，形成图5所示的氮化硅层107’，其中不仅凹槽200’内的钨结构105’中设置有氮化硅层107’，层间介质层102’上也设置有氮化硅层107’；对图5中的氮化硅层107’、层间介质层102’和衬底100’进行选择性刻蚀，形成图6所示的第一硅孔400’；向图6中的第一硅孔400’中和氮化硅层107’上沉积TEOS(正硅酸乙酯)并对层间介质层102’上的TEOS沉积物和氮化硅层107’进行CMP，得到图7所示的TEOS层108’；在图7所示的第一硅孔400’中的TEOS层108’上沉积铜并对铜进行CMP形成铜导电层109’，得到具有图8所示剖面结构的器件，其中第一硅孔400’中的导电层109’和TEOS层108’形成第一硅通孔。在形成第一硅通孔之后，继续在图8所示的器件结构上沉积金属，形成图9所示的金属互连层110’。

在上述过程完成后，利用形成于图8中对准结构的钨结构105’、氮化硅层107’、TEOS层108’与掩模板的对准开口进行对准，使得掩膜板上的硅通孔掩膜开口与已经形成的第一硅通孔对准，然后随着互连结构制作进行刻蚀形成第二硅孔，在第二硅孔中制作第二硅通孔，重复上述过程形成第二硅通孔、第三硅通孔……、第N硅通孔，其中第一硅通孔、第二硅通孔、第三硅通孔、……和第N硅通孔相连形成完整的硅通孔，但是，现有技术中对准结构在设置金属互连层后其表面平整，利用光学检测结构难以快速、精确地进行定位，因此，影响后续所形成的硅通孔的准确程度。

发明内容

本申请旨在提供一种用于硅通孔制作的对准结构及硅通孔的制作方法，以解决现有技术中的硅通孔制作的对准结构难以快速、精确对准的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种用于硅通孔制作的对准结构，对准结构包括：衬底；层间介质层，位于衬底上且具有凹槽；金属层，沿凹槽的内壁设置；氮化层，设置在金属层上；介电隔离层，设置在氮化层上，介电隔离层的上表面低于层间介质层的上表面。

进一步地，上述凹槽的特征尺寸为W₁、深度为L₁，介电隔离层的特征尺寸为W₂，所述介电隔离层的上表面距离所述衬底上表面的距离为L₂，其中，W₂为W₁的30～80％，优选40～70％；L₂为L₁的1～70％，优选1～60％，进一步优选5～50％。

进一步地，上述金属层为金属钨层。

进一步地，上述氮化层为氮化硅层。

进一步地，上述介电隔离层为氧化硅层、含碳的氧化硅层或含氮的氧化硅层。

根据本申请的另一方面，提供了一种硅通孔的制作方法，该制作方法包括：步骤S1，提供芯片，芯片具有衬底和位于衬底上的半导体前道工艺结构；步骤S2，在芯片上制作对准结构和第一硅通孔；步骤S3，利用对准结构使第一硅通孔与硅通孔掩模开口对准，以进行硅通孔的制作，该对准结构为上述的对准结构。

进一步地，上述半导体前道工艺结构包括栅极结构，上述步骤S2包括：在衬底的具有栅极结构的表面上依次设置层间介质层、第一介电层和牺牲层；依次刻蚀牺牲层、第一介电层和层间介质层，形成对准结构的凹槽和位于栅极结构上方的导电沟槽；在凹槽和导电沟槽内对应形成金属层和接触孔；在金属层和牺牲层上形成氮化层；依次刻蚀氮化层、牺牲层、第一介电层、层间介质层和衬底，形成第一硅孔；在第一硅孔的内壁和氮化层上形成介电隔离层；在第一硅孔内的介电隔离层上形成导电层；回蚀部分介电隔离层，至第一硅孔中的介电隔离层的上表面在第一介电层的上表面所在平面；回蚀至少部分氮化层，至凹槽内的氮化层的上表面在第一介电层的上表面所在平面；以及平坦化牺牲层、第一介电层、氮化层、介电隔离层和导电层至层间介质层的上表面所在平面，形成第一硅通孔和对准结构的金属层、氮化层和介电隔离层。

进一步地，上述凹槽的特征尺寸为W₁、深度为L₁，第一硅孔的特征尺寸为W₃、深度为L₃，其中，W₁与W₃的比值为3:1～10:1，L₁与L₃的比值为1:1.5～1:3。

进一步地，上述形成导电层的过程包括：在介电隔离层上覆盖晶种层；在晶种层和牺牲层上沉积导电材料；对位于牺牲层上表面的导电材料和氮化硅层进行化学机械平坦化，得到导电层。

进一步地，上述金属层和接触孔的形成过程包括：在凹槽内、导电沟槽内和牺牲层上沉积金属；对牺牲层上的金属进行化学机械平坦化，得到形成于凹槽内的金属层和形成于导电沟槽内的接触孔。

进一步地，形成上述第一介电层的材料为氮化硅、含碳的氮化硅或臭氧氧化的正硅酸乙酯。

进一步地，上述第一介电层的厚度为10～200nm。

进一步地，上述第一介电层的设置过程采用物理气相沉积法、化学气相沉积法或等离子体沉积法实施。

进一步地，形成上述介电隔离层的材料为氧化硅、碳氧化硅或氮氧化硅。

进一步地，上述介电隔离层的厚度为50～1000nm。

进一步地，形成上述介电隔离层的过程采用物理气相沉积法、化学气相沉积法或等离子体沉积法实施。

应用本申请的技术方案，由于介电隔离层的上表面低于层间介质层的上表面，也就是说在对准结构的凹槽中存在凹陷，因此在形成第一金属互连层后由于该凹陷的存在，使得第一金属互连层在制作时需要填充该凹陷进而在第一金属互连层的表面形成小的凹陷，进而在利用其对准时，利用其表面不平整的特点可以快速找到并对准该对准结构，而且提高了所形成的硅通孔的对准程度。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了现有技术中硅通孔的制作流程图；

图2示出了在完成前道工艺的芯片衬底上沉积层间介质层后的剖面结构示意图；

图3示出了对图2所示的层间介质层进行选择性光刻，形成凹槽和导电沟槽后的剖面结构示意图；

图4示出了在图3所示的凹槽和导电沟槽中沉积钨形成钨结构和接触孔后的剖面结构示意图；

图5示出了在图4所示的凹槽的钨结构上沉积氮化硅形成氮化硅层后的剖面结构示意图；

图6示出了对图5中的氮化硅层、层间介质层和衬底进行选择性刻蚀形成第一硅孔后的剖面结构示意图；

图7示出了向图6中的第一硅孔中和氮化硅层上沉积TEOS并对层间介质层上的TEOS沉积物和氮化硅层进行CMP得到TEOS层后的剖面结构示意图；

图8示出了在图7所示的第一硅孔中的TEOS层上沉积铜并对铜进行CMP形成铜导电层后的剖面结构示意图；

图9示出了在图8所示的器件结构上沉积金属形成金属互连层后的剖面结构示意图；

图10示出了本申请一种优选实施方式所提供的对准结构的剖面结构示意图；

图11示出了本申请另一种优选实施方式所提供的硅通孔制作方法的流程示意图；

图12至图21示出了执行图11所示步骤S2的各步骤后的器件剖面结构示意图，其中，

图12示出了在衬底的具有栅极结构的表面上依次设置层间介质层、第一介电层和牺牲层；

图13示出了依次刻蚀图12所示的牺牲层、第一介电层和层间介质层形成凹槽和位于栅极结构上方的导电沟槽后的剖面结构示意图；

图14示出了在图13所示的凹槽和导电沟槽内对应形成金属层和接触孔后的剖面结构示意图；

图15示出了在图14所示的金属层和牺牲层上形成氮化层后的剖面结构示意图；

图16示出了对图15所示的氮化层、牺牲层、第一介电层和层间介质层进行依次刻蚀形成第一硅孔后的剖面结构示意图；

图17示出了在图16所示的第一硅孔的内壁和氮化层上形成介电隔离层后的剖面结构示意图；

图18示出了在图17所示的第一硅孔内的介电隔离层上形成导电层后的剖面结构示意图；

图19示出了回蚀图18所示的部分介电隔离层至第一硅孔中的介电隔离层的上表面至第一介电层的上表面后的剖面结构示意图；

图20示出了回蚀图19所示的至少部分氮化层至凹槽内的氮化层的上表面至第一介电层的上表面后的剖面结构示意图；

图21示出了对图20所示的牺牲层、第一介电层进行平坦化至第一介电层的上表面，形成第一硅通孔和对准结构的金属层、氮化层和介电隔离层后的剖面结构示意图；以及

图22示出了在图21所示的第一介电层、第一硅通孔和对准结构上形成第一金属互连层后的剖面结构示意图。

具体实施方式

应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。

正如背景技术所介绍的，现有硅通孔在制作过程所采用的对准结构表面平整，利用光学检测结构难以快速、精确地进行定位，影响后续所形成的硅通孔的准确程度，为了解决如上问题，本申请提出了一种用于硅通孔制作的对准结构及硅通孔的制作方法。

在本申请一种优选的实施方式中，提供了一种用于硅通孔制作的对准结构，如图10所示，该对准结构包括衬底100、层间介质层102、金属层105、氮化层107和介电隔离层108，层间介质层102位于衬底100上，层间介质层102具有凹槽200，金属层105沿凹槽200的内壁设置；氮化层107设置在金属层105上；介电隔离层108设置在氮化层107上，其中，介电隔离层108的上表面低于层间介质层102的上表面。

具有如图10所示剖面结构的对准结构，由于介电隔离层108的上表面低于层间介质层102的上表面，也就是说在对准结构的凹槽200中存在凹陷，因此在形成第一金属互连层110后由于该凹陷的存在，使得第一金属互连层110在制作时需要填充该凹陷进而在第一金属互连层110的表面形成小的凹陷，进而在利用其对准时，利用其表面不平整的特点可以快速找到并对准该对准结构，而且提高了所形成的硅通孔的对准程度。

如上所描述的，本申请主要是利用上述对准结构中由于介电隔离层108的上表面低于层间介质层102的上表面而形成的凹陷进行对准，为了使凹陷更为明显，更有利于快速准确对准，优选上述凹槽的特征尺寸为W₁、深度为L₁，上述介电隔离层的特征尺寸为W₂，上述介电隔离层的上表面距离衬底上表面的距离为L₂，其中，W₂为W₁的30～80％，优选40～70％；L₂为L₁的1～70％，优选1～60％，进一步优选5～50％。

上述特征尺寸与本领域常规定义相似，是指沿沟道宽度方向延伸的相应部件的尺寸，如图10所示的凹槽200的宽度大小，介电隔离层108的宽度大小。

本申请的金属层105可以为金属钨层；本申请的氮化层107为氮化硅层，或者含碳的氮化硅层；介电隔离层108为氧化硅层、含碳的氧化硅层或含氮的氧化硅层。

在本申请另一种典型的实施方式中，提供了一种硅通孔的制作方法，图11示出了该制作方法的流程示意图。该制作方法包括：步骤S1，提供芯片，芯片具有衬底和位于衬底上的半导体前道工艺结构；步骤S2，在芯片上制作对准结构和第一硅通孔；步骤S3，利用对准结构使第一硅通孔与硅通孔掩模开口对准，以进行硅通孔的制作，该对准结构为上述的对准结构。

在利用上述制作方法制作硅通孔时，在形成对准结构的同时形成第一硅通孔，进而使所要形成的硅通孔与对准结构的位置相对固定，利用该对准结构进一步制作第二硅通孔、第三硅通孔、……、第N硅通孔时，利用上述对准结构表面具有不平整的特点，能够快速准确地定位对准结构所在位置，进而掩模板上对准结构的开口能够与对准结构进行快速对准，使得掩模板上硅通孔掩膜开口于已经形成的第一硅通孔精确对准，进行下一步的刻蚀时能够精确地在已形成的第一硅通孔的上方进行刻蚀，使第二硅通孔、第三硅通孔、……、第N硅通孔在三维结构上进行精确对准、延伸，形成完整的硅通孔。由此可见，本申请的硅通孔制作方法对准速度较快且精确，因此制作效率得到提高且所得到的硅通孔的精确程度较高。上述N的大小本领域技术人员可以根据实际的半导体设计要求进行设定，一般不大于10。

在本申请又一种优选的实施方式中，上述制作方法中的半导体前道工艺结构包括栅极结构，上述步骤S2包括：在衬底的具有栅极结构的表面上依次设置层间介质层、第一介电层103和牺牲层104；依次刻蚀牺牲层104、第一介电层103和层间介质层102，形成对准结构的凹槽200和位于栅极结构上方的导电沟槽300；在凹槽200和导电沟槽300内对应形成金属层105和接触孔106；在金属层105和牺牲层104上形成氮化层107；依次刻蚀氮化层107、牺牲层104、第一介电层103、层间介质层102和衬底100，形成第一硅孔400；在第一硅孔400的内壁和氮化层107上形成介电隔离层108；在第一硅孔400内的介电隔离层108上形成导电层109；回蚀部分介电隔离层108，至第一硅孔400中的介电隔离层108的上表面在第一介电层103的上表面所在平面；回蚀至少部分氮化层107，至凹槽200内的氮化层107的上表面在第一介电层103的上表面所在平面；以及平坦化牺牲层104、第一介电层103、氮化层107、介电隔离层108和导电层109至层间介质层102的上表面所在平面，形成第一硅通孔和对准结构的凹槽200内的金属层105、氮化层107和介电隔离层108。

上述制作方法，利用第一硅孔的特征尺寸(CD)与对准结构的介电隔离层的特征尺寸之间的差别，使得在形成介电隔离层108时凹槽200被填满而第一硅孔400中沿内壁形成了介电隔离层108；接着进一步利用对准结构的介电隔离层108的特征尺寸大于第一硅孔400中的介电隔离层108的特征尺寸，使得在回蚀上述介电隔离层108时，第一硅孔400中的介电隔离层的回蚀速度小于对准结构的介电隔离层108的回蚀速度，进而在当第一硅孔400中的介电隔离层108的上表面至第一介电层103的上表面时，对准结构的介电隔离层108的上表面远远低于第一介电层103的上表面；从而在回蚀氮化层107和完成平坦化后，对准结构的介电隔离层108的上表面在层间介质层102的上表面以下，再沉积金属形成第一金属互连层110时，对准结构上方需要金属填充的空间多于其余部位，进而所形成的第一金属互连层的上表面会形成小的凹陷。

现在，将参照附图更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。

首先，提供芯片，该芯片为完成半导体前道工艺后的芯片，具有衬底100和半导体前道工艺结构，优选该半导体前道工艺结构包括栅极结构101

然后，在衬底100的具有栅极结构101的表面上依次设置层间介质层102、第一介电层103和牺牲层104，形成具有图12所示剖面结构的器件。形成上述层间介质层102的材料为低K电解质材料形成，例如磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟化硅酸盐玻璃(FSG)、SiOxCy、旋涂玻璃、旋涂聚合体、碳化硅材料、它们的化合物、它们的合成物、它们的组合等。上述第一介电层103和牺牲层104可以采用本领域常用的物理气相沉积法或化学气相沉积法实施，其中，形成第一介电层103的材料包括但不限于氮化硅、含碳的氮化硅和臭氧氧化的正硅酸乙酯，优选含碳的氮化硅，在起到对层间介质层102的保护作用基础上，优选上述的第一介电层103的厚度为10～200nm；形成上述牺牲层104的材料与上述层间介质层102的材料相同。

接着对图12所示的牺牲层104、第一介电层103和层间介质层102进行刻蚀，形成图13所示的凹槽200和导电沟槽300。上述刻蚀过程可以采用本领域常用的刻蚀方法，所形成凹槽200和导电沟槽300与现有技术中的凹槽和导电沟槽相同，所形成的导电沟槽300是后续形成的接触孔106所在位置，所形成的凹槽200是后续形成的对准结构所在位置。为了使本领域技术人员更好地理解本申请，对刻蚀方法进行以下示意性说明：在牺牲层104上设置光刻胶，然后对该光刻胶进行图形化处理，以在欲形成凹槽200和导电沟槽300对应的位置形成开口，在图形化后的光刻胶的保护下对裸露的牺牲层104进行湿法刻蚀或干法刻蚀。

在形成凹槽200和导电沟槽300之后，向图13所示的凹槽200内、导电沟槽300内和牺牲层104上沉积金属；然后对牺牲层104上的金属进行化学机械平坦化，得到图14所示的形成于凹槽200内的金属层105和形成于导电沟槽300内的接触孔106。上述沉积过程可以采用化学气相沉积法、物理气相沉积法或等离子体沉积法等方法实施，所沉积的金属优选为金属钨。

在形成金属层105之后，在图14所示的金属层105上和牺牲层104上沉积氮化物形成图15所示的氮化层107。上述氮化物为氮化硅、含碳的碳化硅、含氧的氮化硅，优选为氮化硅；同样沉积方法可以采用化学气相沉积法、物理气相沉积法或等离子体沉积法。

在氮化层107形成之后对图15所示的氮化层、牺牲层104、第一介电层103、层间介质层102和衬底100依次进行刻蚀形成图16所示的第一硅孔400。该第一硅孔400与本领域的硅孔相同都是后续形成的硅通孔所在位置。按照本领域的惯常做法，所形成的第一硅孔400特征尺寸W₃小于前述凹槽200的特征尺寸W₁，且第一硅孔400的深度L₃明显大于凹槽200的深度L₁，因此，在后续形成介电隔离层108时，凹槽200先于第一硅孔400被填充满，本申请为了得到更为理想的介电隔离层108的厚度，优选W₁与W₃的比值为3:1～10:1，L₁与L₃的比值为1:1.5～1:3。

在形成第一硅孔400之后，在图16所示的第一硅孔400的内壁和氮化层107上形成图17所示的介电隔离层108。该位于第一硅孔400中的介电隔离层108用于将硅通孔中的导电材料与衬底100进行隔离，避免硅通孔与衬底100穿通，使半导体器件失效。本申请形成上述介电隔离层108的材料包括但不限于氧化硅、碳氧化硅或氮氧化硅，优选碳氧化硅或氮氧化硅。为了取得更为理想的介电隔离效果，优选上述介电隔离层108的厚度为50～1000nm。本申请形成介电隔离层108的方法包括但不限于采用物理气相沉积法、化学气相沉积法和等离子体沉积法，优选采用等离子体沉积法。

完成上述介电隔离层108的制作后，在图17所示的介电隔离层108上形成图18所示的导电层109。本申请优选在形成导电层109之前在介电隔离层108上覆盖晶种层(图中未示出)，其中，晶种层在沉积金属之间形成，为金属提供沉积源，以提高沉积效率和良好的界面性。因此，本申请优选形成导电层109的过程包：在图17所示的介电隔离层108上覆盖晶种层；然后在晶种层和牺牲层上沉积导电材料；对位于牺牲层104上表面的导电材料和氮化硅层进行化学机械平坦化，得到图18所示的导电层109，上述导电材料优选金属铜。

在形成导电层109之后，回蚀图18所示的部分介电隔离层108至第一硅孔400中的介电隔离层108的上表面至第一介电层103的上表面所在平面为止，得到具有图19所示剖面结构的器件。上述回蚀介电隔离层的方法采用本领域常用的湿法刻蚀或干法刻蚀，优选采用具有各向同性的湿法刻蚀，其中，选择正硅酸乙酯与氮化物选择比较高的刻蚀材料进行刻蚀，比如DHF溶剂。由于第一硅孔400的特征尺寸小于凹槽200的特征尺寸，因此，凹槽200中介电隔离层108的被刻蚀速度快于第一硅孔400中介电隔离层108的被刻蚀速度，在第一硅孔400中的介电隔离层108的上表面与第一介电层103的上表面在同一平面时，凹槽200中的介电隔离层108的上表面远远低于第一介电层103的上表面，进而形成图19所示结构。

完成对介电隔离层108的回蚀后，回蚀图19所示的至少部分氮化层107，至凹槽200内的氮化层107的上表面至第一介电层103的上表面所在平面为止，得到具有图20所示剖面结构的器件。上述回蚀介电隔离层的方法采用本领域常用的湿法刻蚀或干法刻蚀，优选采用具有各向异性的干法刻蚀，其中，选择氮化物与氧化物选择比较高的刻蚀材料进行刻蚀，比如C₂F₆、CHF₃。

完成上述氮化层107的回蚀后，对图20所示的牺牲层104、第一介电层103、氮化层107、介电隔离层108与导电层109进行平坦化至层间介质层102的上表面所在平面为止，形成第一硅通孔和对准结构的金属层105、氮化层107和介电隔离层108，得到具有图21所示剖面结构的器件。上述平坦化过程优选采用化学机械抛光法实施。在实施平坦化时，待第一介电层103完全被去除时即可停止，因此，第一介电层103还可以作为平坦化的停止标准。由图21可以看出，凹槽200内介电隔离层108的上表面低于层间介质层102的上表面。

为了进一步说明本申请的技术效果，在形成上述对准结构之后，在图21所示的层间介质层102、对准结构和第一硅通孔的上表面上形成图22所示的第一金属互连层110。上述第一金属互连层110的采用化学气相沉积、物理气相沉积或等离子体沉积金属形成。由图21可以看出，由于对准结构的上表面低于层间介质层102的上表面，即在凹槽200所在位置形成凹陷，因此，在沉积金属时，金属需要填充该凹陷，那么在完成金属的沉积之后，由于凹陷的存在使得位于对准结构上方的第一金属互连层110也存在小的凹陷，如图22所示，那么在利用该对准结构进一步制作第二硅通孔时，能够快速准确地定位对准结构所在位置，进而对准掩模板能够与对准结构进行快速对准，进行下一步的刻蚀时能够精确地在已形成的部分硅通孔的上方进行刻蚀，使第一硅通孔和第二硅通孔在三维结构上进行精确对准延伸。

从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：

1)、由于金属层的上表面、氮化层的上表面和介电隔离层的上表面低于层间介质层的上表面，也就是说在对准结构的凹槽中存在凹陷，因此在形成第一金属互连层后由于该凹陷的存在，使得第一金属互连层在制作时需要填充该凹陷进而在第一金属互连层的表面形成小的凹陷，进而在利用其对准时，利用其表面不平整的特点可以快速找到并对准该对准结构，而且提高了所形成的硅通孔的对准程度；

2)、本申请的制作方法，对准速度较快且精确，因此制作效率得到提高且所得到的硅通孔的精确程度较高。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims

1.一种硅通孔的制作方法，包括：

步骤S1，提供芯片，所述芯片具有衬底和位于所述衬底上的半导体前道工艺结构；

步骤S2，在所述芯片上制作对准结构和第一硅通孔；

步骤S3，利用所述对准结构使所述第一硅通孔与硅通孔掩模开口对准，以进行所述硅通孔的制作，其特征在于，

所述对准结构包括：

衬底；

层间介质层，位于所述衬底上且具有凹槽；

金属层，沿所述凹槽的内壁设置；

氮化层，设置在所述金属层上；

介电隔离层，设置在所述氮化层上，其特征在于，

所述介电隔离层的上表面低于所述层间介质层的上表面，

所述半导体前道工艺结构包括栅极结构，所述步骤S2包括：

在所述衬底的具有所述栅极结构的表面上依次设置层间介质层、第一介电层和牺牲层；

依次刻蚀所述牺牲层、所述第一介电层和所述层间介质层，形成所述对准结构的凹槽和位于所述栅极结构上方的导电沟槽；

在所述凹槽和所述导电沟槽内对应形成金属层和接触孔；

在所述金属层和所述牺牲层上形成氮化层；

依次刻蚀所述氮化层、所述牺牲层、所述第一介电层、所述层间介质层和所述衬底，形成第一硅孔；

在所述第一硅孔的内壁和所述氮化层上形成介电隔离层；

在所述第一硅孔内的介电隔离层上形成导电层；

回蚀部分所述介电隔离层，至所述第一硅孔中的介电隔离层的上表面在所述第一介电层的上表面所在平面；

回蚀至少部分所述氮化层，至所述凹槽内的氮化层的上表面在所述第一介电层的上表面所在平面；以及

平坦化所述牺牲层、所述第一介电层、所述氮化层、所述介电隔离层和所述导电层至所述层间介质层的上表面所在平面，形成所述第一硅通孔和所述对准结构的所述金属层、所述氮化层和所述介电隔离层。

2.根据权利要求1所述的制作方法，其特征在于，所述凹槽的特征尺寸为W₁、深度为L₁，所述第一硅孔的特征尺寸为W₃、深度为L₃，其中，W₁与W₃的比值为3:1～10:1，L₁与L₃的比值为1:1.5～1:3。

3.根据权利要求1所述的制作方法，其特征在于，所述形成导电层的过程包括：

在所述介电隔离层上覆盖晶种层；

在所述晶种层和所述牺牲层上沉积导电材料；

对位于所述牺牲层上表面的所述导电材料和所述氮化层进行化学机械平坦化，得到所述导电层。

4.根据权利要求1所述的制作方法，其特征在于，所述金属层和所述接触孔的形成过程包括：

在所述凹槽内、所述导电沟槽内和所述牺牲层上沉积金属；

对所述牺牲层上的金属进行化学机械平坦化，得到形成于所述凹槽内的所述金属层和形成于所述导电沟槽内的所述接触孔。

5.根据权利要求1所述的制作方法，其特征在于，形成所述第一介电层的材料为氮化硅、含碳的氮化硅或臭氧氧化的正硅酸乙酯。

6.根据权利要求1所述的制作方法，其特征在于，所述第一介电层的厚度为10～200nm。

7.根据权利要求1所述的制作方法，其特征在于，所述第一介电层的设置过程采用物理气相沉积法、化学气相沉积法或等离子体沉积法实施。

8.根据权利要求1所述的制作方法，其特征在于，形成所述介电隔离层的材料为氧化硅、碳氧化硅或氮氧化硅。

9.根据权利要求1所述的制作方法，其特征在于，所述介电隔离层的厚度为50～1000nm。

10.根据权利要求1所述的制作方法，其特征在于，形成所述介电隔离层的过程采用物理气相沉积法、化学气相沉积法或等离子体沉积法实施。

11.根据权利要求1所述的制作方法，其特征在于，所述凹槽的特征尺寸为W₁、深度为L₁，所述介电隔离层的特征尺寸为W₂，所述介电隔离层的上表面距离所述衬底上表面的距离为L₂，其中，W₂为W₁的30～80％；L₂为L₁的1～70％。

12.根据权利要求11所述的制作方法，其特征在于，W₂为W₁的40～70％。

13.根据权利要求11所述的制作方法，其特征在于，L₂为L₁的1～60％。

14.根据权利要求11所述的制作方法，其特征在于，L₂为L₁的5～50％。

15.根据权利要求1、11至14中任一项所述的制作方法，其特征在于，所述金属层为金属钨层。

16.根据权利要求1、11至14中任一项所述的制作方法，其特征在于，所述氮化层为氮化硅层。