CN104952697B - 一种mim结构的制备方法 - Google Patents

一种mim结构的制备方法 Download PDF

Info

Publication number
CN104952697B
CN104952697B CN201410113669.1A CN201410113669A CN104952697B CN 104952697 B CN104952697 B CN 104952697B CN 201410113669 A CN201410113669 A CN 201410113669A CN 104952697 B CN104952697 B CN 104952697B
Authority
CN
China
Prior art keywords
substrate
mim structure
preparation
reaction chamber
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410113669.1A
Other languages
English (en)
Other versions
CN104952697A (zh
Inventor
李立春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410113669.1A priority Critical patent/CN104952697B/zh
Publication of CN104952697A publication Critical patent/CN104952697A/zh
Application granted granted Critical
Publication of CN104952697B publication Critical patent/CN104952697B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种MIM结构的制备方法，至少包括以下步骤：S1：提供一衬底并在其上形成第一金属层；S2：将所述衬底放入加热盘上，并往所述反应腔内通入反应气体，在所述第一金属层上生长第一介质层；S3：利用升降针将所述衬底抬升至预设位置，并抽走所述反应腔内的余气，使所述反应腔内达到预设压强；S4：然后再利用所述升降针将所述衬底下降至所述加热盘上；S5：当所述衬底停放在所述加热盘上之后，再往所述反应腔内通入反应气体，在所述第一介质层表面生长第二介质层；S6：最后在所述第二介质层上形成第二金属层，得到MIM结构。本发明在原位沉积多层介质层时，保证晶圆位置不偏离，避免RF发生异常，从获得良好的厚度控制效果，提高产品良率。

Description

一种MIM结构的制备方法
技术领域
本发明属于集成电路制造技术领域，涉及一种MIM结构的制备方法。
背景技术
MIM(Metal-Insulator-Metal)电容器在超大规模集成电路(VLSI)中有着广泛的应用,特别是在混合信号(Mixed-singnal)或射频(Radio Frequency，RF)产品中，MIM电容器较PIP(Polysilicon-Insulator-Polysilicon，多晶硅-绝缘层-多晶硅)电容器或MIS(Metal-Insulator-Silicon，金属-绝缘层-硅)电容器具有工艺温度低(<450℃)，无缺乏效应(Depletion Effect)的优点。
典型的MIM电容器一般采用PECVD（等离子体增强化学气相沉积）工艺在450℃以下沉积氧化物介电层(厚度400埃左右)。PECVD是借助微波或射频等使含有薄膜组成原子的气体电离，在局部形成等离子体，而等离子体化学活性很强，很容易发生反应，在基片上沉积出所期望的薄膜。为了使化学反应能在较低的温度下进行，利用了等离子体的活性来促进反应，因而这种CVD称为等离子体增强化学气相沉积。在PECVD生长薄膜过程中，RF提供射频电压，在腔体内形成交变电场，在交变电场的作用下气体辉光放电形成等离子态。
MIM典型的电容器为平面式结构，电容一般为1fF/μm2，为了防止针眼（pinhole）效应，MIM电容的隔离氧化层（isolation oxide layer）一般采用原位多层沉积（in-situmultilayer deposition）工艺，即在金属下极板上分别沉积两层绝缘层，再沉积金属上极板。
MIM电容器的电容与氧化隔离层厚度密切相关且成反比。目前典型的厚度控制（Thickness control）为目标值+/-5埃（Target+/-5）。MIM电容的氧化物厚度与沉积过程中的RF反射（Process RF Reflected）功率密切相关，5W的RF反射功率波动就会导致WAT电容失控（out of control，OOC），极端情况下，RF检验结果偏差（out of specification，OOS）大于100W，WAT电容参数OOS晶圆直接在线上（inline）报废。因此，MIM制作对PECVD工艺而言是不小的挑战。
RF反射功率波动过大导致MIM电容报废只是表象，深层原因是因为沉积上下金属基板之间的多层介质层时，晶圆位置发生偏离。
因此，提供一种新的MIM结构的制备方法，以有效防止由于晶圆位置偏离导致RF异常进而使得介质层厚度控制失败导致晶圆报废的问题实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种MIM结构的制备方法，用于解决现有技术中介质层厚度不易控制导致晶圆报废的问题。
为实现上述目的及其他相关目的，本发明提供一种MIM结构的制备方法，至少包括以下步骤：
S1：提供一衬底，在所述衬底上形成第一金属层；
S2：然后将所述衬底放入反应腔内的加热盘上，并往所述反应腔内通入反应气体，在所述第一金属层上生长第一介质层；
S3：利用设置于所述加热盘中的升降针将所述衬底抬升至预设位置，并抽走所述反应腔内剩余的反应气体，使所述反应腔内达到预设压强；
S4：然后再利用所述升降针将所述衬底下降至所述加热盘上；
S5：当所述衬底停放在所述加热盘上之后，再往所述反应腔内通入反应气体，在所述第一介质层表面生长第二介质层；
S6：最后在所述第二介质层上形成第二金属层，得到MIM结构。
可选地，于所述步骤S3中抽走所述反应腔内剩余的反应气体时，将与所述反应腔连接的节流阀完全打开。
可选地，于所述步骤S4中利用所述升降针将所述衬底下降至所述加热盘上时，所述节流阀保持完全打开状态。
可选地，于所述步骤S4中利用所述升降针将所述衬底下降至所述加热盘上时，所述反应气体流量小于或等于0sccm。
可选地，所述预设压强小于100mTorr。
可选地，所述第一介质层为二氧化硅或氮化硅；所述第二介质层为二氧化硅或氮化硅。
可选地，所述反应气体为硅烷与一氧化二氮的混合气。
可选地，所述第一金属层选自铝、钽、氮化钽、钛及氮化钛中的至少一种；所述第二金属层选自铝、钽、氮化钽、钛及氮化钛中的至少一种。
可选地，采用PECVD法形成所述第一介质层及所述第二介质层。
可选地，采用溅射法形成所述第一金属层及所述第二金属层。
如上所述，本发明的MIM结构的制备方法，具有以下有益效果：本发明在MIM结构的原位双介质层薄膜沉积工艺中，于第一层介质层沉积结束并抽完余气后，引入一个重新放置晶圆的步骤，此步骤将晶圆从抬升的预设位置调整到沉积工艺的位置，在该过程中，反应腔内不引入反应气体，可以防止调整晶圆位置时由于气体流动导致晶圆位移，避免由于晶圆位移引发后面一步介质层沉积时RF异常情况的发生，从而保证良好的介质层厚度控制要求，获得高质量的MIM结构。
附图说明
图1显示为本发明的MIM结构的制备方法的工艺流程图。
图2显示为本发明的MIM结构的制备方法中在衬底上形成第一金属层的示意图。
图3显示为本发明的MIM结构的制备方法中将衬底放在加热盘上并在第一金属层上形成第一介质层的示意图。
图4显示为本发明的MIM结构的制备方法中将衬底抬升至预设位置的示意图。
图5显示为本发明的MIM结构的制备方法中衬底下降时的示意图。
图6显示为本发明的MIM结构的制备方法中在第一介质层表面生长第二介质层的示意图。
图7显示为本发明的MIM结构的制备方法中在第二介质层上形成第二金属层的示意图。
元件标号说明
S1～S6 步骤
1 衬底
2 第一金属层
3 加热盘
4 第一介质层
5 升降针
6 第二介质层
7 第一金属层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种MIM结构的制备方法，请参阅图1，显示为该方法的工艺流程图，至少包括以下步骤：
步骤S1：提供一衬底，在所述衬底上形成第一金属层；
步骤S2：然后将所述衬底放入反应腔内的加热盘上，并往所述反应腔内通入反应气体，在所述第一金属层上生长第一介质层；
步骤S3：利用设置于所述加热盘中的升降针将所述衬底抬升至预设位置，并抽走所述反应腔内剩余的反应气体，使所述反应腔内达到预设压强；
步骤S4：然后再利用所述升降针将所述衬底下降至所述加热盘上；
步骤S5：当所述衬底停放在所述加热盘上之后，再往所述反应腔内通入反应气体，在所述第一介质层表面生长第二介质层；
步骤S6：最后在所述第二介质层上形成第二金属层，得到MIM结构。
首先请参阅图2，执行步骤S1：提供一衬底1，利用溅射法等沉积方法在所述衬底1上形成第一金属层2。
具体的，所述衬底1可以为Si、Ge、SOI等常规半导体晶圆，所述晶圆中可以含有预先制作好的器件结构。所述衬底1的尺寸可以为200mm、300mm等晶圆尺寸。
所述第一金属层2的材料选自铝、钽、氮化钽、钛及氮化钛中的至少一种。本实施例中，所述第一金属层2优选为铝，其在相应的金属薄膜沉积设备中生长制得。
接着请参阅图3，执行步骤S2：然后将所述衬底1放入反应腔内的加热盘3上，并往所述反应腔内通入设定流量的反应气体，在稳定的气流状态下及设定的压强下，利用PECVD法在所述第一金属层2上生长预设厚度的第一介质层4。其中，提供射频电压，在腔体内形成交变电场，使反应气体辉光放电形成等离子态并反应生成第一介质层材料。
具体的，所述反应气体为硅烷与一氧化二氮的混合气，反应生成的第一介质层4为二氧化硅。本实施例中，生长时反应腔内的压强为3.0Torr（托）。在其它实施例中，也可以采用其它反应气体，所述第一介质层也可以为氮化硅或其它介电材料。
然后请参阅图4，执行步骤S3：利用设置于所述加热盘4中的升降针5将所述衬底1抬升至预设位置，并将节流阀完全打开，抽走所述反应腔内剩余的反应气体，使所述反应腔内达到预设压强。
此处将所述衬底1抬升的目的是为了更彻底的消除反应腔内的余气，使反应腔内达到高真空状态，一般情况下，所述预设压强需小于100mTorr（毫托）。本实施例中，所述预设压强以30mTorr为例。
再请参阅图5，执行步骤S4：然后再利用所述升降针5将所述衬底1下降至所述加热盘3上。图5显示为所述衬底1在下降过程中的示意图。整个下降过程很快，为1～5秒。
具体的，在本步骤中，节流阀仍然保持完全打开的状态，使所述反应腔保持高真空状态，该过程中，不通入反应气体，即所述反应气体流量小于或等于0sccm，从而防止晶圆在上下移动过程中由于流动气体的原因发生水平位移。本步骤中，可以使得所述衬底1下降到所述加热盘3上的原始放置位置，没有位置偏离，从而避免后续第二介质层沉积时RF发生异常导致厚度控制失败的问题。
请参阅图6，执行步骤S5：当所述衬底1停放在所述加热盘4上原始位置之后，再往所述反应腔内通入设定流量的反应气体，再次利用PECVD法在所述第一介质层4表面生长第二介质层6。
本步骤中，所述反应气体仍为硅烷与一氧化二氮的混合气，利用射频产生等离子体，生成第二介质层材料，反应生成的第二介质层6亦为二氧化硅。当然，在其它实施例中，也可以采用其它反应气体，所述第二介质层的材料也可以有其它选择，如氮化硅等。
最后请参阅图7，执行步骤S6：将所述衬底拿出所述反应腔，放入金属薄膜沉积设备中，利用溅射法或其它沉积方法在所述第二介质层6上形成第二金属层7，得到自下而上依次包括所述第一金属层2、第一介质层4、第二介质层6及第二金属层7的MIM结构。
具体的，所述第二金属层7的材料选自铝、钽、氮化钽、钛及氮化钛中的至少一种。本实施例中，所述第二金属层7优选为氮化钽。
至此，通过本发明的MIM结构的制备方法完成了MIM结构的制作，本发明引入了新的工艺步骤来上下调整晶圆的位置，在该过程中，反应腔内不流入气体，从而使得晶圆在静稳条件下下降到加热盘的原始沉积位置，避免了RF异常情况的发生，有利于有效控制介质层的沉积厚度。
综上所述，本发明的MIM结构的制备方法，具有以下有益效果：本发明在MIM结构的原位双介质层薄膜沉积工艺中，于第一层介质层沉积结束并抽完余气后，引入一个重新放置晶圆的步骤，此步骤将晶圆从抬升的预设位置调整到沉积工艺的位置，在该过程中，反应腔内不引入反应气体，可以防止调整晶圆位置时由于气体流动导致晶圆位移，避免由于晶圆位移引发后面一步介质层沉积时RF异常情况的发生，从而保证良好的介质层厚度控制要求，获得高质量的MIM结构。本发明适用于各种尺寸的晶圆在PECVD制程中原位生长多层介质层，降低RF反射功率波动，提高MIM电容产品良率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种MIM结构的制备方法，其特征在于，至少包括以下步骤：
S1：提供一衬底，在所述衬底上形成第一金属层；
S2：然后将所述衬底放入反应腔内的加热盘上，并往所述反应腔内通入反应气体，在所述第一金属层上生长第一介质层；
S3：利用设置于所述加热盘中的升降针将所述衬底抬升至预设位置，并抽走所述反应腔内剩余的反应气体，使所述反应腔内达到预设压强；
S4：然后再利用所述升降针将所述衬底下降至所述加热盘上；
S5：当所述衬底停放在所述加热盘上之后，再往所述反应腔内通入反应气体，在所述第一介质层表面生长第二介质层；
S6：最后在所述第二介质层上形成第二金属层，得到MIM结构。
2.根据权利要求1所述的MIM结构的制备方法，其特征在于：于所述步骤S3中抽走所述反应腔内剩余的反应气体时，将与所述反应腔连接的节流阀完全打开。
3.根据权利要求2所述的MIM结构的制备方法，其特征在于：于所述步骤S4中利用所述升降针将所述衬底下降至所述加热盘上时，所述节流阀保持完全打开状态。
4.根据权利要求1所述的MIM结构的制备方法，其特征在于：于所述步骤S4中利用所述升降针将所述衬底下降至所述加热盘上时，所述反应气体流量小于或等于0sccm。
5.根据权利要求1所述的MIM结构的制备方法，其特征在于：所述预设压强小于100mTorr。
6.根据权利要求1所述的MIM结构的制备方法，其特征在于：所述第一介质层为二氧化硅或氮化硅；所述第二介质层为二氧化硅或氮化硅。
7.根据权利要求1所述的MIM结构的制备方法，其特征在于：所述反应气体为硅烷与一氧化二氮的混合气。
8.根据权利要求1所述的MIM结构的制备方法，其特征在于：所述第一金属层选自铝、钽、氮化钽、钛及氮化钛中的至少一种；所述第二金属层选自铝、钽、氮化钽、钛及氮化钛中的至少一种。
9.根据权利要求1所述的MIM结构的制备方法，其特征在于：采用PECVD法形成所述第一介质层及所述第二介质层。
10.根据权利要求1所述的MIM结构的制备方法，其特征在于：采用溅射法形成所述第一金属层及所述第二金属层。
CN201410113669.1A 2014-03-25 2014-03-25 一种mim结构的制备方法 Active CN104952697B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410113669.1A CN104952697B (zh) 2014-03-25 2014-03-25 一种mim结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410113669.1A CN104952697B (zh) 2014-03-25 2014-03-25 一种mim结构的制备方法

Publications (2)

Publication Number Publication Date
CN104952697A CN104952697A (zh) 2015-09-30
CN104952697B true CN104952697B (zh) 2018-03-27

Family

ID=54167272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410113669.1A Active CN104952697B (zh) 2014-03-25 2014-03-25 一种mim结构的制备方法

Country Status (1)

Country Link
CN (1) CN104952697B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1729564A (zh) * 2002-12-23 2006-02-01 先进微装置公司 在低－k电介质上形成具有消反射特性的盖层的方法
CN101106076A (zh) * 2006-07-13 2008-01-16 中芯国际集成电路制造(上海)有限公司 一种新型金属-绝缘层-金属电容及其制造方法
CN101606227A (zh) * 2007-02-09 2009-12-16 东京毅力科创株式会社 载置台构造、以及用其的处理装置和该装置的使用方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3450262B2 (ja) * 2000-03-29 2003-09-22 Ｎｅｃエレクトロニクス株式会社 回路製造方法、回路装置
CN102420109B (zh) * 2011-06-15 2014-12-10 上海华力微电子有限公司 一种提高mim器件电容均匀性的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1729564A (zh) * 2002-12-23 2006-02-01 先进微装置公司 在低－k电介质上形成具有消反射特性的盖层的方法
CN101106076A (zh) * 2006-07-13 2008-01-16 中芯国际集成电路制造(上海)有限公司 一种新型金属-绝缘层-金属电容及其制造方法
CN101606227A (zh) * 2007-02-09 2009-12-16 东京毅力科创株式会社 载置台构造、以及用其的处理装置和该装置的使用方法

Also Published As

Publication number Publication date
CN104952697A (zh) 2015-09-30

Similar Documents

Publication Publication Date Title
CN111508810B (zh) 在多站中的晶片弯曲度的控制
WO2013035561A1 (ja) 半導体装置の製造方法及び基板処理システム
CN107523810A (zh) 调节多等离子体处理站的阻抗或功率的组合器和分配器
US9165998B2 (en) Adhesion layer to minimize dielectric constant increase with good adhesion strength in a PECVD process
CN101283112A (zh) 用于等离子制程的低压电感性耦合源
TWI397960B (zh) 用於減少高密度電漿製程中之蝕刻速率漂移的方法
TW201347008A (zh) 用以減少蝕刻時對於低ｋ閘極間隔物之損壞的方法
TWI352390B (en) Impurity control in hdp-cvd dep/etch/dep processes
KR102018432B1 (ko) 성막 방법
CN107154333A (zh) 基板处理装置
WO2005098961A1 (ja) ゲート絶縁膜の形成方法、記憶媒体、及びコンピュータプログラム
CN101582379A (zh) 半导体装置、场效应晶体管及其栅极的制造方法
KR20130102503A (ko) 스페이서 에칭 동안에 ＣＤ 손실을 방지하도록 스페이서 측벽에 SiOCl-함유 층을 형성하는 방법
WO2021118815A1 (en) Oxygen radical assisted dielectric film densification
US9620370B2 (en) Method of forming Ti film
US8313661B2 (en) Deep trench liner removal process
TWI543270B (zh) 具有改善的蝕刻角度的閘極絕緣層及其形成方法
JP7382329B2 (ja) 基板支持体のためのプロセスキット
JP2010087186A (ja) 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
CN104952697B (zh) 一种mim结构的制备方法
CN108028254A (zh) 电容器沉积装置及使用该电容器沉积装置的介电薄膜的沉积方法
CN103177952A (zh) 低温高覆盖性侧墙制造方法
JP7165743B2 (ja) 半導体装置の製造方法、基板処理装置、及びプログラム
Mackenzie et al. Characterization & optimization of low stress PECVD silicon nitride for production GaAs manufacturing
JP2017183487A (ja) 半導体装置の製造方法および基板処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant