JP7382329B2 - 基板支持体のためのプロセスキット - Google Patents

基板支持体のためのプロセスキット Download PDF

Info

Publication number
JP7382329B2
JP7382329B2 JP2020539696A JP2020539696A JP7382329B2 JP 7382329 B2 JP7382329 B2 JP 7382329B2 JP 2020539696 A JP2020539696 A JP 2020539696A JP 2020539696 A JP2020539696 A JP 2020539696A JP 7382329 B2 JP7382329 B2 JP 7382329B2
Authority
JP
Japan
Prior art keywords
edge ring
substrate support
upper edge
lower edge
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020539696A
Other languages
English (en)
Other versions
JP2021511663A (ja
JPWO2019143858A5 (ja
Inventor
ムハンナド ムスタファ
ムハンマド エム ラシード
ユー レイ
アヴゲリノス ヴイ ゲラトス
ヴィカシュ バンシア
ヴィクター エイチ カルデロン
シー ウェイ トー
ユン－シン リー
アニンディタ セン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2021511663A publication Critical patent/JP2021511663A/ja
Publication of JPWO2019143858A5 publication Critical patent/JPWO2019143858A5/ja
Application granted granted Critical
Publication of JP7382329B2 publication Critical patent/JP7382329B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3344—Problems associated with etching isotropy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本開示の実施形態は、一般に、基板処理装置に関し、より詳細には、基板支持体のためのプロセスキットおよびそれを使用する方法に関する。
プラズマリアクタなどの基板処理システムを使用して、基板上に層を堆積させるか、基板上の層をエッチングするか、または基板上に層を形成するか、あるいはそうでなければ基板の表面を処置することができる。そのような基板処理の態様を制御するのに有用な１つの技法は、基板支持体に配置された基板の真下に配設された電極にＲＦエネルギーを結合することなどによって、基板に隣接するプラズマを制御するために高周波（ＲＦ）エネルギーを使用することである。
発明者らは、本明細書において、基板処理システムの改善されたＲＦエネルギー制御と、ウエハエッジの近傍のプラズマシースの柔軟な制御とを提供することができる基板処理システムの実施形態を提供する。
基板を処理するための方法および装置が本明細書で提供される。いくつかの実施形態において、基板支持体のためのプロセスキットには、石英で製作され、上面および下面を有する上部エッジリングであり、上面が、実質的に平面であり、下面が、上部エッジリングの半径方向最外部分および半径方向最内部分を画定するために階段状下面を含む、上部エッジリングが含まれる。
いくつかの実施形態では、基板支持体には、下部エッジリングであり、下部エッジリングが導電性である、下部エッジリングと、下部エッジリングと連係するように構成された輪郭形成済み下面を有する上部エッジリングであり、上部エッジリングが、さらに、下部エッジリングの内径よりも小さい内径、および下部エッジリングの外径よりも大きい外径を有し、上部エッジリングが、さらに、実質的に平面である上面を有し、上部エッジリングが石英から製造される、上部エッジリングとが含まれる。
いくつかの実施形態では、基板支持体は、所与の直径を有する基板を支持するように構成された基板支持面を支持する基部と、基板支持体の上に配設されたプロセスキットであり、基部の上面の上方および基板支持面の下方の高さに位置づけられた上面を有する下部エッジリング、ならびに下部エッジリングの上に配設された上部エッジリングであり、上部エッジリングが、所与の直径よりも小さい内径および基部の外径よりも大きい外径を有し、上部エッジリングが、さらに、実質的に平面である上面を有する、上部エッジリングを含む、プロセスキットとを含む。
本開示の他のおよびさらなる実施形態が、以下で説明される。
上述で簡単に要約され、以下でさらに詳細に論じられる本開示の実施形態は、添付の図面に示された本開示の例示の実施形態を参照することによって理解することができる。しかしながら、添付図面は本開示の典型的な実施形態を示しているにすぎず、それゆえに、本開示は他の等しく有効な実施形態を認めることができるので、添付図面は範囲を限定すると見なされるべきではない。
本開示のいくつかの実施形態による、プラズマリアクタの概略図である。 本開示のいくつかの実施形態による、基板支持体の概略側面図である。 本開示のいくつかの実施形態による、基板支持体の部分概略側面図である。 本開示のいくつかの実施形態による、基板支持体の下部エッジリングの側断面図である。 図４の下部エッジリングの部分側断面図である。 本開示のいくつかの実施形態による、基板支持体の上部エッジリングの側断面図である。 図５の上部エッジリングの部分側断面図である。 本開示のいくつかの実施形態による、下部エッジリングの側断面図である。 図６の下部エッジリングの部分側断面図である。 本開示のいくつかの実施形態による、上部エッジリングの側断面図である。 図７の上部エッジリングの部分側断面図である。
理解しやすくするために、可能であれば、図に共通な同一の要素を示すために、同一の参照番号が使用されている。図は、縮尺通りに描かれておらず、明確にするために簡単化されていることがある。１つの実施形態の要素および特徴は、さらなる詳述なしに、他の実施形態に有利に組み込むことができる。
基板を処理するための方法および装置が、本明細書で開示される。本発明の方法および装置は、従来のプラズマ処理装置と比較して、基板のより均一なプラズマ処理を有利に促進することができる。例えば、本開示の実施形態は、基板のエッジと基板の中心との間で比較して、エッチング均一性などの処理均一性を改善し、それにより、全体として基板処理をより均一にすることができる。
例えば、発明者らは、中心－エッジ間の不均一なエッチング量が、半導体ウエハなどの基板への特定のエッチングプロセス中に見られることを発見した。特に、発明者らは、基板エッジがＲＦアンテナとして働き、それにより、プロセスチャンバ内の電界が、ＲＦバイアスを印加するプロセス中に、基板エッジによって局在化および誘引されることを発見した。したがって、基板エッジへのプラズマ衝突が、同じく、局在化され、より強力になることになる。発明者らは、以下でより詳細に論じるように、２つのエッジリング構成要素、すなわち、上部エッジリングおよび下部エッジリングを含む独創的なエッジリング設計を発見した。上部エッジリングは石英で製造され、石英は、エッチング耐性が高く、処理の間チャンバの内部での欠陥／粒子の生成が少ない。下部エッジリングは、導電性材料または高誘電率材料、例えば、アルミニウムなどで製作することができる。導電性または高誘電率の下部エッジリングは、ＲＦ導電面を持ち上げ、基板のエッジの近くの電界を変化させる。電界のそのような変化は、有利には、プラズマ衝突を、基板のエッジから、下部エッジリングの上に配設された上部エッジリングにシフトさせる。
図１は、本開示のいくつかの実施形態による、誘導結合プラズマリアクタ（リアクタ１００）の概略側面図を示す。リアクタ１００は、単独で利用することができ、またはカリフォルニア州、サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．から入手可能なＣＥＮＴＵＲＡ（登録商標）統合半導体ウエハ処理システムなどの統合半導体基板処理システムもしくはクラスタツールの処理モジュールとして利用することができる。本開示の実施形態による改変から有利に利益を得ることができる好適なプラズマリアクタの例には、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．からやはり入手可能な半導体装置のＤＰＳ（登録商標）ラインなどの誘導結合プラズマエッチングリアクタまたはＭＥＳＡ（商標）などの他の誘導結合プラズマリアクタが含まれる。半導体装置の上述のリストは、単に例示であり、他のエッチングリアクタ、および非エッチング装置（ＣＶＤリアクタまたは他の半導体処理装置など）も本教示に従って適切に改変することができる。例えば、本開示に従って改変することができる好適な非限定のプラズマリアクタは、２０１１年４月２８日にＶ． Ｔｏｄｏｒｏｗらに発行された「ＩＮＤＵＣＴＩＶＥＬＹ ＣＯＵＰＬＥＤ ＰＬＡＳＭＡ ＡＰＰＡＲＡＴＵＳ」と題する米国特許出願公開第２０１１／００９４９９号、２０１１年４月２８日にＳ． Ｂａｎｎａらに発行された「ＤＵＡＬ ＭＯＤＥ ＩＮＤＵＣＴＩＶＥＬＹ ＣＯＵＰＬＥＤ ＰＬＡＳＭＡ ＲＥＡＣＴＯＲ ＷＩＴＨ ＡＤＪＵＳＴＡＢＬＥ ＰＨＡＳＥ ＣＯＩＬ ＡＳＳＥＭＢＬＹ」と題する米国特許出願公開第２０１１／００９７９０１号、または２０１５年５月１２日にＳ． Ｂａｎｎａらに発行された「ＰＯＷＥＲ ＤＥＰＯＳＩＴＩＯＮ ＣＯＮＴＲＯＬ ＩＮ ＩＮＤＵＣＴＩＶＥＬＹ ＣＯＵＰＬＥＤ ＰＬＡＳＭＡ （ＩＣＰ） ＲＥＡＣＴＯＲＳ」と題する米国特許出願公開第２０１５／００６８６８２号に見いだすことができる。
リアクタ１００は、一般に、一緒に内部容積部を画定する導電性本体（チャンバ壁１３０）およびリッド１２０（例えば、天井）を有するプロセスチャンバ１０４と、内部容積部内に配設された基板支持体１１６（基板１１５を支持して示されている）と、誘導結合プラズマ装置１０２と、コントローラ１４０とを含む。チャンバ壁１３０は、一般に、電気接地１３４に結合される。リアクタ１００が誘導結合プラズマリアクタとして構成される実施形態では、リッド１２０は、リアクタ１００の内部容積部に面する誘電体材料を含むことができる。他の実施形態では、容量結合プラズマ源、遠隔プラズマ源などのような他のプラズマ源が、同様にまたは代替として、使用されてもよい。
基板支持体１１６は、一般に、基板１１５を支持するための支持面を有する上部部分を含む。いくつかの実施形態では、支持面は、誘電体材料から形成される。図１は、基板支持体１１６の上部部分を、例えば、静電チャック１１７として示している。基板支持体１１６は、整合ネットワーク１２４を通してバイアス電源１２２に結合されたカソード１１８をさらに含む。バイアス電源１２２は、例示的に、例えば約１３．５６ＭＨｚの周波数で、ＲＦエネルギーの最大約１０００Ｗ（しかし約１０００Ｗに限定されない）の電源、例えば、特定の用途では約１５０Ｗなどの電源とすることができるが、他の周波数および電力が、所望に応じて、特定の用途のために供給されてもよい。バイアス電源１２２は、連続電力またはパルス電力のいずれかまたは両方の生成を可能にできる。いくつかの実施形態では、バイアス電源１２２は、ＤＣまたはパルス化ＤＣ電源とすることができる。いくつかの実施形態では、バイアス電源１２２は、多数の周波数の供給を可能にでき、または１つまたは複数の第２のバイアス電源（図２に示されているような）が、同じ整合ネットワーク１２４を通してもしくは１つまたは複数の追加の整合ネットワーク（図２に示されているような）を通して基板支持体１１６に結合することができる。絶縁体層１２８がカソード１１８を囲む。
プロセスキット１２５が、基板支持体１１６の上に配設され、そうでなければ露出されることになる基板支持体１１６の上面を保護する。プロセスキット１２５は、さらに、以下でより詳細に論じるように、基板処理を改善するように構成される。いくつかの実施形態では、プラズマスクリーン１２９を基板支持体１１６とチャンバ壁１３０との間の領域に配設して、プラズマが基板支持体１１６の下に移動するのを制限または防止してもよい。
図２は、本開示のいくつかの実施形態による基板支持体１１６のさらなる詳細を示す。図２に示されるように、基板支持体１１６は、基板支持体１１６内に配設された電極２００（例えば、カソード１１８）を含む。いくつかの実施形態では、電極２００は、基板支持体１１６の支持面２１６の真下で中央に配設することができる。電極２００は、アルミニウム（Ａｌ）、ドープされた炭化ケイ素（ＳｉＣ）、またはプロセス環境に適合する他の適切な導電性材料のうちの１つまたは複数などの導電性材料から形成される。いくつかの実施形態では、電極２００は、基板支持体１１６の誘電体支持面を支持する基部２０５に配設されてもよく、または基部２０５であってもよい。基部２０５は、周辺エッジ２０２および上面２０４を有することができる。いくつかの実施形態では、基部２０５は、基部２０５を通して配設された複数のチャネル２０７を含み、チャネル２０７を通して伝熱媒体を流すことができる。伝熱媒体源２０９は、複数のチャネル２０７に結合されて、伝熱媒体を複数のチャネル２０７に供給することができる。例えば、複数のチャネル２０７を通る伝熱媒体の流れを使用して、基板支持体１１６に配置された基板の温度を調整することができる。
基板支持体１１６は、電極２００の上面２０４の上方に配設された基板支持面２１６をさらに含む。例えば、基板支持面２１６は、静電チャック１１７の一部とすることができる。静電チャック１１７は電極２００の上に配設され、基板支持面２１６は静電チャック１１７の上面である。静電チャック１１７は、セラミックパック２２０などの誘電体プレートを含むことができる。セラミックパック２２０は、その中に配設された１つまたは複数の電極（図示の電極２２２）を含み、基板１１５を静電チャック１１７にチャックするためのＤＣエネルギーを供給する。電極２２２は、一般に、ＤＣ電源２２６に結合される。
プロセスキット（例えば、プロセスキット１２５）は、基板支持体１１６の上に配設されて、そうでなければ露出されることになる基板支持体１１６の上面を保護する。例えば、プロセスキット１２５は、下部エッジリング２０６および上部エッジリング２０８を含む。下部エッジリング２０６は、導電性材料または高誘電率プロセス適合材料、例えば、アルミニウムまたはアルミニウム合金、例えば、Ａｌ６０６１などから製造される。下部エッジリング２０６は電極２００（例えば、基部２０５）に電気的に結合され、その結果、電極２００および下部エッジリング２０６は共通のＲＦ電源（例えば、バイアス電源１２２）に結合され得る。いくつかの実施形態では、下部エッジリング２０６は、いくつかの実施形態においてＡｌ６０６１である基部２０５と同じ導電性材料から製造される。下部エッジリング２０６は、一般に、アーク放電を避けるために、湾曲したエッジを含む。上部エッジリング２０８は、石英などの絶縁プロセス適合材料から製造される。カソード１１８（例えば、電極２００または基部２０５）を囲む絶縁体層１２８も下部エッジリング２０６の外径面のまわりに配設される。上部エッジリング２０８が、以下でより詳細に論じるように、絶縁体層１２８と、下部エッジリング２０６と、セラミックパック２２０の一部との上に配設される。
発明者らは、プラズマ処理の間、基板１１５のエッジがＲＦアンテナとして働き、それにより、プロセスチャンバ内の電界が、ＲＦバイアスを印加するプロセス中、基板エッジによって局在化および誘引されることを観察した。したがって、基板エッジへのプラズマ衝突が、同じく、局在化され、より強力になり、それにより、不均一な基板処理がもたらされる。例えば、発明者らは、エッチング量の中心－エッジ間の不均一性が、半導体ウエハなどの基板への特定のエッチングプロセス中に見られることを発見した。
導電性または高誘電率の下部エッジリング２０６は、ＲＦ導電面を持ち上げ、基板１１５のエッジの近くの電界を変化させる。電界のそのような変化は、有利には、プラズマ衝突を、基板１１５のエッジから、下部エッジリング２０６の上に配設された上部エッジリング２０８にシフトさせる。上部エッジリング２０８は石英で製造され、石英は、有利には、エッチング耐性が高く、処理の間チャンバの内部での欠陥／粒子の生成が少ない。このように、発明者らは、本明細書で論じるように、プロセスキット１２５を設けると、有利には、エッチングなどのより均一な基板処理を行うことができるとともに、同時に、処理の間チャンバの内部での欠陥／粒子の生成を少なくすることができることを発見した。
図３は、本開示のいくつかの実施形態による、図２に示した基板支持体１１６の部分概略側面図を示す。例えば、静電チャック１１７は、３００ｍｍなどの所与の直径を有する基板を支持するように構成される（１５０ｍｍ、２００ｍｍ、４５０ｍｍなどのような他のサイズおよび形状を利用することもできるが）。静電チャック１１７の支持面２１６は、基板１１５の外周エッジが支持面２１６をわずかにオーバーハングするように、所与の幅よりも小さい直径を有する。例えば、３００ｍｍウエハを処理するための構成では、支持面２１６は、３００ｍｍよりもわずかに小さい直径を有する。静電チャック１１７は壁３０４を含み、壁３０４は、支持面２１６から下方に垂直にまたは実質的に垂直に延び、壁３０４の底部から半径方向外側に延びる外周棚３０８の上面３０６で終了する。
下部エッジリング２０６は、静電チャック１１７の外周棚３０８の半径方向外側に配設される。例えば、下部エッジリング２０６の内径は、外周棚３０８の内径よりも大きく、したがって、基板の所与の幅（例えば、３００ｍｍ）よりも大きい。上記のように、下部エッジリング２０６は、電極２００に導電的に結合される。図３に示されるように、下部エッジリング２０６は、例えば、基部２０５（電極２００を形成する）の上に直接配設されることによって、電極２００に導電的に結合される。下部エッジリング２０６は、基板１１５の外側エッジの半径方向外側に配設された領域のＲＦ導電面を局所的に持ち上げるために、基部２０５の上面２０４の上方に（例えば、電極２００の上方に）位置づけられた上面３０２を含む。
発明者らは、下部エッジリング２０６の上面３０２を電極２００の上面２０４の上方に位置づけると、有利には、上記のように、より均一な基板処理が行われることを発見した。例えば、発明者らは、下部エッジリング２０６の持ち上がった上面３０２が、基板１１５の直径の外側のイオンを引き寄せ、基板エッジでの処理結果の増加を防止または低減すると考えている。
しかしながら、発明者らは、いくつかのプロセスでは、下部エッジリング２０６の上面３０２を基板１１５のあまりにも近くにまたはあまりにも上方に位置づけると、基板１１５のエッジに隣接したエッチングレートなどの処理レートが劇的に減少することをさらに発見した。そのため、いくつかの実施形態では、下部エッジリング２０６の上面３０２は、さらに、外周棚３０８の上面３０６の下方の高さに配設される。
いくつかの実施形態では、基部２０５は、下部エッジリング２０６を受け取るように構成されたカットアウトまたはノッチ３１０を含む。いくつかの実施形態では、ノッチ３１０の半径方向内壁は、外周棚３０８の外壁と実質的に一直線に揃えられる。図３に示されるように、ノッチ３１０および下部エッジリング２０６は、下部エッジリング２０６の上面３０２を、基部２０５の上面２０４の上方におよび外周棚３０８の上面３０６の下方に位置づけるように大きさを合わされる。いくつかの実施形態では、下部エッジリング２０６は、下部エッジリングの内側側壁がノッチ３１０の半径方向内壁と接触しないように、ノッチ３１０の半径方向内壁の内径よりも大きい内径を有する。いくつかの実施形態では、下部エッジリング２０６は、基部２０５の外径以下の外径を有する。言い換えれば、下部エッジリングの周辺エッジ３１２は、周辺エッジ２０２と一直線に揃えられるかまたは周辺エッジ２０２の半径方向内側に配設される。
いくつかの実施形態では、下部エッジリング２０６または基部２０５のいずれかまたは両方は、下部エッジリング２０６の基部２０５への半径方向位置合わせを容易にするために１つまたは複数の位置合わせ特徴部を含むことができる。例えば、図３に示されるように、孔３１４を基部２０５のノッチ３１０に配設して、下部エッジリング２０６の対応する突起またはピン（図示せず）を受け取り、それによって、下部エッジリング２０６の基部２０５への半径方向位置合わせを容易にすることができる。他の位置合わせ構成も考えられる。
上部エッジリング２０８は、絶縁体層１２８、下部エッジリング２０６、およびセラミックパック２２０の外周棚３０８の一部の上に配設される。具体的には、上部エッジリング２０８は、少なくとも外周棚３０８に載るように構成された下面を有する。上部エッジリング２０８の下面は、下部エッジリング２０６の上面３０２からわずかに離間される。上部エッジリング２０８の下面は、さらに、絶縁体層１２８の上面に載っていてもよい。
いくつかの実施形態では、下部エッジリング２０６は、上部エッジリング２０８の対応部分と連係するように構成された上部外周ノッチ３１６を含むことができる。ノッチ３１６は、下部エッジリング２０６と上部エッジリング２０８との位置合わせを容易にする。いくつかの実施形態では、下部エッジリングは、例えば図６～図６Ａに関して以下で説明するように上部外周ノッチを含まない。
いくつかの実施形態では、絶縁体層１２８は、上部エッジリング２０８の対応部分と連係するように構成された上部外周ノッチ３１８を含むことができる。上部エッジリング２０８は、階段状下面などの輪郭形成済み下面を含むことができる。いくつかの実施形態では、上部エッジリング２０８は、上部エッジリング２０８の厚さを最も厚い半径方向最外部分（丸いエッジを除く）から最も薄い半径方向最内部分まで次第に減少させる１つまたは複数の段差を有する階段状下面を含む。
例えば、いくつかの実施形態では、図１ならびに図７および図７Ａに示されるように、１つの段差が設けられ、異なる厚さを有する２つの部分、すなわち、半径方向最外部分（例えば、図７Ａの７２０）および半径方向最内部分（例えば、図７Ａの７１０）が画定される。いくつかの実施形態では、図２～図３および図５～図５Ａに示されるように、２つの段差（第１の段差３０３及び第２の段差３０５）が設けられ、異なる厚さを有する３つの部分、すなわち、半径方向最外部分３２０、中央部分３２２、および半径方向最内部分３２４が画定される。１つまたは複数の段差は、外周棚３０８、ノッチ３１６、およびノッチ３１８の下方に配設された構成要素に上部エッジリング２０８を連係させるように位置づけることができる。
上部エッジリング２０８は、上面３２６と、曲線の性質に応じて、上面３２６を上部エッジリング２０８の外周壁に接続するか、または上部エッジリング２０８の下面に直接接続する丸みをつけたまたは湾曲した上部周辺エッジとを含む。いくつかの実施形態では、上面３２６は、上部エッジリング２０８の内径から上部エッジリング２０８の外径に隣接するまで平面または実質的に平面である（例えば、上部エッジリングの湾曲した上部周辺エッジを除いて）。
上部エッジリング２０８は、支持面２１６の内径よりも大きくそして基板１１５の所与の直径よりも小さい（例えば、３００ｍｍウエハを処理するように設計された構成では３００ｍｍよりも小さい）内径を有する。ギャップが、上部エッジリング２０８と壁３０４との間に画定されてもよい。上部エッジリング２０８は、さらに、壁３０４の高さよりも小さい半径方向最内部分３２４の厚さを有し、その結果、上部エッジリング２０８が外周棚３０８に載っているとき、上部エッジリング２０８の上面３２６は、静電チャック１１７の支持面２１６よりも低い。発明者らは、基板１１５のレベル以上に上面３２６を位置づけると、エッチングなどの特定のプロセス中に粒子欠陥が増加することを発見した。したがって、基板１１５が基板支持体１１６に配置されると、上部エッジリング２０８の半径方向最内部分３２４は、基板１１５の外周エッジの真下で延び、ギャップが、上部エッジリング２０８と基板１１５の裏面との間に画定される。
上部エッジリング２０８は、基板支持体１１６の外径よりも大きい外径を有し、その結果、上部エッジリングの外周エッジは、基板支持体１１６（絶縁体層１２８を含む）を越えてオーバーハングするかまたは延びる。
図４は、本開示のいくつかの実施形態による、下部エッジリング２０６の側断面図を示す。図４Ａは、下部エッジリング２０６の部分側断面図を示す。
図５は、本開示のいくつかの実施形態による、上部エッジリング２０８の側断面図を示す。図５Ａは、上部エッジリング２０８の部分側断面図を示す。
図６は、本開示のいくつかの実施形態による、下部エッジリング６０６の側断面図を示す。図６Ａは、下部エッジリング６０６の部分側断面図を示す。下部エッジリング６０６は、上述と同様の下部エッジリングとして使用することができる。下部エッジリング６０６は、上面６０２および周辺側壁６１２を有する。いくつかの実施形態では、下部エッジリング６０６は、約１３．２インチ～約１３．８インチの外径を有する。いくつかの実施形態では、下部エッジリング６０６は、約１２．０インチ～約１２．５インチの内径を有する。いくつかの実施形態では、下部エッジリング６０６は、一般に、湾曲したエッジを含む。
図７は、本開示のいくつかの実施形態による、上部エッジリング７０８の側断面図を示す。図７Ａは、上部エッジリング７０８の部分側断面図を示す。上部エッジリング７０８は、上述と同様の上部エッジリングとして使用することができる。上部エッジリング７０８は、上面７２６と、曲線の性質に応じて、上面７２６を上部エッジリング７０８の外周壁７０４に接続するか、または上部エッジリング７０８の下面７０２に直接接続する丸みをつけたまたは湾曲した上部周辺エッジとを含む。いくつかの実施形態では、上面７２６は、上部エッジリング７０８の内径から上部エッジリング７０８の外径に隣接するまで平面または実質的に平面である（例えば、上部エッジリングの湾曲した上部周辺エッジを除いて）。
上部エッジリング７０８は、支持面２１６の内径よりも大きくそして基板１１５の所与の直径よりも小さい内径を有する。いくつかの実施形態では、上部エッジリング７０８の内径は、約１１．５インチ～約１２．０インチである。いくつかの実施形態では、上部エッジリング７０８の外径は、約１４．９インチ～約１５．４インチである。いくつかの実施形態では、上部エッジリング７０８は、上部エッジリング７０８の内径と上部エッジリング７０８の外径との間の距離によって定義される幅が約１．５インチ～約２．０インチである。
上部エッジリング７０８は、階段状下面などの輪郭形成済み下面７０２を含む。図７に示されるように、上部エッジリング７０８は、上部エッジリング７０８の厚さを、厚い半径方向最外部分（丸いエッジを除く）から薄い半径方向最内部分まで減少させた階段状下面を含む。図７～図７Ａの実施形態では、１つの段差が設けられており、異なる厚さを有する２つの部分、すなわち、半径方向最外部分７２０および半径方向最内部分７１０が画定されている。いくつかの実施形態では、半径方向最内部分７１０は、約１３．５インチ～約１４．５インチの外径を有する。段差は、上部エッジリング７０８を外周棚３０８および下部エッジリング２０６または下部エッジリング６０６に連係させるように位置づけることができる。
図１に戻ると、いくつかの実施形態では、リッド１２０は、実質的に平坦にすることができる。プロセスチャンバ１０４の他の改変は、例えば、ドーム形状リッドまたは他の形状などの他のタイプのリッドを有することができる。誘導結合プラズマ装置１０２は、一般に、リッド１２０の上に配設され、ＲＦ電力をプロセスチャンバ１０４に誘導的に結合するように構成される。誘導結合プラズマ装置１０２は、リッド１２０の上に配設された第１のコイル１１０および第２のコイル１１２を含む。各コイルの相対位置、直径の比、および／または各コイルの巻数を、各々、所望に応じて調節して、各コイルのインダクタンスの制御を介して、例えば、形成されるプラズマのプロファイルまたは密度を制御することができる。第１のコイル１１０および第２のコイル１１２の各々は、ＲＦ給電構造１０６を介して整合ネットワーク１１４を通してＲＦ電源１０８に結合される。ＲＦ電源１０８は、例示として、５０ｋＨｚ～１３．５６ＭＨｚの範囲の調整可能な周波数で約４０００Ｗ（しかし約４０００Ｗに限定されない）までの生成を可能にできるが、他の周波数および電力が、所望に応じて、特定の用途のために供給されてもよい。
いくつかの実施形態では、分割キャパシタなどの電力分割器１０５をＲＦ給電構造１０６とＲＦ電源１０８との間に設けて、それぞれの第１および第２のコイルに供給されるＲＦ電力の相対量を制御することができる。例えば、図１に示されるように、電力分割器１０５は、各コイルに供給されるＲＦ電力の量を制御する（それにより、第１および第２のコイルに対応するゾーンのプラズマ特性の制御を容易にする）ためにＲＦ給電構造１０６をＲＦ電源１０８に結合しているラインに配設することができる。いくつかの実施形態では、電力分割器１０５は、整合ネットワーク１１４に組み込まれてもよい。いくつかの実施形態では、電力分割器１０５の後、ＲＦ電流は、ＲＦ給電構造１０６に流れ、次いで、第１および第２のコイル１１０、１１２に流れる。代替として、分割されたＲＦ電流は、それぞれの第１および第２のＲＦコイルの各々に直接供給されてもよい。
プロセスチャンバ１０４の内部の加熱を容易にするために、ヒータ要素１２１がリッド１２０の上に配設されてもよい。ヒータ要素１２１は、リッド１２０と第１および第２のコイル１１０、１１２との間に配設することができる。いくつかの実施形態では、ヒータ要素１２１は、抵抗ヒータ要素を含むことができ、ヒータ要素１２１の温度を摂氏約５０度～約１００度の間になるように制御するために十分なエネルギーを供給するように構成されたＡＣ電源などの電源１２３に結合することができる。いくつかの実施形態では、ヒータ要素１２１はオープンブレークヒータとすることができる。いくつかの実施形態では、ヒータ要素１２１は、環状要素などのノーブレークヒータを含み、それにより、プロセスチャンバ１０４内の均一なプラズマ形成を容易にすることができる。
動作中、基板１１５（半導体ウエハまたはプラズマ処理に適する他の基板など）は、基板支持体１１６に置くことができ、プロセスガスは、ガスパネル１３８から、リッド１２０および／またはチャンバ壁１３０を通して配設された１つまたは複数の入口ポート１２６を通して供給されて、プロセスチャンバ１０４内でガス状混合物１５０を形成することができる。例えば、プロセスガスを導入する前に、チャンバ内の表面の温度は、摂氏約１００度～２００度の間または摂氏約１５０度の温度の内部容積部対向表面を有するように、例えば、上述で論じたようなヒータ１２１で制御することができる。ガス状混合物１５０は、ＲＦ電源１０８から第１のコイル１１０および第２のコイル１１２に電力を印加することによってプロセスチャンバ１０４内で点火されてプラズマ１５５にされ得る。いくつかの実施形態では、バイアス電源１２２からの電力が、さらに、基板支持体１１６に供給されてもよい。プロセスチャンバ１０４の内部内の圧力は、スロットルバルブ１２７および真空ポンプ１３６を使用して制御することができる。いくつかの実施形態では、プロセスチャンバ１０４内の圧力は、ゲートバルブ、バタフライバルブ、振り子バルブなどを使用して制御することができる。チャンバ壁１３０の温度は、チャンバ壁１３０を通る液体含有導管（図示せず）を使用して制御することができる。本装置が特に有用であることが見いだされている１つの非限定の特定の用途は、シリコン基板またはウエハなどの基板から酸化ケイ素などの酸化物をエッチングすることなどの前洗浄用途である。
コントローラ１４０は、中央処理装置（ＣＰＵ）１４４と、メモリ１４２と、ＣＰＵ１４４のためのサポート回路１４６とを含み、本明細書で論じたものなどのリアクタ１００の構成要素、それゆえ、プラズマを形成する方法の制御を容易にする。コントローラ１４０は、様々なチャンバおよびサブプロセッサを制御するために工業環境で使用することができる任意の形態の汎用コンピュータプロセッサとすることができる。ＣＰＵ１４４のメモリまたはコンピュータ可読媒体１４２は、ランダムアクセスメモリ（ＲＡＭ）、読出し専用メモリ（ＲＯＭ）、フロッピーディスク、ハードディスク、または任意の他の形態のローカルもしくはリモートのデジタルストレージなどの容易に入手可能なメモリのうちの１つまたは複数とすることができる。サポート回路１４６は、従来の方法でプロセッサをサポートするためにＣＰＵ１４４に結合される。これらの回路には、キャッシュ、電源、クロック回路、入力／出力回路、およびサブシステムなどが含まれる。メモリ１４２は、本明細書に記載した方法でリアクタ１００の動作を制御するために実行または呼び出され得るソフトウェア（ソースまたはオブジェクトコード）を格納する。ソフトウェアルーチンはまた、ＣＰＵ１４４によって制御されるハードウェアから遠隔に配置されている第２のＣＰＵ（図示せず）によって格納および／または実行されてもよい。
前述は、本開示の実施形態を対象にしているが、その基本的な範囲から逸脱することなく、本開示の他のさらなる実施形態が考案され得る。例えば、電極２００に印加されるＲＦバイアスの異なるＲＦ周波数において、および／または異なる電力レベルにおいて、プロセスキット１２５の様々な寸法を制御して、下部エッジリング２０６（または６０６）の上面３０２（または６０２）を位置決めすることができる。例えば、いくつかの実施形態では、下部エッジリング２０６（または６０６）の上面３０２（または６０２）は、支持面２１６により近くにまたは支持面２１６からより遠くに位置決めされてもよい。いくつかの実施形態では、下部エッジリング２０６（または６０６）の内径および／または外径を選択または制御して、上面３０２（または６０２）の幅を制御し、および／または下部エッジリング２０６（または６０６）の上面３０２（または６０２）の半径方向位置を制御することができる。

Claims (14)

  1. 石英で製作され、上面および下面を有する上部エッジリングであり、前記上面が、実質的に平面であり、前記下面が、前記上部エッジリングの半径方向最外部分を画定する第１の段差を有すると共に、前記上部エッジリングの半径方向最内部分を画定する第２の段差を有する階段状下面を含み、前記半径方向最外部分と前記半径方向最内部分との間に延び、前記半径方向最外部分と前記半径方向最内部分を分ける中央部分を有しており、前記上部エッジリングの内面が、前記上面から前記下面まで一定の直径で延びている、上部エッジリングと、
    下部エッジリングであって、前記下部エッジリングは、前記階段状下面の前記第１の段差から半径方向に間隔を空けて配置されており、前記下部エッジリングは、前記上部エッジリングの前記階段状下面の前記第２の段差と連係するように構成されている、下部エッジリングと
    を含む基板支持体のためのプロセスキット。
  2. 前記下部エッジリングが、上部外周エッジに沿ってノッチを有し、前記上部エッジリングの前記階段状下面が、前記ノッチと連係するように構成される、請求項１に記載のプロセスキット。
  3. 前記上部エッジリングが、前記下部エッジリングの内径よりも小さい内径、および前記下部エッジリングの外径よりも大きい外径を有する、請求項１に記載のプロセスキット。
  4. 前記下部エッジリングが導電性である、請求項１に記載のプロセスキット。
  5. 前記半径方向最外部分が、前記半径方向最内部分の厚さよりも大きい厚さを有する、請求項１に記載のプロセスキット。
  6. 前記上部エッジリングが、前記上面を、前記上部エッジリングの外周壁に、または前記上部エッジリングの前記下面に接続する湾曲した上部周辺エッジを含む、請求項１～５のいずれか１項に記載のプロセスキット。
  7. 前記上部エッジリングが、約１．５インチ～約２．０インチの幅を有する、請求項１～５のいずれか１項に記載のプロセスキット。
  8. 前記上部エッジリングの前記半径方向最内部分が、約１３．５インチ～約１４．５インチの外径を有する、請求項１～５のいずれか１項に記載のプロセスキット。
  9. 基板支持体であって、
    所与の直径を有する基板を支持するように構成された基板支持面を支持する基部と、
    前記基板支持体の上に配設された請求項１に記載のプロセスキットとを備え、
    前記下部エッジリングが、前記基部の上面の上方および前記基板支持面の下方の高さに位置づけられた上面を有し、
    前記上部エッジリングが、前記所与の直径よりも小さい内径および前記基部の外径よりも大きい外径を有する、基板支持体。
  10. 前記基部の上に配設された前記基板支持体の上部部分であり、前記基板支持体の前記上部部分の上面が前記基板支持面を含む、前記基板支持体の上部部分
    をさらに含む、請求項９に記載の基板支持体。
  11. 前記基板支持体の前記上部部分が、半径方向外側に延びる外周棚を含み、前記上部エッジリングが、前記外周棚に載るように構成された下面を有する、請求項１０に記載の基板支持体。
  12. 前記下部エッジリングが、上部外周エッジにノッチを有し、前記上部エッジリングが、前記上部エッジリングと前記下部エッジリングとを位置合わせするために前記ノッチと連係するように構成された輪郭形成済み下面を有する、請求項９～１１のいずれかに記載の基板支持体。
  13. 前記下部エッジリングが、アルミニウムまたはアルミニウム合金で製作される、請求項９～１１のいずれかに記載の基板支持体。
  14. 前記下部エッジリングが、湾曲したエッジを含む、請求項９～１１のいずれかに記載の基板支持体。
JP2020539696A 2018-01-19 2019-01-17 基板支持体のためのプロセスキット Active JP7382329B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862619473P 2018-01-19 2018-01-19
US62/619,473 2018-01-19
US16/249,716 2019-01-16
US16/249,716 US11387134B2 (en) 2018-01-19 2019-01-16 Process kit for a substrate support
PCT/US2019/014076 WO2019143858A1 (en) 2018-01-19 2019-01-17 Process kit for a substrate support

Publications (3)

Publication Number Publication Date
JP2021511663A JP2021511663A (ja) 2021-05-06
JPWO2019143858A5 JPWO2019143858A5 (ja) 2022-01-26
JP7382329B2 true JP7382329B2 (ja) 2023-11-16

Family

ID=67300133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020539696A Active JP7382329B2 (ja) 2018-01-19 2019-01-17 基板支持体のためのプロセスキット

Country Status (6)

Country Link
US (1) US11387134B2 (ja)
JP (1) JP7382329B2 (ja)
KR (1) KR20200101993A (ja)
CN (1) CN111587481A (ja)
TW (1) TWI840341B (ja)
WO (1) WO2019143858A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658222B2 (en) 2015-01-16 2020-05-19 Lam Research Corporation Moveable edge coupling ring for edge process control during semiconductor wafer processing
EP4010915A4 (en) * 2019-08-05 2023-12-13 Lam Research Corporation EDGE RING SYSTEMS FOR SUBSTRATE PROCESSING SYSTEMS
KR102077975B1 (ko) * 2019-10-15 2020-02-14 주식회사 기가레인 플라즈마 처리 수직도가 향상된 플라즈마 처리 장치
US20220108908A1 (en) * 2020-10-06 2022-04-07 Applied Materials, Inc. Shadow ring kit for plasma etch wafer singulation process
WO2024137297A1 (en) * 2022-12-20 2024-06-27 Lam Research Corporation Lower plasma exclusion zone ring for controlling plasma deposition or etching near a substrate notch
JP2024090654A (ja) * 2022-12-23 2024-07-04 住友大阪セメント株式会社 静電チャック部材及び静電チャック装置
JP7529008B2 (ja) 2022-12-23 2024-08-06 住友大阪セメント株式会社 静電チャック部材及び静電チャック装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246370A (ja) 2001-02-15 2002-08-30 Tokyo Electron Ltd フォーカスリング及びプラズマ処理装置
JP2007300057A (ja) 2006-04-27 2007-11-15 Applied Materials Inc 二重温度帯を有する静電チャックをもつ基板支持体
JP2011108764A (ja) 2009-11-16 2011-06-02 Hitachi High-Technologies Corp プラズマ処理装置
US20150179412A1 (en) 2013-12-20 2015-06-25 Lam Research Corporation Edge ring dimensioned to extend lifetime of elastomer seal in a plasma processing chamber
JP3209624U (ja) 2016-01-22 2017-03-30 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 容量結合型プラズマ処理装置のエッジリングのｒｆ振幅の制御

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3225850B2 (ja) * 1995-09-20 2001-11-05 株式会社日立製作所 静電吸着電極およびその製作方法
US6159299A (en) * 1999-02-09 2000-12-12 Applied Materials, Inc. Wafer pedestal with a purge ring
US20070032081A1 (en) * 2005-08-08 2007-02-08 Jeremy Chang Edge ring assembly with dielectric spacer ring
KR20070031660A (ko) * 2005-09-15 2007-03-20 삼성전자주식회사 개선된 체결수단을 구비한 반도체 제조장치
US8226769B2 (en) * 2006-04-27 2012-07-24 Applied Materials, Inc. Substrate support with electrostatic chuck having dual temperature zones
US9275887B2 (en) * 2006-07-20 2016-03-01 Applied Materials, Inc. Substrate processing with rapid temperature gradient control
US8900405B2 (en) * 2007-11-14 2014-12-02 Applied Materials, Inc. Plasma immersion ion implantation reactor with extended cathode process ring
US8734664B2 (en) 2008-07-23 2014-05-27 Applied Materials, Inc. Method of differential counter electrode tuning in an RF plasma reactor
JP2010045200A (ja) * 2008-08-13 2010-02-25 Tokyo Electron Ltd フォーカスリング、プラズマ処理装置及びプラズマ処理方法
KR101592061B1 (ko) * 2008-10-31 2016-02-04 램 리써치 코포레이션 플라즈마 프로세싱 챔버의 하부 전극 어셈블리
US8270141B2 (en) * 2009-11-20 2012-09-18 Applied Materials, Inc. Electrostatic chuck with reduced arcing
KR200479167Y1 (ko) * 2010-01-27 2015-12-28 어플라이드 머티어리얼스, 인코포레이티드 반도체 제조 챔버의 링 어셈블리
US8988848B2 (en) * 2011-12-15 2015-03-24 Applied Materials, Inc. Extended and independent RF powered cathode substrate for extreme edge tunability
US9412579B2 (en) 2012-04-26 2016-08-09 Applied Materials, Inc. Methods and apparatus for controlling substrate uniformity
US9997381B2 (en) * 2013-02-18 2018-06-12 Lam Research Corporation Hybrid edge ring for plasma wafer processing
US9449797B2 (en) * 2013-05-07 2016-09-20 Lam Research Corporation Component of a plasma processing apparatus having a protective in situ formed layer on a plasma exposed surface
US20150001180A1 (en) * 2013-06-28 2015-01-01 Applied Materials, Inc. Process kit for edge critical dimension uniformity control
US10017857B2 (en) 2015-05-02 2018-07-10 Applied Materials, Inc. Method and apparatus for controlling plasma near the edge of a substrate
US10163610B2 (en) * 2015-07-13 2018-12-25 Lam Research Corporation Extreme edge sheath and wafer profile tuning through edge-localized ion trajectory control and plasma operation
US10854492B2 (en) * 2015-08-18 2020-12-01 Lam Research Corporation Edge ring assembly for improving feature profile tilting at extreme edge of wafer
US10312121B2 (en) * 2016-03-29 2019-06-04 Lam Research Corporation Systems and methods for aligning measurement device in substrate processing systems

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246370A (ja) 2001-02-15 2002-08-30 Tokyo Electron Ltd フォーカスリング及びプラズマ処理装置
JP2007300057A (ja) 2006-04-27 2007-11-15 Applied Materials Inc 二重温度帯を有する静電チャックをもつ基板支持体
JP2011108764A (ja) 2009-11-16 2011-06-02 Hitachi High-Technologies Corp プラズマ処理装置
US20150179412A1 (en) 2013-12-20 2015-06-25 Lam Research Corporation Edge ring dimensioned to extend lifetime of elastomer seal in a plasma processing chamber
JP3209624U (ja) 2016-01-22 2017-03-30 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 容量結合型プラズマ処理装置のエッジリングのｒｆ振幅の制御

Also Published As

Publication number Publication date
KR20200101993A (ko) 2020-08-28
JP2021511663A (ja) 2021-05-06
TWI840341B (zh) 2024-05-01
TW201941354A (zh) 2019-10-16
US20190229007A1 (en) 2019-07-25
US11387134B2 (en) 2022-07-12
WO2019143858A1 (en) 2019-07-25
CN111587481A (zh) 2020-08-25

Similar Documents

Publication Publication Date Title
JP7382329B2 (ja) 基板支持体のためのプロセスキット
US20190221463A1 (en) Process kit components for use with an extended and independent rf powered cathode substrate for extreme edge tunability
CN206758401U (zh) 控制电容耦合等离子体工艺设备的边缘环的射频振幅
US20130107415A1 (en) Electrostatic chuck
US20210313156A1 (en) Temperature and bias control of edge ring
JP7450427B2 (ja) 基板支持器及びプラズマ処理装置
TWI713414B (zh) 基板處理裝置、半導體裝置之製造方法及記錄媒體
KR20170132096A (ko) 플라즈마 처리 방법
TWI774308B (zh) 用於高頻處理的蓋堆疊
US20220344134A1 (en) Process kit for a substrate support
WO2024015187A1 (en) Process kit for a substrate support
TW202427537A (zh) 用於基板支撐件的處理套組
US11810792B2 (en) Etching method and substrate processing apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230123

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231106

R150 Certificate of patent or registration of utility model

Ref document number: 7382329

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150