CN104944946A - 一种钛钇共掺杂氧化锆常温半导体陶瓷材料的制备方法 - Google Patents

Abstract

本发明公开的一种钛钇共掺杂氧化锆常温半导体陶瓷材料的制备方法，包括以下步骤：将ZrO₂、Y₂O₃、Ti粉末进行混粉处理，然后取出烘干得到混合粉末；将混合粉末进行造粒压样得到成型样品；将成型样品进行排胶烧结；将排胶烧结完成的成型样品放入真空炉内进行高温烧结，随炉冷却后即得钛钇共掺杂氧化锆常温半导体陶瓷材料。本发明的一种钛钇共掺杂氧化锆常温半导体陶瓷材料的制备方法在ZrO₂中掺杂Y₂O₃，可以在晶格中产生带正电的氧离子空位，从而提高ZrO₂的导电性，ZrO₂材料中晶界相主要是由原料中SiO₂等杂质在烧结过程中向晶界偏析而形成的，Ti元素的掺杂，可使Ti元素富集在ZrO₂晶界位置，在常温下晶界提供可自由移动的电子，使得导电性能大幅提高。

Description

一种钛钇共掺杂氧化锆常温半导体陶瓷材料的制备方法

技术领域

本发明属于材料制备技术领域，具体涉及一种钛钇共掺杂氧化锆常温半导体陶瓷材料的制备方法。

背景技术

由于氧化锆陶瓷材料具有独特的化学键及晶体结构，因此在高温、导电、机械以及光学等领域都有特殊用途，根据用途其大致可以分为结构陶瓷和功能陶瓷两大应用。

在结构陶瓷方面，由于其具有高韧性、高抗弯强度和高耐磨性、优异的隔热性能以及热膨胀系数接近于钢等优点，因而被广泛应用，主要用于Y-TZB磨球、微型风扇轴心、耐磨刀具以及切割工具等方面。

作为功能陶瓷，其具有耐高温、高强度以及敏感性高等优异性能，故广泛应用于诸如氧传感器、高温发热体以及压电材料等领域。氧化锆因具有氧离子传导性、在高温下导电性能增强，故可作为能源材料用于制造固体燃料电池；氧化锆目前在光通讯重要元件、光纤维连接器等领域，以及集成电路基板、电容、电阻等元件的电子领域也被广泛应用；氧化锆还具备半导体性和敏感特性，可用作半导体材料及氧探测器材料。

但是由于纯氧化锆陶瓷在常温下为绝缘体，电阻率高达10¹³Ω*cm，现有的研究表明掺杂其他物质的氧化锆陶瓷材料导电性仍然不甚理想，这就大大限制了氧化锆陶瓷在常温导电领域的应用。

发明内容

本发明的目的在于提供一种钛钇共掺杂氧化锆常温半导体陶瓷材料的制备方法，解决了现有的氧化锆陶瓷难以达到常温导电性的缺点。

本发明所采用的技术方案是：一种钛钇共掺杂氧化锆常温半导体陶瓷材料的制备方法，包括以下步骤：

步骤一，将称量好的ZrO₂、Y₂O₃、Ti粉末放入混料罐中加入磨球进行混粉处理，混粉完毕后取出烘干得到混合粉末；

步骤二，将步骤一中烘干得到的混合粉末进行造粒压样得到成型样品；

步骤三，将步骤二中得到的成型样品进行排胶烧结；

步骤四，将步骤三排胶烧结完成的成型样品放入真空炉内进行高温烧结，随炉冷却后即得钛钇共掺杂氧化锆常温半导体陶瓷材料。

本发明的特点还在于，

步骤一中ZrO₂、Y₂O₃、Ti粉末的平均粒径均为5um，Y₂O₃粉末占ZrO₂粉末摩尔分数的3％-8％，Ti粉末占ZrO₂粉末的质量分数为1％-30％，磨球为氧化锆球，磨球质量与ZrO₂、Y₂O₃、Ti粉末质量之和相等，混粉时间为8h-12h。

步骤二中将步骤一中烘干得到的混合粉末进行造粒压样得到成型样品具体步骤为：

将混合粉末放入研钵中研磨并混合均匀，一次过筛后加入适当的粘结剂研磨后进行烘干处理，烘干完成后进行二次过筛，将二次过筛得到的颗粒进行预压破碎后再进行三次过筛，然后将得到的颗粒通过干压成型制得成型样品，其中，粘结剂为聚乙烯醇溶液，一次过筛的筛孔大小为100-200目，二次过筛和三次过筛的筛孔大小为20-40目，干压成型时的成型压强为200MPa-490MPa，保压时间为1min-3min。

步骤一和步骤二中的烘干温度均为50℃-80℃，烘干时间为1h-3h。

步骤三排胶烧结时，在0℃-200℃时升温速率为5℃-10℃/min，200℃-550℃时升温速率为2℃-5℃/min，并在550℃时保温1h-2.5h。

步骤四中高温烧结的烧结温度为1300℃-1500℃，升温速率为5℃-15℃/min，保温时间为1h-3h。

步骤三和步骤四中烧结均使用真空热压烧结炉，并采用真空烧结方式。

本发明的一种钛钇共掺杂氧化锆常温半导体陶瓷材料的制备方法解决了现有的氧化锆陶瓷难以达到常温导电性的缺点。本发明的一种钛钇共掺杂氧化锆常温半导体陶瓷材料的制备方法在ZrO₂中掺杂Y₂O₃，可以在晶格中产生带正电的氧离子空位，Y³⁺取代了Zr⁴⁺后，使正电荷减少了+1价，所以在2个Y³⁺离子周围存在1个氧空位，从而提高了稳定ZrO₂的导电性。ZrO₂材料中晶界相主要是由原料中的SiO₂等杂质在烧结过程中向晶界偏析而形成的，致使导电性变差，材料的总电阻因它的出现而增大。尤其是在中低温时，ZrO₂基固体电解质材料的导电性将主要由晶界相控制。提高晶界相的导电性能，可以大幅度地提高整个材料的导电性能。Ti元素的掺杂，可使Ti元素富集在ZrO₂晶界位置，在常温下给晶界处提供可自由移动的电子，使得整个材料的导电性能大幅度提高。

附图说明

图1是本发明的一种钛钇共掺杂氧化锆常温半导体陶瓷材料的制备方法制得的钛钇共掺杂氧化锆常温半导体陶瓷材料的电阻率随Ti含量变化趋势图；

图2是本发明的一种钛钇共掺杂氧化锆常温半导体陶瓷材料的制备方法制得的钛钇共掺杂氧化锆常温半导体陶瓷材料的X射线衍射图；

图3是本发明的一种钛钇共掺杂氧化锆常温半导体陶瓷材料的制备方法制得的钛钇共掺杂氧化锆常温半导体陶瓷材料的相对密度随Ti含量变化趋势图；

图4是本发明的一种钛钇共掺杂氧化锆常温半导体陶瓷材料的制备方法制得的钛钇共掺杂氧化锆常温半导体陶瓷材料的SEM图；

图5是本发明的一种钛钇共掺杂氧化锆常温半导体陶瓷材料的制备方法制得的钛钇共掺杂氧化锆常温半导体陶瓷材料的EDS图。

具体实施方式

下面结合附图和具体实施方式对本发明进行详细说明。

实施例1

本发明提供的一种钛钇共掺杂氧化锆常温半导体陶瓷材料的制备方法，以平均粒径均为5um左右的纯ZrO₂、Y₂O₃和Ti粉末为原料，制备氧化锆常温半导体陶瓷材料，其中以ZrO₂为参照标准，Y₂O₃为5mol％，Ti为30wt.％，具体步骤如下：

步骤一，称取10g纯ZrO₂粉、0.9163g纯Y₂O₃粉，3g纯Ti粉依次装入混料罐中，再加入直径为8mm的ZrO₂磨球14g(约5颗)，在混粉机上混粉10h，混粉完毕后将混合粉末取出放入烘箱在60℃干燥1h得到混合粉末；

步骤二，将混合粉末放入研钵进行研磨，使用100目标准筛过筛，之后将混合粉末放入研钵，加入5wt.％PVA溶液，边加边研磨直至均匀后在65℃干燥2h，然后使用20-40目的标准筛二次过筛，得到均匀颗粒后在200MPa的压强下预压，再研磨，最后利用20-40目的标准筛三次过筛直至颗粒大小均匀，再用435MPa压强进行干压成型，保压时间为2min，压制得到∮15mm的圆片；

步骤三，将干压成型的圆片放入真空热压烧结炉中进行排胶烧结处理，在0℃-200℃升温速率为10℃/min，200-550℃升温速率为5℃/min，并在550℃保温1h；

步骤四，将排胶完成的圆片在真空热压烧结炉中进行真空高温烧结，在1400℃的温度进行高温烧结，升温速率为10℃/min，保温时间2h，即得到钛钇共掺杂氧化锆常温半导体陶瓷材料。

实施例2

本发明提供的一种钛钇共掺杂氧化锆常温半导体陶瓷材料的制备方法，以平均粒径均为5um左右的纯ZrO₂、Y₂O₃和Ti粉末为原料，制备氧化锆常温半导体陶瓷材料，其中以ZrO₂为参照标准，Y₂O₃为5mol％，Ti为20wt.％，具体步骤如下：

步骤一，称取10g纯ZrO₂粉、0.9163g纯Y₂O₃粉，2g纯Ti粉依次装入混料罐中，再加入直径为8mm的ZrO₂磨球13g(约4颗)，在混粉机上混粉10h，混粉完毕后将混合粉末取出放入烘箱在60℃干燥1h得到混合粉末；

步骤二，将混合粉末放入研钵进行研磨，使用100目标准筛过筛，之后将混合粉末放入研钵，加入5wt.％PVA溶液，边加边研磨直至均匀后在65℃干燥2h，然后使用20-40目的标准筛二次过筛，得到均匀颗粒后在200MPa的压强下预压，再研磨，最后利用20-40目的标准筛三次过筛直至颗粒大小均匀，再用435MPa压强进行干压成型，保压时间为2min，压制得到∮15mm的圆片；

步骤三，将干压成型的圆片放入真空热压烧结炉中进行排胶烧结处理，在0℃-200℃升温速率为7℃/min，200-550℃升温速率为4℃/min，并在550℃保温2.5h；

步骤四，将排胶完成的圆片在真空热压烧结炉中进行真空高温烧结，在1500℃的温度进行高温烧结，升温速率为15℃/min，保温时间2h，即得到钛钇共掺杂氧化锆常温半导体陶瓷材料。

实施例3

本发明提供的一种钛钇共掺杂氧化锆常温半导体陶瓷材料的制备方法，以平均粒径均为5um左右的纯ZrO₂、Y₂O₃和Ti粉末为原料，制备氧化锆常温半导体陶瓷材料，其中以ZrO₂为参照标准，Y₂O₃为8mol％，Ti为20wt.％，具体步骤如下：

步骤一，称取10g纯ZrO₂粉、1.4661g纯Y₂O₃粉，2g纯Ti粉依次装入混料罐中，再加入直径为8mm的ZrO₂磨球14g(约5颗)，在混粉机上混粉8h，混粉完毕后将混合粉末取出放入烘箱在50℃干燥3h得到混合粉末；

步骤二，将混合粉末放入研钵进行研磨，使用100目标准筛过筛，之后将混合粉末放入研钵，加入5wt.％PVA溶液，边加边研磨直至均匀后在65℃干燥2h，然后使用20-40目的标准筛二次过筛，得到均匀颗粒后在200MPa的压强下预压，再研磨，最后利用20-40目的标准筛三次过筛直至颗粒大小均匀，再用490MPa压强进行干压成型，保压时间为3min，压制得到∮15mm的圆片；

步骤三，将干压成型的圆片放入真空热压烧结炉中进行排胶烧结处理，在0℃-200℃升温速率为5℃/min，200-550℃升温速率为5℃/min，并在550℃保温1h；

步骤四，将排胶完成的圆片在真空热压烧结炉中进行真空高温烧结，在1300℃的温度进行高温烧结，升温速率为10℃/min，保温时间3h，即得到钛钇共掺杂氧化锆常温半导体陶瓷材料。

本发明制备的钛钇共掺杂氧化锆常温半导体陶瓷材料的电阻率随不同Ti含量的变化趋势如表1和图1所示：

注：5YSZ代表ZrO₂+5mol％Y₂O₃

表1

从表1和图1中可以看出，随着Y₂O₃的加入，绝缘材料氧化锆电阻率下降至10⁷Ω*cm。在此基础上随着Ti含量的增加，绝缘材料氧化锆电阻率大幅度下降，至10^-1Ω*cm，而且在1％-30％的质量分数范围内，Ti含量越高，本发明制得的钛钇共掺杂氧化锆常温半导体陶瓷材料电阻率越低、导电性能越好。

本发明制备的钛钇共掺杂氧化锆常温半导体陶瓷材料的X射线衍射图谱如图2所示，由衍射峰可见，纯氧化锆为单斜相，添加Y₂O₃等低价化合物，可以将ZrO₂的高温相m-ZrO₂、c-ZrO₂保留至室温，在ZrO₂中掺杂Y₂O₃，可以在晶格中产生带正电的氧离子空位，Y³⁺取代了Zr⁴⁺后，使正电荷减少了+1价，所以在2个Y³⁺离子周围存在1个氧空位，从而提高了稳定ZrO₂的导电性，Ti是导电性极好的金属，富集在ZrO₂陶瓷晶界位置，有利于其提高导电性。

本发明制备的钛钇共掺杂氧化锆常温半导体陶瓷材料的相对密度随Ti含量变化的趋势如图3，由图可见，随着Ti含量的增加，致密度不断提高，说明Ti的加入有利于烧结致密化，由图可见5YSZ+30wt.％Ti的相对密度可高达97.2％。

本发明制备得到的钛钇共掺杂氧化锆常温半导体陶瓷材料中的5YSZ+30wt.％Ti氧化锆常温导电陶瓷放大5000倍的SEM图和EDS图分别如图4和图5所示，由图可以看出，Ti富集在氧化锆陶瓷晶界位置，然后Ti与Ti之间连接，在界面处提供了自由移动的电子，从而大幅提高了绝缘氧化锆陶瓷的导电性。

Claims (7)

1.一种钛钇共掺杂氧化锆常温半导体陶瓷材料的制备方法，其特征在于，包括以下步骤：

步骤一，将称量好的ZrO₂、Y₂O₃、Ti粉末放入混料罐中加入磨球进行混粉处理，混粉完毕后取出烘干得到混合粉末；

步骤二，将步骤一中烘干得到的混合粉末进行造粒压样得到成型样品；

步骤三，将步骤二中得到的成型样品进行排胶烧结；

步骤四，将步骤三排胶烧结完成的成型样品放入真空炉内进行高温烧结，随炉冷却后即得钛钇共掺杂氧化锆常温半导体陶瓷材料。

2.如权利要求1所述的一种钛钇共掺杂氧化锆常温半导体陶瓷材料的制备方法，其特征在于，所述步骤一中ZrO₂、Y₂O₃、Ti粉末的平均粒径均为5um，Y₂O₃粉末占ZrO₂粉末摩尔质量的3％-8％，Ti粉末占ZrO₂粉末的质量分数为1％-30％，所述磨球为氧化锆球，磨球质量与ZrO₂、Y₂O₃、Ti粉末质量之和相等，混粉时间为8h-12h。

3.如权利要求1所述的一种钛钇共掺杂氧化锆常温半导体陶瓷材料的制备方法，其特征在于，所述步骤二中将步骤一中烘干得到的混合粉末进行造粒压样得到成型样品具体步骤为：

将混合粉末放入研钵中研磨并混合均匀，一次过筛后加入适当的粘结剂研磨后进行烘干处理，干燥完成后进行二次过筛，将二次过筛得到的颗粒进行预压破碎后再进行三次过筛，然后将得到的颗粒通过干压成型制得成型样品，其中，所述粘结剂为聚乙烯醇溶液，一次过筛的筛孔大小为100-200目，二次过筛和三次过筛的筛孔大小为20-40目，干压成型时的成型压强为200MPa-490MPa，保压时间为1min-3min。

4.如权利要求3所述的一种钛钇共掺杂氧化锆常温半导体陶瓷材料的制备方法，其特征在于，所述步骤一和步骤二中的烘干温度均为50℃-80℃，烘干时间为1h-3h。

5.如权利要求1所述的一种钛钇共掺杂氧化锆常温半导体陶瓷材料的制备方法，其特征在于，所述步骤三排胶烧结时，在0℃-200℃时升温速率为5℃-10℃/min，200℃-550℃时升温速率为2℃-5℃/min，并在550℃时保温1h-2.5h。

6.如权利要求1所述的一种钛钇共掺杂氧化锆常温半导体陶瓷材料的制备方法，其特征在于，所述步骤四中高温烧结的烧结温度为1300℃-1500℃，升温速率为5℃-15℃/min，保温时间为1h-3h。

7.如权利要求1所述的一种钛钇共掺杂氧化锆常温半导体陶瓷材料的制备方法，其特征在于，所述步骤三和步骤四中烧结均使用真空热压烧结炉，并采用真空烧结方式。