CN104935303A - 张弛振荡器 - Google Patents

Abstract

一种张驰振荡器在仅两个电流源之间共享充电电流和比较器偏置电流，从而放松了对总供电电流的需求。所带来的功耗的降低对振荡器的速度和精度没有负面影响。开关设置在两个电流源和两个充电电容器及其相关比较器之间引导充电和偏置电流。

Description

张弛振荡器

背景技术

本发明总的来说涉及用于集成电路的时钟信号的产生，更具体地说，涉及比较器和使用比较器的张驰振荡器。 

张驰振荡器电路已被应用于多种电子电路并经常被用于产生控制该电子电路时序的时钟信号。例如，张驰振荡器电路可被用在DC/DC变换器、计数器、移位器、微控制器和调制电路中。典型的，由张驰振荡器电路提供的时钟信号的周期主要取决于两个电容器的充电和放电。 

图1示出了一种已知的张驰振荡器电路，其具有参考电压Vref、给第一电容器102提供充电电流的第一电流源101、第一电容器开关103、给第二电容器105提供充电电流的第二电流源104、第二电容器开关106、第一比校器107、第二比较器108以及提供输出时钟信号的触发器109。第三电流源110和第四电流源110和111分别为第一比较器107和第二比较器108提供偏置电流。通过操作第一开关103，第一电容器102在输出时钟信号的第一半周期期间充电并在输出时钟信号的第二半周期期间放电。通过操作第二开关106，第二电容器105在输出时钟周期的第二半周期期间充电并在输出时钟信号的第一半周期期间放电。第一比较器107被设置为通过持续地对第一电容器两端的电压和参考电压Vref进行比较来提供输出。第二比较器108被设置为通过持续地对第二电容器两端的电压和参考电压Vref进行比较来提供输出。触发器109具有Q和/Q输出，Q和/Q输出产生输出时钟信号CLK和反相输出时钟信号/CLK，其被提供给比较器。输出时钟信号CLK和和/CLK分别对第二开关106和第一开关103进行操作。 

这种典型张驰振荡器的功耗相对较高，这是因为其具有四个电流源101，104，110和111，这些电流源需要在电容器102和105的所有充电和放电阶段有效。此外，为了获得良好的时钟周期的精确度，比较器的响应速度应当足够迅速。这就需要更多的功率，而这在低功率应用中可能是不可接受的。因此，提供一种消耗较低功率的张驰振荡器将是非常有利的。 

附图说明

结合附图参考下文对优选实施例的描述，将能最好的理解本发明及其目的和优点，其中： 

图1是已知张驰振荡器电路的简化电路图； 

图2是根据本发明第一实施例的张驰振荡器电路的简化电路图； 

图3是根据本发明第二实施例的张驰振荡器电路的简化电路图；以及 

图4是根据本发明第三实施例的张驰振荡器电路的简化电路图。 

具体实施方式

下文联系附图进行的详细描述意在对本发明的当前优选实施例进行描述，而不代表可以实施本发明的唯一形式。应当理解，可以通过包含在本发明精神和范围中的不同实施例来完成相同或等价的功能。在图中，相同的附图标记始终用于指代相同的元件。另外，术语“包括，”、“包含”或其其它任何变形均意在覆盖非排除性的包含，这样，包括一系列元件或步骤的模块、电路、设备元件、结构和方法步骤并不仅仅包含这些元件，而是还可包含未明确列出或者这些模块、电路、设备元件或步骤所固有的其他元件或步骤。接有“包括…”的元件或步骤在没有更多限制的情况下，并不排除包括该元件或步骤的其他相同元件或步骤的存在。 

在一个实施例中，本发明提供了一种振荡器电路，其包括用于产生时钟信号的触发器、第一和第二电容器、以及用于分别将第一和第二电容器两端的电压与参考电压进行比较的第一和第二比较器。每个比较器具有连接至触发器输入的输出。开关电路连接至触发器的输出。开关电路被设置为在时钟信号的第一半周期将充电电流从第一电流源引导至第一电容器并将偏置电流从第二电流源引导至第一比较器。在时钟信号的第二半周期，开关电路被设置为将充电电流从第二电流源引导至第二电容器并将偏置电流从第一电流源引导至第二比较器。 

在另一实施例中，本发明提供了一种振荡器电路，其包括用于产生时钟信号的触发器、第一和第二电容器、以及用于分别将第一和第二电容器两端的电压与参考电压进行比较的第一和第二比较器。每个比较器具有连接至触发器输 入的输出。开关电路连接至触发器的输出。开关电路被设置为在时钟信号的第一半周期将充电电流从第一电流源引导至第一电容器并将偏置电流从第二电流源引导至第一比校器。在时钟信号的第二半周期，开关电路被设置为将充电电流从第一电流源引导至第二电容器并将偏置电流从第二电流源引导至第二比较器。 

这样，在一些实施例中，当所供给的充电电流实际上并未用于充电时，与已知配置中该充电电流导入地相比，其相反地作为偏置电流流入其中一个比较器。 

现在参见图2，其示出了用于在输出线路201上提供时钟信号CLK的张驰振荡器电路200的第一实例。线路201上的时钟信号可被用于电子电路设备(未示出)再，在一些实施例中，张驰振荡器电路200可被包含在该设备中。 

包括P沟道MOSFET(金属氧化物半导体场效应晶体管)的第一电流源202和同样包括PMOSFET的第二电流源203的源极端均连接至供电电压VDD，其栅极端连接在一起并连接至偏置电压VB。第一电流源202的漏极端连接至第一开关204和第二开关205。第一开关204和第二开关205中的每一个均包括PMOSFET。第一开关204和第二开关205的源极端连接至构成第一电流源202的PMOSFET的漏极端。第一开关204的栅极端接收来自触发器206的反相时钟信号(/CLK)输出。第二开关205的栅极端通过第一反相器207接收来自触发器206的反相时钟信号。第一开关204的漏极端连接至第一充电电容器208的第一端。第一充电电容器208的第二端连接至供电电压VSS(其可接地)。第三开关209连接在第一充电电容器208的两端。第三开开关209包括N沟道MOSFET，N沟道MOSFET的漏极端连接至第一开关204的漏极端，源极端连接至供电电压VSS，栅极端连接至触发器206的反相输出(即，/CLK)。从而第一开关204和第三开关209的操作，以及因此的第一电容器208的充电和放电，由反相时钟信号(/CLK)控制。第一电容器208的第一端还连接至第一比较器210的非反相输入。第一比较器210的反相输入连接至参考电压源VREF。第一比较器210将第一电容器208两端的电压与参考电压VREF进行比较。第一比较器210的输出连接至触发器206的第一输入。在所示实施例中，触发器206包括SR触发器(或锁存器)，并且第一比较器210的输出连接至R输入端，时钟信号CLK产生在Q输出，反相时钟信号/CLK产生在/Q输出。 

第二电流源203的漏极端连接至第四开关211和第五开关212。第四开关211和第五开关212中的每一个均包括PMOSFET，其源极端连接至第二电流源203的漏极端。第四开关211的栅极端通过第二反相器213接收来自触发器206的时钟信号CLK，第五开关212的栅极端接收来自触发器206的时钟信号CLK。第五开关212的漏极端连接至第二充电电容器214的第一端。第二充电电容器214的第二端连接至供电电压VSS。第六开关215跨接第二电容器214。在所示实施例中，第六开关214包括NMOSFET，其漏极端连接至第五开关212的漏极端，源极端连接至VSS，栅极端连接至触发器206的Q输出以用于接收时钟信号CLK。从而第五开关212和第六开关215的操作，以及因此的第二电容器214的充电和放电，由触发器206输出的时钟信号CLK控制。 

第二电容器214的第一端还连接至第二比较器216的非反相输入。第二比较器216的反相输入连接至参考电压源VREF。因此，第二比较器216将第二电容器214两端的电压与VREF进行比校。第二比较器216的输出连接至触发器206的S输入端。 

第四开关211的漏极端将线路217上的第一偏置(或“轨”)电流提供给第一比较器210，第二开关205的漏极端将线路218上的第二偏置电流提供给第二比较器216。因此，各比较器210，216的偏置电流的供给同样由触发器206输出的时钟信号(或反相时钟信号)来控制。 

通过操作第三开关209，第一电容器208在时钟信号CLK的第一半周期充电并在时钟信号CLK的第二半周放电。通过操作第六开关215，第二电容器214在时钟信号CLK的第二半周充电并在时钟信号CLK的第一半周期放电。当第一电容器208两端的电压达到参考电压VREF时，第一比较器210翻转，当第二电容器214两端的电压达到参考电压VREF时，第二比较器216翻转。触发器206由比较器中的一个或另一个的输出进行置位或复位，并由此分别在其输出线路201和219(Q和/Q)上产生时钟信号CLK和反相时钟信号/CLK。触发器206输出的时钟信号和反相时钟信号分别操作第六开关215和第三开关209。 

如上文所提及的，触发器206输出的时钟信号还对第一开关204、第二开关205、第四开关211和第五开关212进行控制，并因而控制将充电电流施加给两个电容器208，214和将所提供的第一和第二偏置电流施加给第一比较器210和 第二比较器216。 

仍然参见图2，作为操作的实例，在触发器206输出的时钟信号的第一半周期，第三开关209断开，第一开关204闭合，以及第二开关205断开。同样在第一半周期期间，第六开关215闭合，第五开关212断开，以及第四开关211闭合。因此，充电电流将从第一电流源202流过第一电容器208。第二电容器将经由闭合的第六开关215放电至VSS。同样，第一偏置电流将从第二电流源203被提供给第一比较器210。没有充电电流被提供给第二电容器214，也没有偏置电流被提供给第二比较器216。在时钟信号的第二半周期，第三开关209闭合，第一开关204断开，并且第二开关205闭合。同样在第二半周期期间，第六开关215断开，第五开关212闭合，并且第四开关211断开。因此，充电电流将从第二电流源203流过第二电容器214。第一电容器206将经由闭合的第三开关209放电至VSS。同样，第二偏置电流将从第一电流源202被提供给第二比较器216。没有电流会被提供给第一电容器208，并且第一偏置电流不会被提供给第一比较器210。 

因此，当各电容器208，214所需的充电电流等于各比较器210，216所需的偏置电流时，通过使用第一充电电流来偏置第二比校器216(以及使用第二充电电流来偏置第一比较器210)，就不再需要任何附加的偏置电流源。 

现在参见图3，示出了用于在输出线路301上提供时钟信号CLK的张驰振荡器电路300的第二实例。线路301上的时钟信号适于在电子电路设备(未示出)中使用，在一些实施例中，张驰振荡器电路300可被包含在该设备中。该第二实施例的张驰振荡器电路与第一实施例具有一些共同的特征。更具体地说，如下文将要更加详细描述的，张驰振荡器300与张驰振荡器200之间的主要不同之处在于使用附加的电流源(317，318)为比较器(310，316)产生补充偏置电流。 

包括PMOSFET的第一电流源302和同样包括PMOSFET的第二电流源303的源极端均连接至供电电压VDD，栅极端均连接至偏置电压VB。第一电流源302的漏极端连接至第一开关304和第二开关305。第一开关304和第二开关305中的每一个均包括PMOSFET。第一开关304和第二开关305的源极端连接至构成第一电流源302的PMOSFET的漏极端。第一开关304的栅极端接收来自触发器306的反相时钟信号输出/CLK。第二开关305的栅极端通过第一 反相器307接收来自触发器306的反相时钟信号/CLK。第一开关304的漏极端连接至第一充电电容器308的第一端。第一充电电容器308的第二端连接至供电电压VSS(其可接地)。第三开关309跨接电容器308。第三开关309包括NMOSFET，NMOSFET的漏极端连接至第 一开开关304的漏极端，源极端连接至VSS，栅极端连接至触发器306的反相输出(/Q)。从而第一开关304和第三开关309的操作，以及因此的第一电容器308的充电和放电，由触发器306输出的反相时钟信号/CLK进行控制。第一电容器308的第一端还连接至第一比较器310的非反相输入。第一比较器310的反相输入连接至参考电压源VREF。因此，第一比较器310将第一电容器308两端的电压与VREF进行比校。第一比较器310的输出连接至触发器306的第一输入。在所示实施例中，触发器306包括SR触发器，并且第一比较器310的输出连接至触发器306的R输入端，时钟信号CLK被提供于Q输出，并且反相时钟信号/CLK被提供于/Q输出。 

第二电流源303的漏极端连接至第四开关311和第五开关312。第四开关311和第五开关312中的每一个均包括PMOSFET，其源极端连接至第二电流源303的漏极端。第四开关311的栅极端通过第二反相器313接收触发器306输出的时钟信号。第五开关312的栅极端接收触发器306输出的时钟信号。第五开关312的漏极端连接至第二充电电容器314的第一端。第二充电电容器314的第二端连接至供电电压VSS。第六开关315跨接第二电容器314。第六开关315包括NMOSFET，其漏极端连接至第五开关312的漏极端，源极端连接至VSS，以及栅极端连接至触发器306输出的时钟信号CLK。从而第五开关312和第六开关315的操作，以及因此的第二电容器314的充电和放电，由触发器306的时钟输出进行控制。 

第二电容器314的第一端还连接至第二比较器316的非反相输入。第二比较器316的反相输入连接至参考电压VREF。因此，第二比较器316将第二电容器314两端的电压和VREF进行比较。第二比较器316的输出连接至触发器306的第二输入(即，触发器的S输入端)。 

第四开关311的漏极端提供第一补充偏置电流给第一比较器310，第二开关305的漏极端提供第二补充偏置电流给第二比较器316。因此各比较器310，316的偏置电流的供给同样由触发器306输出的时钟(或反相时钟)信号进行控制。 

第三电流源317提供第一偏置电流给第一比较器310。第三电流源317包括 PMOSFET，其源极端连接至VDD，并且栅极端连接至VB，(与第四开关311的漏极连接的)漏极端连接至第一比较器310。 

第四电流源318提供第二偏置电流给第二比校器316。第四电流源318包括PMOSFET，其源极端连接至VDD，并且栅极端连接至VB，(与第二开关305的漏极连接的)漏极端连接至第二比校器316。 

和第一实施例的情况类似，通过操作第三开关309，第一电容器308在时钟信号的第一半周期充电并在时钟信号的第二半周期放电。通过操作第六开关315，第二电容器314在时钟信号的第二半周期充电并在时钟信号的第一半周期放电。当第一电容器308两端的电压达到参考电压VREF时第一比较器310翻转，当第二电容器314两端的电压达到参考电压VREF时第二比较器316翻转。触发器306由比校器310，316中的一个或另一个的输出置位或者复位，并因此分别在其输出线路301和319上产生时钟信号CLK和反相时钟信号/CLK。时钟信号CLK和反相时钟信号忙LK分别操作第六开关315和第三开关309。 

触发器306的输出还控制第一开关304、第二开关305、第四开关311和第五开关312，并因此控制对两个电容器308，314的充电电流的施加以及对比较器310，316的补充偏置电流的施加。 

作为第二实施例的操作的实例，在时钟信号CLK的第一半周期，第三开关309断开，第一开关304闭合，并且第二开关305断开。同样在第一半周期期间，第六开关315闭合，第五开关312断开，并且第四开关311闭合。因此，充电电流将从第一电流源302流过第一电容器308。同样的，偏置电流将从第二电流源303和第三电流源317提供给第一比较器310。第二电容器314将经由闭合的第六开关315放电至VSS。仅有来自第四电流源318的(第二)偏置电流被提供给第二比较器316。在时钟信号的第二半周期，第三开关309闭合，第一开关304断开，并且第二开关305闭合。同样在第二半周期，第六开关315断开，第五开关312闭合，并且第四开关311断开。因此，充电电流将从第二电流源303流过第二电容器314。同样的，偏置电流将从第一电流源302和第四电流源318提供给第二比较器316。第一电容器308将经由闭合的第三开关309放电至VSS。仅有来自第三电流源317的第一补充偏置电流被提供给第一比校器310。 

这样，在比较器310，316所需的偏置电流大于各电容器所需的充电电流的情况下，充电电流可被用于对偏置电流进行补充，由此缓解了对各偏置电流源 的要求，即，对第三电流源317和第四电流源318的要求。 

现在参见图4，示出了用于在输出线路401上提供时钟信号CLK的张驰振荡器电路400的第三实例。线路401上的时钟信号CLK适于在电子电路设备(未示出)中使用，并且在一些实施例中张驰振荡器电路400可包含在该设备中。除了第二电容器通过第二开关(取代图2中通过第五开关212)充电以及第二偏置电流通过第五开关(取代图2的通过第二开关205)提供给第二比较器之外，下文将要详细描述的张驰振荡器400与张驰振荡器200(图2)类似。 

第一电流源402包括PMOSFET，第二电流源403也包括PMOSFET，二者的源极端均连接至供电电压VDD，并且其栅极端均连接至偏置电压VB。第一电流源402的漏极端连接至第一开关404和第二开关405。第一开关404和第二开关405中的每一个均包括PMOSFET。第一开关404第二开关405的源极端连接至构成第一电流源402的PMOSFET的漏极端。第一开关404的栅极端接收触发器406输出的反相时钟信号忙LK。第二开关405的栅极端通过第一反相器407接收来自触发器406的反相时钟信号/CLK。第一开关404的漏极端连接至第一充电电容器408的第一端，第一电容器408的第二端连接至供电电压VSS(其可接地)。第三开关409跨接电容器408。第三开关409包括NMOSFET，其漏极端连接至第一开关404的漏极端，源极端连接至VSS，栅极端连接至触发器406输出的反相时钟信号/CLK。从而第一开关404和第三开关409的操作，以及因此的第一电容器408的充电和放电，由触发器406输出的反相时钟信号/CLK所控制。第一电容器408的第一端还连接至第一比校器410的非反相输入。第一比较器410的反相输入连接至参考电压VREF。因此，第一比较器410将第一电容器408两端的电压与VREF进行比较。第一比较器410的输出连接至触发器406的第一输入。在所示实施例中，触发器406包括SR触发器，并且第一比较器410的输出连接至触发器406的复位端R，时钟信号CLK(线路401)在Q输出端生成，反相时钟信号/CLK(线路417)在/Q端生成。 

第二电流源403的漏极端连接至第四开关411和第五开关412。第四开关411和第五开关412中的每个都包括PMOSFET，其源极端连接至第二电流源403的漏极端。第四开关411的栅极端通过第二反相器413接收来自触发器406的时钟信号CLK。第五开关412的栅极端接收触发器406输出的时钟信号CLK。第二开关405的漏极端连接至第二充电电容器414的第一端，第二充电电容器 414的第二端连接至供电电压VSS(地)。第六开关415跨接第二电容器414。第六开关415包括NMOSFET，其漏极端连接至第二开关405的漏极端，源极端连接至VSS，并且栅极端连接至触发器406输出的时钟信号CLK。从而第二开关405和第六开关415的操作以及因此的第二电容器414的充放电由触发器406的输出控制。 

第二电容器414的第一端还连接至第二比较器416的非反相输入。第二比较器416的反相输入连接至参考电压VREF。因此，第二比较器416将第二电容器414两端的电压和VREF进行比较。第二比较器416的输出连接至触发器406的第二输入(即，置位或S端)。 

第四开关411的漏极端提供第一偏置(或“轨”)电流给第一比较器410，并且第五开关412的漏极端提供第二偏置电流给第二比较器416。因此，对各比校器410，416的偏置电流的供给同样由触发器406的输出控制。 

通过操作第三开关409，第一电容器408在时钟信号CLK的第一半周期充电并在时钟信号的第二半周期放电。通过操作第六开关415，第二电容器414在时钟信号的第二半周期充电并在时钟信号的第一半周期放电。当第一电容器408两端的电压达到参考电压VREF时第一比校器410翻转，并且当第二电容器414两端的电压达到参考电压VREF时第二比校器416翻转。触发器406由比较器410，416中的一个或另一个的输出置位或复位，并因此分别在其输出线路401和417上产生时钟信号CLK和反相时钟信号/CLK。触发器的CLK输出和反相时钟输出/CL K分别操作第六开关415和第三开关409。 

如上所述，触发器406的时钟输出还控制第一开关404、第二开关405、第四开关411和第五开关412，并因此控制对两个电容器408，414的充电电流的施加和提供给比较器410，416的偏置电流的施加。 

仍然参考图4，作为操作的实例，在时钟信号CLK的第一半周期，第三开关409断开，第一开关404闭合，并且第二开关405断开。同样在第一半周期期间，第六开关415闭合，第五开关412断开，并且第四开关411闭合。因而，充电电流从第一电流源402流过第一电容器408。同样，第一偏置电流从第二电流源403提供给第一比较器410。第二电容器414将经由第六开关415放电至VSS。没有偏置电流被提供给第二比较器416。在时钟信号的第二半周期，第三开关409闭合，第一开关404断开，并且第二开关405闭合。同样在第二半周 期期间，第六开关415断开，第五开关412闭合，并且第四开关411断开。因此，充电电流从第一电流源402流过第二电容器414。同样的，第二偏置电流从第二电流源403提供给第二比较器416。第一电容器408将经由第三开关409放电至VSS。没有偏置电流被提供给第一比较器410。 

这样，不论情况如何，者阿以仅仅使用两个电流源，一个用于以交替的时钟相位对电容器408，414中的一个或另一个进行充电，另一个用于以交替的时钟相位偏置比较器410，416中的一个或另一个。这两个电流可 具有各自的最小值，最小值取决于所需的时钟信号的精度和速度。 

有利的是，本发明提供了一种功率需求降低但不牺牲精度或速度的张驰振荡器。根据本发明的张驰振荡器所具有的速度和精度可与已知的需要单独和连续的电流源以供给两个充电电容器电流和两个比较器偏置电流的张驰振荡器相比拟。此外，根据本发明的张驰振荡器输出给定频率的时钟信号，但其消耗的功率为按相同频率操作的图1已知结构的大约一半。 

本文所述的连接可以是适于例如经由中间设备从各节点、单元或设备传输信号或者传输信号至各节点、单元或设备的任意类型的连接。由此，除非另有暗示或明示，连接可以例如是直接连接或间接连接。可以参照单个连接、多个连接、单向连接或双向连接来论述和描述连接。然而，不同的实施方式可改变连接的实施。例如，可使用单独的单向连接而不是双向连接，反之亦然。另外，多个连接可由串行或按时分复用方式传输多个信号的单个连接来替代。同样的，载有多个信号的单个连接可以分成载有这些信号的子集的各种不同连接。因此，信号传输具有多种选择。 

尽管实例中已经描述了特定的导电类型或电势极性，但应当理解，导电类型和电势极性也可颠倒。例如，当调节适合的供电电压极性以相适应时，P沟道设备可由N沟道设备替代，反之亦然。 

本文所述的各信号可以被设计为正或负逻辑。在负逻辑信号的情况下，信号为有效低，其中逻辑真状态对应逻辑电平零。在正逻辑信号的情况下，信号为有效高，其中逻辑真状态对应逻辑电平一。注意，本文所述的任一信号可被设计为负或正逻辑信号。因此，在替换实施例中，那些描述为正逻辑信号的信号可被实施为负逻辑信号，而那些描述为负逻辑信号的信号可被实施为正逻辑信号。 

本领域技术人员可以意识到，逻辑块和电路元件之间的边界仅仅是示例性的，并且替换实施例可以合并逻辑块或电路元件或者将替换的功能性的分解加于各种逻辑块或电路元件。这样，应当理解，本文所述的结构仅仅是示范性的，并且实际上可施行实现相同功能的其他许多结构。 

实现相同功能的任何元件设置都是有效“相关的”，从而期望的功能得以实现。因此，本文中结合起来以实现特定功能的任意两个元件都可被看成是彼此“相关 ”，从而期望的功能得以实现，而不需考虑结构或中间元件。同样的，如此相关的任何两个元件也可被视作彼此“可操作地连接”或者“可操作地耦接”以实现期望的功能。 

同样作为示例，在一个实施例中，示出的实例可被实施为位于单个集成电路上的或同一设备内的电路。另外，图2，3和4中所示电路元件的整体功能可在集成电路中实施。该集成电路可以是包含一个或多个管芯的封装。作为替换，实例可被实施为以适当方式彼此互连的任意数量的单独集成电路或单独设备。例如，集成电路设备可包括位于单个封装内的一个或多个管芯，电子元件设置在管芯上，其形成模块并且其可通过适当的连接如封装的引脚以及引脚和管芯之间的焊线连接至封装外部的其他元件。 

对本发明优选实施例的描述是用于说明和描述的，而不是穷举性的或者意在将本发明限制为所公开的形式。本领域技术人员应当理解，在不背离其广义发明构思的情况下可以对上述实施例进行改变。因此，应当理解，本发明不限于所公开的特定实施例，而是覆盖了由所附权利要求限定的本发明的精神和范围内的更改。 

Claims (19)

1.一种振荡器电路，包括：

触发器，用于在其输出端产生时钟信号；

第一和第二电流源；

第一和第二电容器；

第一和第二比较器，用于分别将第一和第二电容器两端的电压与参考电压进行比较，其中每个比较器都具有连接至触发器输入的输出；以及

开关电路，连接至触发器的输出并被设置为(i)在时钟信号的第一半周期，将第一充电电流从第一电流源引导至第一电容器并将第一偏置电流从第二电流源引导至第一比校器，和(ii)在时钟信号的第二半周期，将第二充电电流从第二电流源引导至第二电容器并将第二偏置电流从第一电流源引导至第二比较器。

2.如权利要求1所述的振荡器电路，其中所述触发器包括具有R端、S端、Q端和/Q端的SR触发器，R端接收第一比较器的输出，S端接收第二比较器的输出，Q端提供时钟信号，/Q端提供反相时钟信号。

3.如权利要求2所述的振荡器电路，其中：

第一电流源包括第一PMOSFET，其源极端接收电源电压VDD，漏极端连接至开关电路，栅极端连接至偏置电压VB；和

第二电流源包括第二PMOSFET，其源极端接收电源电压VDD，漏极端连接至开关电路，栅极端连接至偏置电压VB和第一PMOSFET的栅极端。

4.如权利要求3所述的振荡器电路，其中开关电路包含：

第一开关，其源极端连接至第一PMOSFET的漏极端，漏极端连接至第一电容器的第一端以用于提供第一充电电流给第一电容器，并且栅极端连接至SR触发器的/Q端；

第二开关，其源极端连接至第一PMOSFET的漏极端，漏极端连接至第二比校器的一端以用于给第二比较器提供第二偏置电流，并且栅极端通过第一反相器连接至SR触发器的/Q端；

第三开关，其源极端连接至电源电压VSS，漏极端连接至第一开关的漏极端，并且栅极端连接至SR触发器的/Q端；

第四开关，其源极端连接至第二PMOSFET的漏极端，漏极端连接至第二比较器的一端以用于给第二比较器提供第一偏置电流，并且栅极端通过第二反相器连接至SR触发器的Q端；

第五开关，其源极端连接至第一PMOSFET的漏极，漏极端连接至第二电容器的第一端以用于提供第二充电电流给第二电容器，并且栅极端连接至SR触发器的Q端；以及

第六开关，其源极端连接至电源电压VDD，漏极端连接至第二PMOSFET的漏极端，并且栅极端连接至SR触发器的Q端，

其中，(i)在时钟信号的第一半周期，第一开关将第一充电电流从第一电流源引导至第一电容器，并且第四开关将第一偏置电流从第二电流源引导至第一比较器，和(ii)在时钟信号的第二半周期，第五开关将第二充电电流从第二电流源引导至第二电容器，并且第二开关将第二偏置电流从第一电流源引导至第二比较器。

5.如权利要求4所述的振荡器电路，其中：

第三开关跨接第一电容器；和

第六开关跨接第二电容器，

其中第三和第六开关分别由触发器的/Q和Q输出控制，以及

其中，在时钟信号的第一半周期，第三开关断开以及第六开关闭合，在时钟信号的第二半周期，第三开关闭合以及第六开关断开。

6.如权利要求5所述的振荡器电路，其中第一、第二、第四和第五开关包括PMOSFET，第三和第六开关包括NMOSFET。

7.如权利要求5所述的振荡器电路，其中：

第一比较器具有非反相输入、反相端和输出端，非反相输入从第一开关的漏极端接收第一充电电流，反相端接收参考电压VREF，以及输出端连接至触发器的R端；和

第二比较器具有非反相输入、反相端和输出端，非反相输入从第五开关的漏极端接收第二充电电流，反相端接收参考电压VREF，以及输出端连接至触发器的S端。

8.如权利要求7所述的振荡器电路，进一步包括：

第三电流源，用于提供第一附加电流供给至第一比较器；和

第四电流源，用于提供第二附加电流供给至第二比较器。

9.如权利要求8所述的振荡器电路，其中：

第三电流源包括第三PMOSFET，其源极端连接至电源电压VDD，栅极端连接至偏置电压VB，并且漏极端连接至第一比较器的输入端和第四开关的漏极端；以及

第四电流源包括第四PMOSFET，其源极端连接至电源电压VDD，栅极端连接至偏置电压VB，并且漏极端连接至第二开关的漏极端和第二比较器的输入端。

10.如权利要求1所述的振荡器电路，其中振荡器电路实施在集成电路中。

11.一种振荡器电路，包括：

触发器，用于在其输出端产生时钟信号；

第一和第二电流源；

第一和第二电容器；

第一和第二比较器，用于分别将第一和第二电容器两端的电压与参考电压VREF进行比较，其中每个比较器都具有连接至触发器输入的输出；以及

开关电路，连接至触发器的输出并被设置为(i)在时钟信号的第一半周期，将第一充电电流从第一电流源引导至第一电容器并将第一偏置电流从第二电流源引导至第一比较器，和(ii)在时钟信号的第二半周期，将第二充电电流从第一电流源引导至第二电容器并将第二偏置电流从第二电流源引导至第二比较器。

12.如权利要求11所述的振荡器电路，其中：

第一电流源具有连接至第一和第二开关的输出；以及

第二电流源具有连接至第三和第四开关的输出，

其中第一、第二、第三和第四开关由触发器的输出控制，以及

其中(i)在时钟信号的第一半周期，第一开关将充电电流从第一电流源引导至第一电容器，并且第三开关将偏置电流从第二电流源引导至第一比较器，和(ii)在时钟信号的第二半周期，第二开关将第二充电电流从第一电流源引导至第二电容器，并且第四开关将第二偏置电流从第二电流源引导至第二比较器。

13.如权利要求12所述的振荡器电路，进一步包括：

跨接第一电容器的第五开关；和

跨接第二电容器的第六开关，

其中第五和第六开关均由触发器的输出控制，以及

其中，在时钟信号的第一半周期，第五开关断开，第六开关闭合，并且在时钟信号的第二半周期，第五开关闭合，第六开关断开。

14.如权利要求11所述的振荡器电路，其中触发器包括具有R端、S端、Q端和/Q端的SR触发器，R端接收第一比较器的输出，S端接收第二比较器的输出，Q端提供时钟信号，/Q端提供反相时钟信号。

15.如权利要求14所述的振荡器电路，其中：

第一电流源的源极端连接至电源电压VDD，以及栅极端连接至偏置电压VB；以及

第二电流源的源极端连接至电源电压VDD，以及栅极端连接至第一电流源的栅极端和偏置电压VB。

16.如权利要求15所述的振荡器电路，其中开关电路包含：

第一开关，其源极端连接至第一电流源的漏极端，漏极端连接至第一电容器的第一端，并且栅极端连接至触发器的/Q输出端；

第二开关，其源极端连接至第一电流源的漏极端，漏极端连接至第二电容器的第一端，并且栅极端通过第一反相器连接至触发器的/Q输出端；

第三开关，其源极端连接至第二电流源的漏极端，漏极端连接至第一比较器的输入端，并且栅极端通过第二反相器连接至触发器的Q输出端；

第四开关，其源极端连接至第二电流源的漏极端，漏极端连接至第二比较器的输入端，并且栅极端连接至触发器的Q输出端；

其中，(i)在时钟信号的第一半周期，第一开关将第一充电电流从第一电流源引导至第一电容器，并且第三开关将第一偏置电流从第二电流源引导至第一比较器，和(ii)在时钟信号的第二半周期，第二开关将第二充电电流从第一电流源引导至第二电容器，并且第四开关将第二偏置电流从第二电流源引导至第二比较器。

17.如权利要求16所述的振荡器电路，其中开关电路进一步包括：

跨接第一电容器的第五开关；和

跨接第二电容器的第六开关，

其中第五开关由触发器的/Q输出控制，并且第六开关由触发器的Q输出控制，以及

其中，在时钟信号的第一半周期，第五开关断开，并且第六开关闭合，在时钟信号的第二半周期，第五开关闭合，并且第六开关断开。

18.如权利要求17所述的振荡器电路，其中第一、第二、第三和第四开关包括PMOSFET，第五和第六开关包括NMOSFET。

19.如权利要求11所述的振荡器电路，其中振荡器实施在集成电路中。