CN104931759B - 一种标准单元漏电流的测试电路及测试方法 - Google Patents

Abstract

本发明提供一种标准单元漏电流的测试电路及测试方法，所述测试电路包括多个串接的基础单元结构，各基础单元结构包括驱动电路及目标单元电路，所述目标单元电路组合有多个待测试的标准单元；所述驱动电路由多个驱动单元组成，用于挂载所述目标单元电路中的各该标准单元，以使各标准单元的在稳定状态下的输入保持一致，所述驱动电路的漏电流不大于所述目标单元电路的漏电流。首先测试由缓冲器和与非门组成的测试电路的总漏电流值；再将标准单元替换为驱动单元，测试其总漏电流值；计算出单个驱动单元的漏电流值；最后计算出单个标准单元的漏电流值。本发明的标准单元漏电流的测试电路及测试方法简单易操作，能准确、便捷的测试出标准单元的漏电流。

Description

一种标准单元漏电流的测试电路及测试方法

技术领域

本发明涉及集成电路性能测试领域，特别是涉及一种标准单元漏电流的测试电路及测试方法。

背景技术

在0.18um及以上工艺节点（如0.35um）的集成电路芯片设计的时候，功耗是在速度和面积之外考虑的次要因素。随着集成电路技术的飞速发展，特别是迈入65nm/55nm工艺节点时，晶体管的数量和时钟的频率迅速增长，电路的功耗也越来越大，功耗已经成为约束芯片设计的一个主要因素，是衡量集成电路性能的重要指标，功耗问题越来越受到集成电路设计领域的关注。

集成电路的功耗分可为动态功耗和静态功耗。动态功耗是指电路进行逻辑翻转的时候所消耗的功耗。静态功耗是指电路在不进行逻辑翻转的时候所消耗的功耗，是由CMOS门的静态功耗产生的。在应用于移动便携式设备时，静态功耗影响移动便携式设备的待机时间，因此显得尤为重要。

标准单元作为集成电路设计的基础单元结构，其功耗的大小直接影响芯片的功耗。故在使用标准单元进行集成电路设计之前，需要对标准单元的动态功耗和静态功耗进行测试来评估芯片的功耗。动态功耗的数量级较大，测试相对容易，而静态功耗的测试则相对复杂。静态功耗主要体现为集成电路中器件的漏电流，理想条件下，芯片的引脚和地之间是开路的，但是实际情况中，他们之间为高阻状态，由于自由电子的存在，加上电压后可能会有微小的电流流过，这种电流就是漏电流。漏电流测试时需要满足以下两个条件：

1）晶体管的数量要足够多，使漏电流足够大，以便使用现有测试仪器可以更为精准的测量。

2）针对由大量标准单元组成的测试电路在工作时，要求所有标准单元在稳定状态时保持为同一逻辑状态。

由于漏电流测试的复杂性，现有技术中的测试方法很难准确、高效地测试出漏电流，漏电流的测试成为一个难题，如何准确、便捷的测试出电路的漏电流，以便了解电路的性能，在后续芯片设计中提出解决方案已成为芯片设计领域亟待解决的问题之一。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种标准单元漏电流的测试电路及测试方法，用于解决漏电流测试难度大、效率低等问题。

为实现上述目的及其他相关目的，本发明提供一种标准单元漏电流的测试电路，所述测试电路包括多个串接的基础单元结构，各基础单元结构包括驱动电路及目标单元电路，其中：

所述目标单元电路组合有多个待测试的标准单元；

所述驱动电路由多个驱动单元组成，用于挂载所述目标单元电路中的各该标准单元，以使各标准单元的在稳定状态下的输入保持一致，其中，所述驱动电路的漏电流不大于所述目标单元电路的漏电流。

优选地，所述驱动单元为高阈值电压缓冲器。

优选地，所述标准单元的输入端与驱动电路的输入端相连，输出端悬空。

优选地，所述目标单元电路中待测试的标准单元的数量设定为1～10个。

优选地，所述标准单元漏电流的测试电路中的标准单元的总数至少设定为10000个。

优选地，所述标准单元为两输入与非门。

更优选地，所述两输入与非门为高阈值电压与非门，低阈值电压与非门或标准阈值电压与非门中的一种。

为实现上述目的及其他相关目的，本发明提供一种标准单元漏电流的测试方法，包括以下步骤：

步骤一：以第一数量n个基础单元结构串联连接组成第一测试电路，所述基础单元结构由第二数量X₁个驱动单元和第三数量Y₁个标准单元组成，测试所述第一测试电路的总漏电流值I_all1，所述总漏电流I_all1包括n×X₁个驱动单元和n×Y₁个标准单元的漏电流总和；

步骤二：将基础单元结构中的标准单元替换为驱动单元，构成第二测试电路，所述基础单元结构由第四数量X₂个驱动单元组成，测试所述第二测试电路的总漏电流值I_all2，所述总漏电流I_all2包括n×X₂个驱动单元的漏电流总和；

步骤三：计算出单个驱动单元的漏电流值I_off1=I_all2/(n×X₂)；

步骤四：计算出单个标准单元的漏电流值I_off2=[I_all1－(X₁/X₂)×I_all2]/(n×Y₁)。

优选地，步骤一和步骤二中采用Verilog代码来测试所述第一测试电路和第二测试电路的漏电流。

如上所述，本发明的标准单元漏电流的测试电路及测试方法，具有以下有益效果：

本发明的标准单元漏电流的测试电路及测试方法，测试以驱动单元和标准单元构成的测试电路的总漏电流值，再将目标单元电路中的标准单元替换为驱动单元，测试驱动单元的漏电流值，最后通过计算得到单个标准单元的漏电流值。此方法简单易操作，能准确、便捷的测试出标准单元的漏电流。

附图说明

图1显示为本发明的标准单元漏电流的第一测试电路的示意图。

图2显示为本发明的标准单元漏电流的基本单元结构的示意图。

图3显示为本发明的标准单元漏电流的测试方法流程图。

图4显示为本发明的标准单元漏电流的第二测试电路的示意图。

元件标号说明

1 标准单元漏电流的测试电路

11 基础单元结构

111 驱动电路

1111 驱动单元

112 目标单元电路

1121 标准单元

n 第一数量

X₁ 第二数量

Y₁ 第三数量

X₂ 第四数量

I_all1 第一测试电路的总漏电流值

I_all2 第二测试电路的总漏电流值

I_off1 单个驱动单元的漏电流值

I_off2 单个标准单元的漏电流值

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图1及图2所示，本发明提供一种标准单元漏电流的测试电路1，所述测试电路1包括多个串接的基础单元结构11，各基础单元结构11包括驱动电路111及目标单元电路112，其中：

所述驱动电路111由多个驱动单元1111组成，如图2所示，在本实施例中，所述驱动单元1111为高阈值电压缓冲器，根据不同的测试需要，高阈值电压缓冲器可以更换为其他器件。

所述驱动电路111用于挂载所述目标单元电路112中的各该标准单元1121，以使各标准单元1121的在稳定状态下的输入保持一致，其中，所述驱动电路111的漏电流不大于所述目标单元电路112的漏电流。

所述目标单元电路112组合有多个待测试的标准单元1121，所述标准单元1121的输入端与驱动电路111的输入端相连，输出端悬空。

所述标准单元1121可以根据需要测试的标准单元的不同而进行更换，可以是任意需要测试的标准单元，如反相器、或非门、三态门等。如图1及图2所示，在本实施例中测试的标准单元1121为两输入与非门，所述两输入与非门由两个PMOS和两个NMOS构成。所述标准单元1121可以是高阈值电压与非门，低阈值电压与非门或标准阈值电压与非门中对的一种，可根据测试要求做具体选择。

为了使电路性能稳定，所述目标单元电路112中待测试的标准单元1121的数量设定为1～10个，如图2所示，在本实施例中，基础单元结构11中的目标单元电路112由5个两输入与非门组成，两输入与非门的输入端与缓冲器的输入端相连，输出端悬空。标准单元1121的输出端悬空是为了不引入任何新的漏电流，给测试带来未知数，影响测试结果的准确性。

所述标准单元漏电流的测试电路1中的标准单元1121的总数至少设定为10000个，测试电路中标准单元1121的数量要足够多，使漏电流足够大（至少将漏电流放大一万倍），才能满足漏电流的测试要求，利用现有测试仪器可以更为精准的测量出漏电流值，数量越大测量的精确性越高。为满足测试要求，在本实施例中，标准单元1121的总数设定为10000个，则根据电路结构驱动单元1111的数量为4000个。如图2所示，2个缓冲器和5个两输入与非门构成一个基础单元结构11，2个缓冲器分为两组，5个两输入与非门并联连接，两输入与非门的输出端悬空，缓冲器的两个输入端分别和与非门的两个输入端相连。如图1所示，2000个基础单元结构11构成所述标准单元漏电流的测试电路1，其中通过缓冲器的串联连接实现基础单元的串联连接。

所述标准单元漏电流的测试电路1的版图通过基础单元结构11的版图的重复来实现，根据电路结构，在本实施例中，版图可用2000个基础单元结构11的重复来实现，用脚本实现2000个基础单元结构11的串联连接，可节省绘制版图的时间。需注意的是版图设计中的电源端口要与输入输出端口尽量接近，以减小IR压降。

如图1及图3～图4所示，本发明还提供一种标准单元漏电流的测试方法，包括以下步骤：

步骤一S1：以第一数量n个基础单元结构11串联连接组成第一测试电路，所述基础单元结构11由第二数量X₁个驱动单元1111和第三数量Y₁个标准单元1121组成，测试所述第一测试电路的总漏电流值I_all1，所述总漏电流I_all1包括n×X₁个驱动单元1111和n×Y₁个标准单元1121的漏电流总和。

待测试的标准单元1121的数量要足够多，使漏电流足够大（以将漏电流放大一万倍为宜），才能满足漏电流的测试要求，利用现有测试仪器可以更为精准的测量出漏电流值，数量越大测量的精确性越高。为满足测试要求，在本实施例中，将标准单元1121的总数n×Y₁设定为10000个，基础单元结构11中的标准单元1121的数量第三数量Y₁设定为5个，则根据电路结构，基础单元结构11中驱动单元1111的数量第二数量X₁设定为2个，基础单元结构11的数量第一数量n设定为2000个，以2000个基础单元结构11的串联连接实现第一测试电路。

在本实施例中，驱动单元1111优选为高阈值电压缓冲器，标准单元1121为两输入与非门。第一测试电路如图1所示，所述标准单元漏电流的第一测试电路包括4000个高阈值电压缓冲器和10000个两输入与非门。通过测试电路的工作电压VDD的值，得到第一测试电路中的总漏电流值I_all1，所述总漏电流值I_all1包括4000个缓冲器和10000个两输入与非门的漏电流的总和。

步骤二S2：将基础单元结构11中的标准单元1121替换为驱动单元1111，构成第二测试电路，所述基础单元结构11由第四数量X₂个驱动单元1111组成，测试所述第二测试电路的总漏电流值I_all2，所述总漏电流I_all2包括n×X₂个驱动单元1111的漏电流总和。

在本实施例中，第一测试电路中基础单元结构11中的标准单元1121的数量第三数量Y₁为设定的5个，则需要10个高阈值电压缓冲器来替换，如图4所示，将基础单元结构11中的标准单元1121替换为驱动单元1111，则基础单元结构11由12个驱动单元1111组成，即第四数量X₂为12。每个两输入与非门以2个高阈值缓冲器替换，输入端口的连接关系不变。通过测试电路的工作电压VDD的值，得到第二测试电路中的总漏电流值I_all2，所述总漏电流值I_all2包括24000个高阈值缓冲器的漏电流的总和。

步骤三S3：计算出单个驱动单元1111的漏电流值I_off1=I_all2/(n×X₂)。

通过步骤二S2的漏电流测试结果可知，I_all2=24000×I_off1，即I_off1=I_all2/24000。

步骤四S4：计算出单个标准单元1121的漏电流值I_off2=[I_all1－(X₁/X₂)×I_all2]/(n×Y₁)。

通过上述漏电流测试结果可知，I_all1=4000×I_off1+10000×I_off2，即I_off2=(I_all1－4000×I_off1)/10000；再将I_off1=I_all2/24000代入上式，得到单个两输入与非门的漏电流值，即I_off2=(I_all1－1/6×I_all2)/10000。

步骤一S1和步骤二S2中采用Verilog代码来测试所述第一测试电路和第二测试电路的漏电流，代码可用基础单元结构11的重复来实现，以驱动单元111和标准单元112为基础单元结构11，在本实施例中，以2个高阈值电压缓冲器和5个两输入与非门组成基础单元结构11，实现2000个基础单元结构11的串联连接，通过基础单元结构11的串联连接来实现整个测试电路的代码编译，大大简化编译过程。

标准单元1121在稳定状态时需保持输入一致，保证该时刻只有PMOS开启，同时该时刻NMOS关闭；或只有NMOS开启，该时刻PMOS关闭。在本实施例中，使输入保持一致为低电平，即该时刻两输入与非门中只有两个PMOS开启，两个NMOS处于关闭状态。而实际应用中，需要对各种输入状态做多组测试，以确保测试的准确性。

综上所述，本发明提供一种标准单元漏电流的测试电路，所述测试电路包括多个串接的基础单元结构，各基础单元结构包括驱动电路及目标单元电路，其中：所述目标单元电路组合有多个待测试的标准单元；所述驱动电路由多个驱动单元组成，用于挂载所述目标单元电路中的各该标准单元，以使各标准单元的在稳定状态下的输入保持一致，其中，所述驱动电路的漏电流不大于所述目标单元电路的漏电流。本发明还提供一种标准单元漏电流的测试方法，本发明的标准单元漏电流的测试方法先搭建第一测试电路，以缓冲器作为驱动电路，以两输入与非门作为目标单元电路，测试该第一测试电路的总漏电流值，实际应用中缓冲器和两输入与非门可更换为其他驱动单元和标准单元。所得第一测试电路的总漏电流值为一定数量的缓冲器和与非门的漏电流总和，两输入与非门的数量至少能使漏电流放大一万倍，以达到测试要求，具体测试环境中可根据实际要求做具体设定。再将目标单元电路中的两输入与非门替换为缓冲器，构成第二测试电路，测试该第二测试电路的总漏电流值，所得第二测试电路的总漏电流值为一定数量的缓冲器的漏电流的总和，以此得到单个缓冲器的漏电流值，最后通过计算得到单个与非门的漏电流值。测试中标准单元在稳定状态时需保持输入一致，实际应用中需要对各种输入状态做多组测试，以确保测试的准确性，测试的次数越多准确性越高。同时本发明的标准单元漏电流的测试电路及测试方法还结合版图和代码，建立基础单元结构，通过基础单元结构的复制来实现测试，使电路结构简单、方法易实现、节省绘制版图和编译代码的时间，能够准确、便捷、高效的测试出标准单元的漏电流。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种标准单元漏电流的测试电路，其特征在于，所述测试电路包括多个串接的基础单元结构，各基础单元结构包括驱动电路及目标单元电路，其中：

所述目标单元电路组合有多个待测试的标准单元；

所述驱动电路由多个驱动单元组成，用于挂载所述目标单元电路中的各该标准单元，以使各标准单元的在稳定状态下的输入保持一致，其中，所述驱动电路的漏电流不大于所述目标单元电路的漏电流，通过测试获取所述测试电路的总漏电流值，进而得到单个所述标准单元的漏电流值。

2.根据权利要求1所述的标准单元漏电流的测试电路，其特征在于：所述驱动单元为高阈值电压缓冲器。

3.根据权利要求1所述的标准单元漏电流的测试电路，其特征在于：所述标准单元的输入端与驱动电路的输入端相连，输出端悬空。

4.根据权利要求1所述的标准单元漏电流的测试电路，其特征在于：所述目标单元电路中待测试的标准单元的数量设定为1～10个。

5.根据权利要求1所述的标准单元漏电流的测试电路，其特征在于：所述标准单元漏电流的测试电路中的标准单元的总数至少设定为10000个。

6.根据权利要求1所述的标准单元漏电流的测试电路，其特征在于：所述标准单元为两输入与非门。

7.根据权利要求6所述的标准单元漏电流的测试电路，其特征在于：所述两输入与非门为高阈值电压与非门，低阈值电压与非门或标准阈值电压与非门中的一种。

8.一种标准单元漏电流的测试方法，其特征在于：包括以下步骤：

步骤一：以第一数量n个基础单元结构串联连接组成第一测试电路，所述基础单元结构由第二数量X₁个驱动单元和第三数量Y₁个标准单元组成，测试所述第一测试电路的总漏电流值I_all1，所述总漏电流I_all1包括n×X₁个驱动单元和n×Y₁个标准单元的漏电流总和；

步骤二：将基础单元结构中的标准单元替换为驱动单元，构成第二测试电路，所述基础单元结构由第四数量X₂个驱动单元组成，测试所述第二测试电路的总漏电流值I_all2，所述总漏电流I_all2包括n×X₂个驱动单元的漏电流总和；

步骤三：计算出单个驱动单元的漏电流值I_off1＝I_all2/(n×X₂)；

步骤四：计算出单个标准单元的漏电流值I_off2＝[I_all1－(X₁/X₂)×I_all2]/(n×Y₁)。

9.根据权利要求8所述的标准单元漏电流的测试方法，其特征在于：步骤一和步骤二中采用Verilog代码来测试所述第一测试电路和第二测试电路的漏电流。