CN104916689A - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN104916689A CN104916689A CN201410379586.7A CN201410379586A CN104916689A CN 104916689 A CN104916689 A CN 104916689A CN 201410379586 A CN201410379586 A CN 201410379586A CN 104916689 A CN104916689 A CN 104916689A
- Authority
- CN
- China
- Prior art keywords
- semiconductor regions
- insulating film
- gate insulating
- semiconductor
- nitrogenous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 122
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 94
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 47
- 239000012535 impurity Substances 0.000 claims abstract description 20
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 51
- 239000007789 gas Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 238000005121 nitriding Methods 0.000 claims description 10
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 20
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 20
- 229910010271 silicon carbide Inorganic materials 0.000 description 17
- 239000010410 layer Substances 0.000 description 14
- 229910021529 ammonia Inorganic materials 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 8
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- DOTMOQHOJINYBL-UHFFFAOYSA-N molecular nitrogen;molecular oxygen Chemical compound N#N.O=O DOTMOQHOJINYBL-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005554 pickling Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供具有高的沟道移动度的半导体装置及其制造方法。实施方式的半导体装置具备：第1导电型的第1半导体区域；第2导电型的第2半导体区域，设置在所述第1半导体区域之上；第1导电型的第3半导体区域，设置在所述第2半导体区域之上，该第3半导体区域的杂质浓度比所述第1半导体区域高；栅极绝缘膜，与所述第3半导体区域、所述第2半导体区域以及所述第1半导体区域相接，该栅极绝缘膜含有氮，存在随着远离与所述第3半导体区域、所述第2半导体区域以及所述第1半导体区域的接合部而所述氮的浓度变为低浓度的区域；以及栅极电极，隔着所述栅极绝缘膜而与所述第3半导体区域、所述第2半导体区域以及所述第1半导体区域相接。
Description
相关申请的交叉引用
本申请享受以日本专利申请2014－52794号(申请日：2014年3月14日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部的内容。
技术领域
本发明的实施方式涉及半导体装置及其制造方法。
背景技术
作为功率MOSFET的材料，研究了从Si向SiC的转换。这是因为SiC与Si相比限制带宽大、绝缘破坏电场、饱和漂移速度、热传导度高等。使用了SiC的MOSFET的课题之一是沟道电阻高。例如，作为半导体基板而使用4H－SiC的Si面为最表面的结晶，但在SiC基板与栅极绝缘膜之间存在界面态(对应日语：界面準位)，认为该界面态降低使用了SiC的MOSFET的沟道移动度(μ)。使用了SiC的MOSFET中，希望进一步提升沟道移动度。
发明内容
本发明提供具有高的沟道移动度的半导体装置及其制造方法。
实施方式的半导体装置具备：第1导电型的第1半导体区域；第2导电型的第2半导体区域，设置在所述第1半导体区域之上；第1导电型的第3半导体区域，设置在所述第2半导体区域之上，该第3半导体区域的杂质浓度比所述第1半导体区域高；栅极绝缘膜，与所述第3半导体区域、所述第2半导体区域以及所述第1半导体区域相接，该栅极绝缘膜含有氮，存在随着远离与所述第3半导体区域、所述第2半导体区域以及所述第1半导体区域的接合部而所述氮的浓度变为低浓度的区域；以及栅极电极，隔着所述栅极绝缘膜而与所述第3半导体区域、所述第2半导体区域以及所述第1半导体区域相接。
附图说明
图1(a)是表示第1实施方式的半导体装置的示意剖视图，图1(b)是表示第1实施方式的半导体装置的栅极绝缘膜中的氮浓度的浓度分布的图。
图2(a)～图2(c)是表示第1实施方式的半导体装置的制造方法的示意剖视图。
图3是示意地表示第1实施方式的基极区域的氮终结(对应日语：終端)的图。
图4是表示界面态能与界面态密度的关系的一例的图。
图5(a)是表示基极区域、栅极绝缘膜以及栅极电极的带(band)构造的一例的示意图，图5(b)是表示栅极应力电压施加时间与栅极电极的阈值电位的变动的关系的图。
图6是表示阈值电位变动的情形的一例的图。
图7是表示第2实施方式的半导体装置的示意剖视图。
图8(a)～图8(c)是表示第2实施方式的半导体装置的制造方法的示意剖视图。
图9(a)～图9(c)是表示第3实施方式的半导体装置的制造方法的示意剖视图。
具体实施方式
以下，参照附图对实施方式进行说明。以下的说明中，对相同的部件附加相同的附图标记，关于说明了一次的部件适当省略其说明。
(第1实施方式)
图1(a)是表示第1实施方式的半导体装置的示意剖视图，图1(b)是表示第1实施方式的半导体装置的栅极绝缘膜中的氮浓度分布的图。
图1(b)的杂质浓度表示了图1(a)的A－B间的氮浓度分布。图1(b)的杂质浓度中作为横轴表示了任意值(a.u.:arbitrary units)。
图1(a)所示的半导体装置1是具有碳化硅(SiC)的上下电极构造的MOSFET(Metal Oxide Semiconductor Field Effect Transistor)。在此，作为一例表示n沟道形的MOSFET。
半导体装置1具备在Z方向上排列的漏极电极10和源极电极11。在漏极电极10与源极电极11之间设有n型漂移区域20(第1半导体区域)。在漏极电极10与漂移区域20之间设有n+型漏极区域21。
在漂移区域20之上设有p型基极区域30(第2半导体区域)。在基极区域30之上设有n+型源极区域40(第3半导体区域)。源极区域40的杂质浓度比漂移区域20的杂质浓度高。此外，在基极区域30与源极电极11之间设有p+型接触区域35。接触区域35位于源极区域40的旁边(对应日语：横)。接触区域35的杂质浓度比基极区域30的杂质浓度高。此外，在源极电极11与源极区域40以及接触区域35之间设有硅化物膜36。
如图1(b)所示，源极区域40、基极区域30以及漂移区域20隔着栅极绝缘膜51与栅极电极50相接。在此，栅极绝缘膜51包含氮(N)。栅极电极50的上部以及侧部被层间绝缘膜52覆盖，确保与源极电极11的绝缘。
栅极绝缘膜51中的氮浓度中，有随着从源极区域40、基极区域30以及漂移区域20与栅极绝缘膜51之间的接合部51c远离而变成低浓度的区域。此外，在栅极绝缘膜51侧的基极区域30的表面有以氮终结(对应日语：終端された)的区域30n。
实施方式中，也可以将n+型以及n型称为第1导电型，将p+型以及p型称为第2导电型。在此，按n+型、n型的顺序以及按p+型、p型的顺序意味着杂质浓度变低。
此外，上述的“杂质浓度”是指对半导体材料的导电性作出贡献的杂质元素的实际有效的浓度。例如，在半导体材料中含有作为施体的杂质元素和作为受体的杂质元素的情况下，将活性化了的杂质元素之中的去除施体和受体的抵消量后的浓度设为杂质浓度。
此外，漂移区域20、漏极区域21、基极区域30、源极区域40以及接触区域35的各个主成分包含碳化硅(SiC)。
作为第1导电型的杂质元素，例如应用磷(P)、氮(N)等。作为第2导电型的杂质元素，例如应用铝(Al)、硼(B)等。
栅极电极50包含被导入了杂质元素的多晶硅、金属等。此外，实施方式中，所谓绝缘膜，例如是包含硅氧化物(SiOx)、硅氮化物(SiNx)等的绝缘膜。
图2(a)～图2(c)是表示第1实施方式的半导体装置的制造方法的示意剖视图。
首先，如图2(a)所示，准备层叠体60，该层叠体60具有包含碳化硅的漂移区域20以及包含碳化硅的基极区域30。基极区域30设置在漂移区域20之上。接下来，以与层叠体60中的基极区域30相接的方式例如通过CVD(Chemical Vapor Deposition)形成栅极绝缘膜51。栅极绝缘膜51的厚度例如是20nm～100nm，例如是60nm。在形成栅极绝缘膜51时，也可以将层叠体60在700℃～900℃、例如800℃下加热。
接着，如图2(b)所示，将基极区域30以及栅极绝缘膜51在含氮气体(例如，氨(NH3)、氮(N2)等)的气氛下加热。在此，所谓含氮气体被定义为不含有氧而含有氮的气体。加热温度例如为900℃～1500℃，例如为1100℃～1300℃。加热时间例如为0.5～3小时，例如为1小时。由此，含氮气体从栅极绝缘膜51的表面向基极区域30扩散，栅极绝缘膜51侧的基极区域30的表面以氮(N)终结。
此外，在栅极绝缘膜51之中残存氮(N)。例如图2(b)的右图中表示A－B间中的氮浓度分布的一例。栅极绝缘膜51中的氮浓度随着从A向B变得几乎均匀。
接着，如图2(c)所示，将基极区域30以及栅极绝缘膜51在含氮氧气体的气氛下加热。含氮氧气体例如为亚氧化氮(N2O)、一氧化氮(NO)、氮(N2)、氧(O2)等。在此，也可以从这些含氮气体中将多种气体混合而对含氮氧气体的氮氧的分压进行调整。进而，也可以通过混合Ar等的希有气体来对氮氧的分压进行调整。加热温度例如为900℃～1500℃，例如为1200℃。加热时间例如为0.5～5小时。由此，栅极绝缘膜51中的氮从栅极绝缘膜51的表面被放出。由此，栅极绝缘膜51中的氮浓度分布成为图2(c)的右图所示的状态。
也就是说，第1实施方式中，在将层叠体60以及栅极绝缘膜51在含氮氧气体的气氛下加热之后，将栅极绝缘膜51侧的基极区域30的表面高效地以氮终结。进而，对栅极绝缘膜51中的氮浓度进行控制，以存在栅极绝缘膜51中的氮浓度随着远离层叠体60与栅极绝缘膜51的接合部51c而变为低浓度的区域。
说明第1实施方式的效果。
图3是示意地表示第1实施方式的基极区域的氮终结的图。
例如，半导体装置1的基极区域30包含4H－SiC结晶，其Si面成为最表面。最表面的Si面高效地由氮(N)终结。
图4是表示界面态能与界面态密度的关系的一例的图。
图4中表示使加热温度在1100℃～1300℃的范围内变化、将氨气氛分为高浓度和低浓度的情况的界面态能(eV)与界面态密度(cm－2·eV－1)的关系。在此，加热时间在全部条件下相同。
从图4可知，氨气氛变为高浓度，且加热温度越高，界面态密度越降低。例如，在对沟道移动度的影响大、传导带端附近的界面态能为0.2(eV)时，高浓度氨气氛且加热温度为1300℃的条件下，界面态密度变得最低。这意味着在栅极绝缘膜51和基极区域30(4H－SiC结晶)存在的欠陥(例如，悬键)高效地由氮终结。也就是说，通过仅在氨气氛下的加热，能够形成沟道移动度(μ)高的SiC－MOSFET。
但是，若如图2(b)所示的氮浓度分布那样在栅极绝缘膜51上残存氮，则在对栅极电极50持续施加负偏压的情况下，MOSFET的栅极阈值电位(Vth)有可能变动。
图5(a)是表示基极区域、栅极绝缘膜以及栅极电极的带构造的一例的示意图，图5(b)是表示栅极应力电压施加时间与栅极电极的阈值电位的变动的关系的图。
例如，如图5(a)所示，在栅极绝缘膜上残存氮的情况下，在传导带附近有可能形成有由氮引起的能级(N)。由氮引起的能级中有容易捕捉空穴、通过该空穴的捕捉而栅极绝缘膜带电荷的情况。也就是说，仅在氨气氛下的加热中，如图5(b)所示，随着栅极应力电压的施加时间的经过，栅极电极的阈值电位(Vth)容易变动。
相对于此，图5(b)中示出了仅在亚氧化氮气氛下的阈值电位变动的情形。在此，图5(b)的横轴为栅极应力电压的施加时间，纵轴为阈值电位的移位量(任意值)。仅在亚氧化氮气氛下的加热中，与氨气氛相当地在栅极绝缘膜上不残存氮。由此，难以发生阈值电位变动。但是，仅在亚氧化氮气氛下的加热中，由于亚氧化氮分子含有氧，因此与氨相比，基极区域的表面不会充分地由氮终结，有时不能得到作为目的的充分的沟道移动度。
相对于此，第1实施方式中，使用含氮气体和含氮氧气体，适当调整各个加热条件(温度、时间、气氛浓度等)。由此，能够形成基极区域30的栅极绝缘膜51侧的表面高浓度地以氮(N)终结、并且降低了栅极绝缘膜51中的氮浓度的构造。即，实现可靠性高的半导体装置。
图6是表示阈值电位变动的情形的一例的图。
图6的横轴表示施加栅极应力电压后的阈值电位(Vth)的移位量(ΔVth)，图中的条意味着对栅极电极施加了例如－20V时的阈值电位的变动。图中的(A)为仅在含氮气体(例如，NH3/N2)气氛下进行了加热处理时的结果。图中的(B)为在含氮气体(例如，NH3/N2)气氛下进行加热处理之后，在含氮氧气体(例如，N2O/N2)气氛下进行了加热处理时的结果。
从图6的结果可知，在含氮气体气氛下进行加热处理之后在含氮氧气体气氛下进行了加热处理的情况(B)下，与仅在含氮气体气氛下进行了加热处理的情况(A)相比，阈值电位的变动变为5分之1左右。
像这样，在仅使用了含氮气体的情况下，沟道移动度变高，但在对栅极电极施加了负偏压时容易发生其阈值电位的变动。此外，在仅使用了含氮氧气体的情况下，沟道移动度不像仅使用含氮气体那样变高，但不易发生阈值电位的变动。相对于此，在如第1实施方式那样使用了含氮气体和含氮氧气体的情况下，沟道移动度变高，阈值电位的变动也不易发生。
(第2实施方式)
图7是表示第2实施方式的半导体装置的示意剖视图。
半导体装置2除了半导体装置1的构造以外，还具备与源极区域40、基极区域30以及漂移区域20相接的含氮层31。栅极电极50隔着含氮层31以及栅极绝缘膜51而与源极区域40、基极区域30以及漂移区域20相接。在此，含氮层31是将氧化物层进行渗氮而得到的层。
图8(a)～图8(c)是表示第2实施方式的半导体装置的制造方法的示意剖视图。
图8(a)～图8(c)中表示在基极区域30的表面设置的氧化物层的渗氮，对于源极区域40、漂移区域20省略图示。
首先，如图8(a)所示，准备具有漂移区域20和基极区域30的层叠体60。接下来，以与基极区域30相接的方式例如通过热氧化CVD形成氧化物层31a。氧化物层31a的厚度例如为0.4nm～10nm，例如为1nm。
接着，如图8(b)所示，将基极区域30以及氧化物层31a在含氮气体(例如，氨(NH3)、亚氧化氮(N2O)、一氧化氮(NO)、氮(N2)等)的气氛下加热。加热温度例如为900℃～1500℃，例如为1100℃～1300℃。加热时间例如为0.5～3小时。由此，含氮气体向氧化物层31a内扩散，氧化物层31a被渗氮而转移至含氮层31。进而，栅极绝缘膜51侧的基极区域30的表面以氮(N)终结。
接着，如图8(c)所示，以与含氮层31相接的方式例如通过CVD形成栅极绝缘膜51。栅极绝缘膜51的厚度例如为20nm～100nm，例如为60nm。第2实施方式中，从基极区域30至栅极绝缘膜51的氮浓度分布如图8(c)的右图。
第2实施方式中，将与基极区域30相接的氧化物层31a进行渗氮，因此栅极绝缘膜51侧的基极区域30的表面有效地以氮终结。进而，由于在形成含氮层31之后形成栅极绝缘膜51，因此在栅极绝缘膜51中不含有氮，栅极电极50的阈值电位的变动得到抑制。
(第3实施方式)
上述的含氮层31不限于第2实施方式，还能够通过以下例示的方法形成。
图9(a)～图9(c)是表示第3实施方式的半导体装置的制造方法的示意剖视图。
图9(a)～图9(c)中表示在基极区域30的表面设置的氧化物层的渗氮，对于源极区域40、漂移区域20省略图示。
首先，如图9(a)所示，准备具有漂移区域20和基极区域30的层叠体60。
接着，如图9(b)所示，使含氮气体(例如，氨(NH3)、亚氧化氮(N2O)、一氧化氮(NO)、氮(N2)等)暴露(对应日语：晒し)于基极区域30的表面，并在含氮气体的气氛下加热。加热温度例如为900℃～1500℃，例如为1100℃～1300℃。加热时间例如为0.5～3小时。由此，栅极绝缘膜51侧的基极区域30的表面以氮(N)终结而形成含氮层32。
另外，也可以在将基极区域30的表面进行渗氮之前，对基极区域30的表面实施酸洗，除去在基极区域30的表面形成的自然氧化膜。
接着，如图9(c)所示，以与含氮层32相接的方式形成栅极绝缘膜51。第3实施方式中，从基极区域30至栅极绝缘膜51的氮浓度分布如图9(c)的右图。含氮层32的厚度比含氮层31薄。
第3实施方式中，将基极区域30的表层直接渗氮，因此栅极绝缘膜51侧的基极区域30的表面高效地以氮终结。进而，由于在形成含氮层32之后形成栅极绝缘膜51，因此在栅极绝缘膜51中不含有氮，栅极电极50的阈值电位的变动得到抑制。
实施方式中示出了平面栅极构造的纵型MOSFET，但即使栅极电极50为沟槽栅极构造也可得到同样的效果。此外，也可以使p+型的集电极区域介于漏极电极10与漏极区域21之间，作为IGBT(Insulated Gate BipolarTransistor)。
实施方式中，作为半导体基板示出了使用4H－SiC的Si面、即密勒指数标记中(0001)面成为最表面的结晶的平面栅极构造的纵型MOSFET，但成为最表面的结晶面也可以从所有结晶面中选择而使用。即使是例如4H－SiC的{0001}、{11－20}、{10－10}、{03－38}等的结晶面、并且使用了这些切断面成为最表面的结晶的MOSFET也可得到同样的效果。
上述的实施方式中，表现为“部位A设置在部位B之上”的情况的“之上”除了部位A与部位B接触而部位A设置在部位B之上的情况以外，还有以部位A不与部位B接触而部位A设置在部位B的上方的情况的意思使用的情况。此外，“部位A设置在部位B之上”有时还应用于使部位A与部位B翻转而部位A位于部位B之下的情况、部位A与部位B横着排列的情况。这是因为即使将实施方式的半导体装置旋转，旋转前后半导体装置的构造不变。
以上，参照具体例对实施方式进行了说明。但是，实施方式并不限定于这些具体例。即，对这些具体例由本领域技术人员适当施加设计变更的结构也只要具备实施方式的特征，则包含于实施方式的范围。上述的各具体例所具备的各要素及其配置、材料、条件、形状、尺寸等并不限定于例示的构成，能够进行适当变更。
此外，上述的各实施方式所具备的各要素只要在技术上可行则能够复合，将这些要素组合的结构也只要包括实施方式的特征则包含于实施方式的范围。此外，应理解为在实施方式的思想的范畴中，只要是本领域技术人员，则能够想到各种变更例以及修正例，这些变更例以及修正例也属于实施方式的范围。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例来提示的，并没有要限定发明的范围。这些新的实施方式能够以其他多种形态实施，在不脱离发明的主旨的范围内能够进行各种省略、置换、变更。这些实施方式及其变形包含于发明的范围及主旨，并且包含于权利要求书中记载的发明及其均等的范围中。
Claims (9)
1.一种半导体装置，具备：
第1导电型的第1半导体区域；
第2导电型的第2半导体区域，设置在所述第1半导体区域之上；
第1导电型的第3半导体区域，设置在所述第2半导体区域之上，该第3半导体区域的杂质浓度比所述第1半导体区域高；
栅极绝缘膜，与所述第3半导体区域、所述第2半导体区域以及所述第1半导体区域相接，该栅极绝缘膜含有氮，存在随着远离与所述第3半导体区域、所述第2半导体区域以及所述第1半导体区域的接合部而所述氮的浓度变为低浓度的区域；以及
栅极电极，隔着所述栅极绝缘膜而与所述第3半导体区域、所述第2半导体区域以及所述第1半导体区域相接。
2.一种半导体装置，具备：
第1导电型的第1半导体区域；
第2导电型的第2半导体区域，设置在所述第1半导体区域之上；
第1导电型的第3半导体区域，设置在所述第2半导体区域之上，该第3半导体区域的杂质浓度比所述第1半导体区域高；
含氮层，与所述第3半导体区域、所述第2半导体区域以及所述第1半导体区域相接；
栅极绝缘膜，与所述含氮层相接；以及
栅极电极，隔着所述含氮层以及所述栅极绝缘膜而与所述第3半导体区域、所述第2半导体区域以及所述第1半导体区域相接。
3.如权利要求2所述的半导体装置，
所述含氮层为将氧化物层进行渗氮而得到的层。
4.如权利要求2所述的半导体装置，
所述含氮层为将所述第2半导体区域的表层进行渗氮而得到的层。
5.一种半导体装置的制造方法，具备以下工序：
准备第1导电型的第1半导体区域和第2导电型的第2半导体区域的工序，所述第2半导体区域设置在所述第1半导体区域之上；
形成与所述第2半导体区域相接的栅极绝缘膜的工序；
将所述第2半导体区域以及所述栅极绝缘膜在含氮气体的气氛下加热的工序；以及
将所述第2半导体区域以及所述栅极绝缘膜在含氮氧气体的气氛下加热的工序。
6.如权利要求5所述的半导体装置的制造方法，
在将具有所述第1半导体区域以及所述第2半导体区域的层叠体以及所述栅极绝缘膜在所述含氮氧气体的气氛下加热之后，对所述氮浓度进行控制，以存在所述栅极绝缘膜中的氮浓度随着远离所述层叠体与所述栅极绝缘膜之间的接合部分而变为低浓度的区域。
7.一种半导体装置的制造方法，具备如下工序：
准备第1导电型的第1半导体区域和第2导电型的第2半导体区域的工序，所述第2半导体区域设置在所述第1半导体区域之上；
在所述第2半导体区域之上形成含氮层的工序；以及
形成与所述含氮层相接的栅极绝缘膜的工序。
8.如权利要求7所述的半导体装置的制造方法，
在所述第2半导体区域之上形成氧化物层，将所述氧化物层渗氮而形成所述含氮层。
9.如权利要求7所述的半导体装置的制造方法，
使所述第2半导体区域的表面渗氮而形成所述含氮层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014052794A JP2015177073A (ja) | 2014-03-14 | 2014-03-14 | 半導体装置およびその製造方法 |
| JP2014-052794 | 2014-03-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104916689A true CN104916689A (zh) | 2015-09-16 |
Family
ID=54085596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410379586.7A Pending CN104916689A (zh) | 2014-03-14 | 2014-08-04 | 半导体装置及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2015177073A (zh) |
| CN (1) | CN104916689A (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019009357A (ja) * | 2017-06-27 | 2019-01-17 | 株式会社 日立パワーデバイス | 半導体装置およびその製造方法 |
| DE102018107966B4 (de) * | 2018-04-04 | 2022-02-17 | Infineon Technologies Ag | Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements |
| JP7242488B2 (ja) * | 2019-09-17 | 2023-03-20 | 株式会社東芝 | 半導体装置の製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1531744A (zh) * | 2001-06-28 | 2004-09-22 | �ʼҷ����ֵ�������˾ | 用于改进碳化硅金属氧化物半导体场效应晶体管中反向层迁移率的方法 |
| CN1581507A (zh) * | 2003-08-14 | 2005-02-16 | 台湾积体电路制造股份有限公司 | 半导体装置 |
| JP2011082454A (ja) * | 2009-10-09 | 2011-04-21 | Panasonic Corp | 絶縁膜構造体及びこれを用いた半導体装置 |
| JP2012038919A (ja) * | 2010-08-06 | 2012-02-23 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
| US20120199846A1 (en) * | 2011-02-07 | 2012-08-09 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5100329B2 (ja) * | 2007-11-22 | 2012-12-19 | 三菱電機株式会社 | 半導体装置 |
| JP5920684B2 (ja) * | 2010-02-10 | 2016-05-18 | 株式会社東芝 | 半導体装置 |
| JP5733623B2 (ja) * | 2011-06-10 | 2015-06-10 | 国立大学法人九州大学 | 半導体装置の製造方法 |
-
2014
- 2014-03-14 JP JP2014052794A patent/JP2015177073A/ja active Pending
- 2014-08-04 CN CN201410379586.7A patent/CN104916689A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1531744A (zh) * | 2001-06-28 | 2004-09-22 | �ʼҷ����ֵ�������˾ | 用于改进碳化硅金属氧化物半导体场效应晶体管中反向层迁移率的方法 |
| CN1581507A (zh) * | 2003-08-14 | 2005-02-16 | 台湾积体电路制造股份有限公司 | 半导体装置 |
| JP2011082454A (ja) * | 2009-10-09 | 2011-04-21 | Panasonic Corp | 絶縁膜構造体及びこれを用いた半導体装置 |
| JP2012038919A (ja) * | 2010-08-06 | 2012-02-23 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
| US20120199846A1 (en) * | 2011-02-07 | 2012-08-09 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015177073A (ja) | 2015-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9812529B2 (en) | Semiconductor device and method for manufacturing the same | |
| US9755064B2 (en) | Semiconductor device and method for manufacturing the same | |
| EP2725622B1 (en) | Silicon carbide semiconductor element and method for producing same | |
| CN101859706B (zh) | 碳化硅半导体装置的制造方法及碳化硅半导体装置 | |
| CN103620749B (zh) | 具有低源极电阻的场效应晶体管器件 | |
| CN102150270B (zh) | Mosfet和用于制造mosfet的方法 | |
| JP5982471B2 (ja) | 電界効果型炭化珪素トランジスタ | |
| CN103477439B (zh) | 半导体装置及其制造方法 | |
| US8941120B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN104737292A (zh) | 碳化硅半导体器件及其制造方法 | |
| US20220157607A1 (en) | Method for Annealing a Gate Insulation Layer on a Wide Band Gap Semiconductor Substrate | |
| US20220246745A1 (en) | Silicon Carbide Devices, Semiconductor Devices and Methods for Forming Silicon Carbide Devices and Semiconductor Devices | |
| US20130248880A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP7054853B2 (ja) | 炭化珪素半導体素子およびその製造方法 | |
| CN104916689A (zh) | 半导体装置及其制造方法 | |
| CN102150271B (zh) | Mosfet和制造mosfet的方法 | |
| US8866155B2 (en) | Silicon carbide semiconductor device | |
| US10147797B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| US9041056B2 (en) | Semiconductor device and method of manufacturing same | |
| US8716782B2 (en) | Power semiconductor device having a thin gate insulating film with high-k dielectric materials and method for manufacturing the same | |
| JP7154772B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| WO2018135146A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| EP1908118B1 (en) | Method for producing a semiconductor device | |
| JP7204547B2 (ja) | 半導体装置 | |
| US20230018824A1 (en) | Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150916 |
|
| WD01 | Invention patent application deemed withdrawn after publication |