CN104916594A - 半导体制造装置及半导体装置的制造方法 - Google Patents

半导体制造装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN104916594A
CN104916594A CN201410444281.XA CN201410444281A CN104916594A CN 104916594 A CN104916594 A CN 104916594A CN 201410444281 A CN201410444281 A CN 201410444281A CN 104916594 A CN104916594 A CN 104916594A
Authority
CN
China
Prior art keywords
extendible flake
semiconductor
wafer ring
tension force
extended loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410444281.XA
Other languages
English (en)
Inventor
田中润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104916594A publication Critical patent/CN104916594A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)

Abstract

本发明是抑制延伸片的挠曲或断裂的半导体制造装置及半导体装置的制造方法。实施方式的半导体制造装置包括:延伸环;以及调整部,其求出延伸片的张力,并根据所求出的张力而设定晶片环与延伸环的高低差,由此调整延伸片的拉伸力。晶片环包含中空部,在中空部使已贴附在延伸片上的被处理体露出并且固定延伸片。延伸环是以与所述晶片环之间可相对地上下的方式设置。

Description

半导体制造装置及半导体装置的制造方法
[相关申请案]
本申请案享有以日本专利申请案2014-52714号(申请日:2014年3月14日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
实施方式的发明涉及一种半导体制造装置及半导体装置的制造方法。
背景技术
半导体封装的制造工序中,将被处理体贴附在周缘通过晶片环而固定的延伸片上进行切割,且维持将已被分离为半导体零件的被处理体贴附在延伸片上的状态而进行该半导体零件的拾取。所述切割或拾取是拉伸延伸片而进行,因此对延伸片施加负载。尤其,拾取是针对通过半导体零件的动作测试等品质评估而设定的每一等级来进行复数次,因此通过拉伸而对延伸片施加的负载较大。因此,在每次的拾取中,即便在以同等的拉伸力拉伸延伸片的情形时,亦存在每次进行拾取时延伸片自身伸长而产生挠曲的情形。
又,在进行拾取时,进行半导体零件的图像辨识。此时,若延伸片挠曲,则半导体零件的图像辨识易于产生不良。另一方面,若对延伸片的拉伸力过强,则延伸片断裂而易于产生半导体零件的剥离等。由此,需要将延伸片的拉伸力控制为适当值。
发明内容
实施方式的发明所欲解决的课题在于抑制延伸片的挠曲或断裂。
实施方式的半导体制造装置包括:延伸环;以及调整部,其求出延伸片的张力,并根据所求出的张力而设定晶片环与延伸环的高低差,由此调整延伸片的拉伸力。晶片环包含中空部,且在中空部使已贴附在延伸片上的被处理体露出并且固定延伸片。延伸环是以与所述晶片环之间可相对地上下的方式设置在比所述晶片环的内缘更内侧處。
附图说明
图1是用以说明半导体制造装置的构成例的图。
图2是用以说明半导体制造装置的构成例的图。
图3是用以说明半导体装置的制造方法例的流程图。
图4是用以说明调整部的一例的图。
图5是用以说明半导体装置的制造方法例的图。
图6是用以说明调整部的另一例的图。
图7是用以说明半导体装置的制造方法例的图。
具体实施方式
以下,参照图式对实施方式进行说明。再者,图式是示意性的图,例如存在厚度与平面尺寸的关系、各层的厚度的比率等与实际情况不同的情形。又,实施方式中,对实质上相同的构成要素附上相同符号并省略说明。
图1及图2是用以说明半导体制造装置的构成例的图。图1所示的半导体制造装置1包括:晶片环11;延伸环12,其用以拉伸贴附有被处理体15的延伸片14;及调整部13。进而,图2表示晶片环11及延伸环12的俯视布局例。
晶片环11具有固定延伸片14的周缘的功能。晶片环11具有中空部。以在晶片环11的中空部露出的方式在延伸片14的上表面贴附被处理体15。此时,延伸片14上的被处理体15的贴附面较佳为具有粘着性。
延伸环12以重叠在晶片环11的中空部的方式设置。延伸环12例如如图2所示般为环状。延伸环12的形状并不限定于此,例如亦可为圆形或四边形状。在图1所示的半导体制造装置1中,例如晶片环11或延伸环12上下移动,通过设置晶片环11与延伸环12的高低差而以放射状拉紧延伸片14,从而拉伸延伸片14。延伸片14的张力是通过晶片环11与延伸环12的高低差而设定。
调整部13具有求出延伸片14的张力,并根据所求出的张力而调整延伸片14的拉伸力的功能。例如,通过调整部13而设定晶片环11与延伸环12的高低差,由此调整延伸片14的拉伸力。调整部13包括例如:测定器,其测定用以求出延伸片14的张力的参数;及控制电路,其根据延伸片14的张力而控制晶片环11与延伸环12的高低差。
其次,对使用所述半导体制造装置1的半导体装置的制造方法例进行说明。图3是用以说明半导体装置的制造方法例的流程图。图3所示的半导体装置的制造方法例包括:工序S1(片固定),将延伸片14固定在晶片环11;工序S2(被处理体贴附),将被处理体15贴附在延伸片14上;工序S3(被处理体分离),通过分离被处理体15而形成半导体零件;工序S4(片拉伸),拉伸延伸片14;工序S5(拉伸力调整),调整延伸片14的拉伸力;工序S6(图像辨识),进行半导体零件的图像辨识;及工序S7(拾取),进行半导体零件的拾取。该等工序的动作可通过例如设置在半导体制造装置的控制电路而控制。再者,本实施方式的半导体装置的制造方法例的工序内容及工序顺序未必限定于所述工序。
工序S1(片固定)中,将延伸片14的周缘固定在晶片环11。例如,亦可使用夹具等将延伸片14的周缘固定在晶片环11。
工序S2(被处理体贴附)中,以在晶片环11的中空部露出的方式将被处理体15贴附在延伸片14上。例如,可使用搬送臂等将被处理体15贴附在延伸片14上。此时,较佳为以不使延伸片14挠曲的方式,例如通过调整晶片环11的高度而调整延伸片14的张力。
作为被处理体15,列举例如形成有半导体元件的半导体基板、或具有配线基板与积层在配线基板上的复数个半导体芯片的封装基板等。
工序S3(被处理体分离)中,例如通过使用金刚石刀片等的切割而根据半导体元件分离被处理体15,由此形成半导体零件。例如,可通过分离作为被处理体15的半导体基板而形成作为半导体零件的半导体芯片。又,可通过分离作为被处理体15的封装基板,而形成作为半导体零件的封装零件(半导体封装)。此时,不将延伸片14切断。又,在切割之前,例如亦可通过调整晶片环11的高度而拉伸延伸片14。
作为封装零件,可列举例如积层有复数个半导体芯片的具有TSV(Through SiliconVia,硅通孔)方式的积层构造的半导体封装。TSV方式的积层构造的半导体封装包括例如导线架等基板、及积层在基板上的复数个半导体芯片。复数个半导体芯片通过凸块电极及贯通电极而相互电性连接。如此,通过使用TSV方式的积层构造的半导体封装而可缩小芯片面积,增大连接端子数,因此可抑制连接不良等。
工序S4(片拉伸)中,通过调整延伸环12的高度而拉伸延伸片14。此时,以在半导体零件间形成间隙的方式拉伸延伸片14,由此易于拾取半导体零件。
工序S5(拉伸力调整)中,求出在工序S4(片拉伸)中拉伸的延伸片14的张力,并根据所求出的张力而调整延伸片14的拉伸力。例如根据通过调整部13求出的张力而调整延伸环12的高度,由此可调整延伸片14的拉伸力。延伸片14的张力可通过测定例如按压延伸片14时的弹力(负荷)、或使延伸片14振动时的振动数而算出。再者,亦可在工序S4(片拉伸)之前预先调整延伸片14的拉伸力。
图4是用以说明调整部13的一例的图。调整部13包括:按压器21,其按压延伸片14;负荷传感器22,其测定按压器21对延伸片14施加的负荷;及控制电路23,其根据通过负荷传感器22测定出的负荷数据而算出延伸片14的张力,并根据所算出的张力而控制延伸环12的相对于晶片环11的高度。
作为按压器21,只要使用能按压延伸片14者即可,例如可使用称作所谓的推出器者。再者,可通过使按压器21的前端为曲面而抑制对延伸片14造成的伤害。
负荷传感器22具有例如应变仪或测力仪。再者,亦可将负荷传感器22设置在按压器21的表面。
控制电路23具有根据自负荷传感器22输入的负荷的数据而控制延伸环12的相对于晶片环11的高度的功能。控制电路23使用例如CPU(Central Processing Unit,中央处理单元)、存储器、逻辑电路等。进而,亦可将使延伸环12上下驱动的驱动电路设置在控制电路23。又,亦可通过控制电路23而控制晶片环11的高度。
图4所示的调整部13中,首先通过按压器21而按压延伸片14。此时,对延伸片14施加的负荷F(N)在将延伸片14的张力设为T(N)时,以F=Tsinθ表示。sinθ为按压后的延伸片14相对于按压前的延伸片14的角度。由此,可通过测定负荷F而算出延伸片14的张力。再者,图4中,图示自下方按压延伸片14的示例,但亦可自上方按压延伸片14。又,通过按压器21按压的位置并无特别限定。
通过负荷传感器22测定所述负荷,并将所获得的负荷的数据传输至控制电路23。在控制电路23中,根据负荷数据而算出延伸片14的张力,以延伸片14的弹力成为特定值的方式调整延伸环12的高度而调整延伸片14的拉伸力。
例如,在控制电路23中,通过逻辑电路等对算出的张力值与基准值进行比较。在延伸片14的张力较基准值低的情形时,以调整延伸环12的高度直至通过增大延伸片14的拉伸力而使延伸片14的张力成为基准值为止的方式使用CPU等进行控制。亦可将相对于负荷的拉伸力预先作为数据表而存储在存储器。再者,当拉伸力超过固定值时,存在延伸片14断裂的情形,因此必须预先设定拉伸力的上限值。此时,较佳为在成为超过拉伸力的上限值的延伸环12的高度的时间点,提醒操作员更换延伸片14。
如上所述,可对延伸片14施加负荷,并通过测定该负荷而算出延伸片14的张力,且根据所算出的张力数据而调整延伸片14的拉伸力。
再者,在于调整部13设置按压器的情形时,亦可将用于半导体零件的拾取的移送头用作按压器。图5是用以说明将移送头用作按压器的情形的半导体装置的制造方法例的图。图5所示的按压器50具有移送头51,移送头51具有可安装按压夹具或拾取夹具的安装部52。
在使用按压器50的情形时,工序S5(拉伸力调整)中,在移送头51的安装部52安装按压夹具53并对延伸片14施加负荷而进行测定。进而,算出延伸片14的张力,并根据所算出的张力数据而调整延伸片14的拉伸力。此外,至于工序S5的说明,可适当引用参照图4的工序S5的说明。
其次,进行将安装在移送头51的安装部52的按压夹具53更换为拾取夹具54的工序Sx(夹具更换)。作为拾取夹具54,可使用例如套爪。
工序S7(拾取)中,使用拾取夹具54进行半导体零件15a(通过分离被处理体15而形成者)的拾取。此时,在拾取时使用其他按压器按压延伸片14的半导体零件15a贴附面的相反侧的面,由此可扩大半导体零件15a间之间隙,因此容易拾取半导体零件15a。
如上所述,作为按压器而使用能更换按压夹具与拾取夹具者,由此仅对现存的半导体制造装置的一部分加以改良便可构成本实施方式的半导体制造装置,因此可削减初始成本等。
调整部13的构成并不限定于所述构成。图6是用以说明调整部13的另一例的图。调整部13包括:振动器31,其使延伸片14振动;振动传感器32,其测定通过振动器31而产生的延伸片14的振动数;及控制电路33,其根据通过振动传感器32测定的振动数数据而算出延伸片14的张力,并根据所算出的张力而控制延伸环12的高度。
作为振动器31,只要使用能使延伸片14振动者即可,例如亦可使图6的按压器21上下连续动作来用作振动器31。
振动传感器32具有例如声发射传感器。例如,亦可在振动器31设置振动传感器32。又,亦可在延伸环12设置振动传感器32。
控制电路33具有根据自振动传感器32输入的振动数数据而控制延伸环12的高度的功能。控制电路33是使用例如CPU、存储器、逻辑电路等而构成。进而,亦可在控制电路33设置使延伸环12上下驱动的驱动电路。又,亦可通过控制电路33而控制晶片环11的高度。
图6所示的调整部13中,首先通过振动器31而使延伸片14振动。此时,延伸片14的振动数f(Hz)在将延伸片14的张力设为T(N),将延伸片14的长度设为L(m),且将延伸片14的线密度设为ρ(kg/m)时,以下式(1)表示。
f = 1 2 L T ρ - - - ( 1 )
由此,可通过测定振动数f而算出延伸片14的张力。再者,图6中,图示自下方使延伸片14振动的示例,但亦可自上方使延伸片14振动。
通过振动传感器32而测定所述振动数,并将所获得的振动数数据传输至控制电路33。在控制电路33中,根据振动数数据而算出延伸片14的张力,并以使算出的延伸片14的张力成为特定值的方式调整延伸环12的高度而调整延伸片14的拉伸力。亦可将相对于振动数的拉伸力预先作为数据表而存储在存储器中。延伸环12的高度的调整方法与图4所示的构成的调整部13的情形相同,因此可适当引用图4所示的调整部13的说明。
如上所述,可通过使延伸片14振动而基于振动数算出延伸片14的张力,并根据所算出的张力数据而调整延伸片14的拉伸力。
再者,调整延伸片14的拉伸力的工序并不限定于工序S5,例如亦可在将被处理体15贴附在延伸片14的工序之后、且分离被处理体15的工序之前进行。
在工序S6(图像辨识)中,通过拍摄已贴附在延伸片14上的半导体零件而进行半导体零件的图像辨识。
图7是用以说明工序S6(图像辨识)的示例的图。图7中图示图1所示的半导体制造装置1与摄像元件60。工序S6中,如图7所示般,通过摄像元件60而拍摄通过将被处理体15分离而形成的半导体零件15a。摄像元件60具有例如CCD(Charge CoupledDevice,电荷耦合器件)传感器或CMOS(Complementary Metal-Oxide-Semiconductor,互补金属氧化物半导体)传感器等光学式传感器或红外线传感器等。
通过利用摄像元件60侦测来自半导体零件15a的反射光而可拍摄半导体零件15a。此时,若延伸片14挠曲则反射光的方向改变,无法较佳地进行图像辨识。相对于此,通过使用本实施方式的半导体制造装置而可调整延伸片14的拉伸力,因此可抑制延伸片14的挠曲,从而可抑制图像辨识不良。
工序S7(拾取)中,对已进行图像辨识的半导体零件进行拾取。例如,根据通过图像辨识而获得的半导体零件的位置信息及角度信息等来进行半导体零件的拾取。由此,可准确地进行特定的半导体零件的拾取。拾取可使用例如套爪等进行。此外,亦可通过进行动作测试等而自动作频率或温度特性等观点考虑对半导体零件进行分级,并针对每一等级而分为复数次进行半导体零件的拾取。随着重复所述拾取,延伸片14易于劣化从而张力易于发生变化,因此较佳为使用能调整张力的本实施方式的半导体制造装置。
已进行拾取的半导体零件,例如经过打标工序等而制造成一个半导体封装。进而,亦可在将所述封装作为一个半导体芯片而搭载在其他配线基板上之后,再次进行所述工序S1至工序S7,从而形成积层有具有不同功能的复数个半导体芯片的SIP(System inPackage,系统级封装)型的半导体封装。
如上所述,本实施方式的半导体制造装置中,根据延伸片的张力而调整延伸片的拉伸力,由此可将延伸片的张力保持为适当值。由此,例如即便在延伸片慢慢劣化的情形时,亦可根据劣化的程度而调整延伸片的拉伸力。由此,可抑制延伸片的挠曲或断裂。
再者,所述实施方式是作为例示而提出者,并未意图限定发明的范围。所述新颖的实施方式能以其他各种形态实施,且可在不脱离发明的要旨的范围进行各种省略、置换、变更。该等实施方式或其变化包含在发明的范围或要旨中,并且包含在申请专利范围所记载的发明及其均等的范围内。
[符号的说明]
1     半导体制造装置
11    晶片环
12    延伸环
13    调整部
14    延伸片
15    被处理体
15a   半导体零件
21    按压器
22    负荷传感器
23    控制电路
31    振动器
32    振动传感器
33    控制电路
50    按压器
51    移送头
52    安装部
53    按压夹具
54    拾取夹具
60    摄像元件

Claims (5)

1.一种半导体制造装置,其特征在于包括:
延伸环;以及
调整部,其求出延伸片的张力,并根据所求出的所述张力而设定晶片环与所述延伸环的高低差,由此调整所述延伸片的拉伸力;且
所述晶片环包含中空部,在所述中空部使已贴附在所述延伸片上的被处理体露出并且固定所述延伸片;
所述延伸环是以与所述晶片环之间可相对地上下的方式设置在比所述晶片环的内缘更内侧處。
2.根据权利要求1所述的半导体制造装置,其特征在于所述调整部包括:
按压器,其按压所述延伸片;
负荷传感器,其测定所述按压器对所述延伸片施加的负荷;以及
控制电路,其使用通过所述负荷传感器测定出的所述负荷数据而算出所述延伸片的张力,并根据所算出的所述张力而控制所述延伸环的高度。
3.根据权利要求2所述的半导体制造装置,其特征在于所述按压器包含移送头;且
所述移送头包含安装部,所述安装部能安装对所述延伸片进行按压的按压夹具或进行半导体零件的拾取的拾取夹具。
4.根据权利要求1所述的半导体制造装置,其特征在于所述调整部包括:
振动器,其对所述延伸片施加振动;
振动传感器,其测定所述延伸片的振动数;以及
控制电路,其使用通过所述振动传感器测定出的所述振动数数据而算出所述延伸片的张力,并根据所算出的所述张力而控制所述延伸环的高度。
5.一种半导体装置的制造方法,其特征在于:
将延伸片固定在包含中空部的晶片环;
以在所述晶片环的所述中空部露出的方式,将被处理体贴附在所述延伸片上;
以贴附在所述延伸片的状态分离所述被处理体,由此形成半导体零件;
在延伸环与所述晶片环之间设置高低差而拉伸所述延伸片,所述延伸环是以与所述晶片环之间可相对地上下而设在比所述晶片环的内缘更内侧处;
求出通过拉伸所述延伸片的拉伸工序而拉伸后的所述延伸片的张力,并根据所求出的所述张力而调整所述延伸环的高度,进行所述半导体零件的拾取。
CN201410444281.XA 2014-03-14 2014-09-03 半导体制造装置及半导体装置的制造方法 Pending CN104916594A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-052714 2014-03-14
JP2014052714A JP2015177060A (ja) 2014-03-14 2014-03-14 半導体製造装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN104916594A true CN104916594A (zh) 2015-09-16

Family

ID=54085557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410444281.XA Pending CN104916594A (zh) 2014-03-14 2014-09-03 半导体制造装置及半导体装置的制造方法

Country Status (3)

Country Link
JP (1) JP2015177060A (zh)
CN (1) CN104916594A (zh)
TW (1) TW201535495A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878282A (zh) * 2017-05-10 2018-11-23 琳得科株式会社 分离装置及分离方法
CN110637355A (zh) * 2017-05-22 2019-12-31 日立化成株式会社 半导体装置的制造方法及扩展带

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6559032B2 (ja) * 2015-09-29 2019-08-14 リンテック株式会社 支持装置および支持方法
JP6814674B2 (ja) * 2017-03-24 2021-01-20 株式会社ディスコ シート拡張装置
JP7125650B2 (ja) * 2018-03-27 2022-08-25 株式会社東京精密 ウェーハ分割装置及び方法
JP2020178103A (ja) * 2019-04-22 2020-10-29 リンテック株式会社 シート支持装置およびシート支持方法
KR20230002491A (ko) * 2020-04-30 2023-01-05 린텍 가부시키가이샤 시트 박리 방법 및 시트 박리 장치, 그리고, 분할 방법 및 분할 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0729855A (ja) * 1993-07-12 1995-01-31 Sumitomo Electric Ind Ltd 半導体ウエハのエキスパンデイング方法
JP2011103314A (ja) * 2009-11-10 2011-05-26 Lintec Corp シート貼付装置及び貼付方法
CN102693930A (zh) * 2011-03-23 2012-09-26 株式会社日立高新技术仪器 裸片粘接机的拾取方法及裸片粘接机
JP2013026544A (ja) * 2011-07-25 2013-02-04 Disco Abrasive Syst Ltd ウェーハ拡張装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0729855A (ja) * 1993-07-12 1995-01-31 Sumitomo Electric Ind Ltd 半導体ウエハのエキスパンデイング方法
JP2011103314A (ja) * 2009-11-10 2011-05-26 Lintec Corp シート貼付装置及び貼付方法
CN102693930A (zh) * 2011-03-23 2012-09-26 株式会社日立高新技术仪器 裸片粘接机的拾取方法及裸片粘接机
JP2013026544A (ja) * 2011-07-25 2013-02-04 Disco Abrasive Syst Ltd ウェーハ拡張装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878282A (zh) * 2017-05-10 2018-11-23 琳得科株式会社 分离装置及分离方法
CN108878282B (zh) * 2017-05-10 2023-08-11 琳得科株式会社 分离装置及分离方法
CN110637355A (zh) * 2017-05-22 2019-12-31 日立化成株式会社 半导体装置的制造方法及扩展带
CN110637355B (zh) * 2017-05-22 2023-12-05 株式会社力森诺科 半导体装置的制造方法及扩展带

Also Published As

Publication number Publication date
JP2015177060A (ja) 2015-10-05
TW201535495A (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
CN104916594A (zh) 半导体制造装置及半导体装置的制造方法
US10504756B2 (en) Wafer processing method and apparatus
US10068872B2 (en) Mounting apparatus and method of correcting offset amount of the same
TWI619184B (zh) 確定和調整半導體元件接合相關平行度級別的系統和方法
TWI294655B (zh)
US8421491B2 (en) Active non-contact probe card
WO2016144356A1 (en) Stretchable electronics fabrication method with strain redistribution layer
JP2007035856A (ja) 集積回路の製造方法、集積回路の測定装置及びウェハ
US11295996B2 (en) Systems and methods for bonding semiconductor elements
EP1897119A1 (en) Semiconductor device bonding apparatus and method for bonding semiconductor device using the same
JP2007200934A (ja) プローブカードのプローブ針の針跡評価方法
JP2017208798A (ja) 水晶発振器及び水晶発振器の製造方法
KR101350499B1 (ko) 시험 장치, 시험 방법 및 제조 방법
US9290377B2 (en) Method of stacking a plurality of dies to form a stacked semiconductor device, and stacked semiconductor device
US20230298953A1 (en) Microelectronic assemblies including stiffeners around individual dies
JP4477044B2 (ja) 半導体装置の製造方法
TW385510B (en) Manufacturing method of semiconductor device and film carrier tape
KR101989946B1 (ko) 정렬마크를 구비한 cof 패키지용 필름
KR101990822B1 (ko) 칩 본딩 장치
US11791283B2 (en) Semiconductor device packaging warpage control
JP2013183115A (ja) 電子部品の製造方法
CN205879192U (zh) 传感器元件
US6277656B1 (en) Substrate removal as a function of acoustic analysis
KR101681027B1 (ko) 반도체 칩 분리 방법
KR20130048462A (ko) 반도체 장비 진단용 진동 측정장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150916