CN104914918A - 一种新型高速恒流驱动电路 - Google Patents

Abstract

恒流驱动电路被广泛的应用于显示和充电等需要恒定电流的电路，特别对于全彩显示应用，对恒流驱动电路的精度和速度提出了很高的要求，提高恒流驱动的开启关闭速度能有效的提高画面的刷新率，提高画面的清晰度；本发明公开了一种新型高速恒流驱动电路；本发明中的电路由运算放大器、主环路和辅助环路组成。

Description

一种新型高速恒流驱动电路

技术领域

本发明属于集成电路设计领域，特别用于需要高速恒流驱动的场合。

背景技术

恒流驱动电路的性能主要是输出电流的精度和驱动电路的速度；提高输出电流的精度就是要提高恒流驱动的输出阻抗，通过采用电流-电压负反馈可以得到足够精度的恒流源。

图1是一种典型的高输出阻抗高精度恒流驱动电路，采用电流-电压负反馈结构；电路由运算放大器OP、NMOS偏置管M₀、NMOS调整管M₁、控制开关S₁构成；运算放大器OP为常规的双端输入单端输出运放，运算放大器的输入正端连接到参考电压VREF，输入负端INN连接到M₀的漏极、M₁的源极，输出端V_G连接到M1栅极和开关S₁的一端；NMOS偏置管M₀源极接地，栅极连接到偏置电压V_Bais，漏级连接到运算放大器的输入负端INN和M₁的源极；NMOS调整管M₁的源极连接到运算放大器的输入负端INN和M₀的漏级，栅极连接到运算放大器的输出端V_G和开关S₁的一端，漏极连接到输出端I_OUT；控制开关S₁的一端连接到运算放大器的输出V_G，另一端接地。

当恒流驱动电路使能时，控制开关S₁由闭合变为断开，运算放大器对调整管M₁的栅电容充电，假设环路稳定工作时V_G电压为V₁、栅电容为C₁，运放的输出电流为I，栅电容充电时间t₁表达式[Equ.1]；对于一个典型30mA的恒流驱动电路，栅电容为C₁约为5pF，V_G电压为V₁约为1.5V，恒流驱动电路一般为多路输出，为降低静态功耗，运放的整体功耗不宜过大，运放的输出电流约为50uA，则充电时间为150ns，由于恒流驱动电路开启速度的限制，使该恒流驱动电路不能应用于超过5MHz的应用。

                                                                                                                 [Equ.1]。

发明内容

为提高恒流驱动电路的开启速度，可以通过以下三种方式：1、提高运算放大器的输出电流能力，该方法需要增大运算放大器的功耗，不适用于高速的恒流驱动电路，2、增加专用的加速充电电路，这种方式可以大大提高恒流驱动电路的速度，但是加速电路的精度有限，极易出现过充电或者欠充电现象，当这些现象出现后还是需要运算放大器来调整，速度不能保证，3、在恒流驱动电路不使能时保留栅电容上的电压不变，这样在恒流驱动使能时不再需要充电过程，从而彻底解决速度问题；本发明基于第三种思路。

基于上述思想，恒流驱动电路中，在主环路关闭时，利用辅助环路保持主环路中主要器件的工作点，使主环路再次开启时，减小主环路的建立时间，从而实现高速恒流驱动电路，主要的技术点有两个个方面：

1．采用双环路工作模式，使恒流驱动电路在使能和不使能时分别工作于不同的环路；

2．辅助环路在不使能时维持了主环路中结点的电压，在电路使能时不再需要对栅电容充电，减少了恒流驱动电路的开启时间。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1 典型恒流驱动电路；

图2 本发明的高速恒流驱动电路。

具体实施方式

以下结合附图，详细说明发明公开的一种新型高速恒流驱动电路的结构和工作过程。

恒流驱动电路中，在主环路关闭时，利用辅助环路保持主环路中主要器件的工作点，使主环路再次开启时，减小主环路的建立时间，从而实现高速恒流驱动电路；具体电路形式包含运算放大器、主环路和辅助环路三个部分；运算放大器OP为常规的双端输入单端输出运放，运算放大器的输入正端连接到参考电压VREF，输入负端INN连接到NMOS管M₀的漏极、NMOS管M₁的源极和开关S₂′的一端，输出端V_G连接到NMOS管M1和M3的栅极；主环路由运算放大器OP、NMOS偏置管M₀、调整管M₁、开关管M₄以及开关S₁、S₂构成，NMOS偏置管M₀源极接地，栅极连接到开关S₁和S₂的一端，漏级连接到运算放大器的输入负端INN，NMOS调整管M₁的源极连接到运算放大器的输入负端INN，栅极连接到运算放大器的输出端V_G，漏极连接到NMOS开关管M₄的源极，NMOS开关管M₄的源极连接到偏置管M₁的漏级，栅极连接到控制信号V_EN，漏极连接到输出端I_OUT，开关S₁的一端连接到偏置管M₀的栅极和S₂的一端，S₁的另一端连接到偏置电压V_Bais，开关S₂的一端连接到偏置管M₀的栅极和S₁的一端，S₂的另一端接地；辅助环路由运算放大器OP、NMOS偏置管M₂、NMOS调整管M₃、开关S₂′构成，NMOS偏置管M₂源极接地，栅极连接到偏置电压V_Bais，漏端连接到开关S₂′的一端和M₃的源极，NMOS调整管M₃的源极连接到开关S₂′的一端和M₁的漏级，栅极连接到运算放大器的输出端V_G，漏极连接到电源VDD，开关S₂′的一端连接到M₃的源极和M₂的漏级。

当恒流驱动电路使能，S1闭合，S2和S2′断开，VEN为高，则主环路工作，假设此时恒流驱动电路输出电流为I0；当恒流驱动电路不使能，S1断开，S2和S2′闭合，此时辅助环路工作，电路中、，所以辅助环路中M₃流过的电流为，通过选择合适的比值k，可以使辅助电路的电流维持在几微安；且无论主环路还是辅助环路工作时，运放输出信号V_G和运放输入负端电压INN均维持不变，所以调整管M1在恒流驱动电路开启时无需再充电。

综上所述，由于采用主环路和辅助环路并存的双环路结构，在恒流驱动使能和不使能时主环路和辅助环路轮流工作，使恒流驱动不使能时，辅助环路仍然能保证主环路中调整管的栅电容状态，使恒流驱动在使能时不再需要对调整管的栅电容充电，极大的提高了恒流驱动电路的开启速度。

Claims (4)

1.一种电路结构，包括：

恒流驱动电路中，在主环路关闭时，利用辅助环路保持主环路中主要器件的工作点，使主环路再次开启时，减小主环路的建立时间，从而实现高速恒流驱动电路；具体电路形式包含运算放大器、主环路和辅助环路三个部分；运算放大器OP为常规的双端输入单端输出运放，运算放大器的输入正端连接到参考电压VREF，输入负端INN连接到NMOS管M₀的漏极、NMOS管M₁的源极和开关S₂′的一端，输出端V_G连接到NMOS管M1和M3的栅极；主环路由运算放大器OP、NMOS偏置管M₀、调整管M₁、开关管M₄以及开关S₁、S₂构成，NMOS偏置管M₀源极接地，栅极连接到开关S₁和S₂的一端，漏级连接到运算放大器的输入负端INN，NMOS调整管M₁的源极连接到运算放大器的输入负端INN，栅极连接到运算放大器的输出端V_G，漏极连接到NMOS开关管M₄的源极，NMOS开关管M₄的源极连接到偏置管M₁的漏级，栅极连接到控制信号V_EN，漏极连接到输出端I_OUT，开关S₁的一端连接到偏置管M₀的栅极和S₂的一端，S₁的另一端连接到偏置电压V_Bais，开关S₂的一端连接到偏置管M₀的栅极和S₁的一端，S₂的另一端接地；辅助环路由运算放大器OP、NMOS偏置管M₂、NMOS调整管M₃、开关S₂′构成，NMOS偏置管M₂源极接地，栅极连接到偏置电压V_Bais，漏端连接到开关S₂′的一端和M₃的源极，NMOS调整管M₃的源极连接到开关S₂′的一端和M₁的漏级，栅极连接到运算放大器的输出端V_G，漏极连接到电源VDD，开关S₂′的一端连接到M₃的源极和M₂的漏级。

2.根据权利要求1所述恒流驱动电路，其特征在于采用了主环路和辅助环路。

3.根据权利要求1所述恒流驱动电路，其特征在于主环路在恒流驱动使能时工作，辅助环路在恒流驱动不使能时工作。

4.根据权利要求1所述恒流驱动电路，当恒流驱动不使能时，辅助环路可以保持主环路中主要器件的工作状态。