CN104901719A - 一种常见卫星干扰信号生成方法 - Google Patents

Abstract

一种常见卫星干扰信号生成方法，步骤如下：步骤一：干扰信号选择；步骤二：窄带、宽带干扰信号生成；步骤三：脉冲干扰信号生成；步骤四：多径干扰信号生成。本发明设计了一种常见卫星干扰信号生成方法，该方案生成的干扰信号，能够实现各项参数的灵活配置，大大缩短了测试周期和人力成本。设计中采用的各项算法易于在FPGA中实现且具有较强的通用性，模拟出的干扰信号能应用于卫星通信系统中的各项干扰测试项目中。

Description

一种常见卫星干扰信号生成方法

技术领域

本发明设计了一种常见卫星干扰信号生成方法，它与扩频通信、卫星通信等研究方向相关，属于卫星通信技术领域。

背景技术

卫星通信本身具有覆盖面积广，部署快速，通信传输线路稳定，通信系统投资不受通信距离长短的影响，便捷的组网和通信地点几乎不被地理环境所影响等特点。从90年代以来，卫星通信得到了高速的发展，但同时由于其自身特点的限制及所处环境的影响，正常的卫星通信往往易被来自地面各种各样、故意或无意的射频信号所干扰，进一步说，因为其系统的开放性，极易接收到一些恶意的信号干扰。所以，研究卫星通信的干扰技术，解决通信的安全问题，提高通信保障，具有很重要的意义。

复杂的电磁环境中存在自然的和人为的干扰，这些干扰对于卫星通信系统进行准确的信息传输有着重要的影响，同时卫星通信系统在不同干扰下的性能也是一项重要指标，因此在研制卫星通信系统设备的过程中评估设备的抗干扰性能是一项重要的研制环节，通过测试设备在不同干扰下的表现可以准确评估卫星通信设备的抗干扰性能。

普通的实验场地中自然出现的干扰信号的类型和参数并不能人为的控制，实验场地的电磁环境无法实现所研制设备所处电磁环境的真实性，要将研制的设备运送到其所处的环境中测试，需要花费很高的人力、财力资源，因此依赖于干扰源模拟系统来模拟真实的干扰电磁环境，进行系统实验和测试是一个快捷、高效的手段。生成的卫星干扰信号可以真实的模拟干扰环境，对设备的抗干扰效果做出准确的评估，其目的在于缩短新设备的研制周期，节约研制时间，节省研制经费。卫星干扰信号模拟的主要任务是通过计算机设定需要模拟的干扰类型及干扰参数，通过数字电路产生干扰信号，在实验室内形成逼真的电磁信号环境，从而验证卫星通信设备在正常运行中抗干扰的能力。

发明内容

1、发明目的：

本发明提出了一种常见卫星干扰信号生成方法，其目的是能够在卫星通信实验场产生类型和参数可控的干扰信号，形成逼真的电磁信号环境，从而验证卫星通信设备在正常运行中抗干扰的能力，该设计能够应用于诸如航天测控的各种测试场景。

2、技术方案：

该项设计由主控计算机与现场可编程门阵列(即FPGA)共同完成，其总体结构设计如图1所示。该方法能够产生测试中常用的窄带、宽带、脉冲和多径干扰。

本发明一种常见卫星干扰信号生成方法，该方法包含如下步骤：

步骤一：干扰信号选择

该方法可以让测试人员根据测试需求选择要生成的干扰信号，测试人员可以在主控计算机上通过图形界面选择窄带、宽带、脉冲或多径干扰信号，同时输入相应干扰信号参数，完成系统初始化设置，主控计算机将输入参数转换为FPGA配置参数下发到FPGA，根据运算生成干扰信号，如图2所示；

步骤二：窄带、宽带干扰信号生成

窄带、宽带干扰信号由高斯白噪声生成，所谓高斯白噪声实际就是满足独立同高斯分布条件的随机数，产生的高斯白噪声，通过一定的限带措施后，即可得到窄带、宽带干扰信号；

设计中首先采用斐波那契序列产生[0,1)均匀分布的随机数，将均匀分布的随机数变换成高斯分布的随机数采用的是中心极限定理：X1,X2,X3…为统计独立和同分布的随机变量，且均值为μ，方差为σ2>0，n个随机变量之和为Sn＝X1+X2+X3…+Xn，则新的随机变量Zn：

$Z_n=\frac{S_n-\mathrm{n\μ}}{\mathrm{\σ}\sqrt{n}}$

当n足够大时，Zn满足均值为0，方差为1的标准正太分布N(0,1)。

对n个[0,1)均匀分的布随机数，取μ＝1/2，σ2＝1/12，得：

$Z_n=\sqrt{\frac{12}{n}}(\underset{i=1}{\overset{n}{\mathrm{\Σ}}}{X}_i-\frac{n}{2})$

即为所需的标准高斯分布随机数；

设计中，取n＝48，得到计算式：

为了获得不同带宽的高斯白噪声，在获得了高斯随机数后，将其通过一个系数可重配置的滤波器，即可获得带宽可控的带限高斯白噪声。设计中滤波器采用系数对称的125阶有限长单位冲激响应(即FIR)滤波器，系统根据外部输入的干扰带宽，计算出FIR滤波器系数，将其装载到FPGA的先入先出队列(即fifo)中，同时根据输入的载噪比，计算出信号功率；FPGA内部将产生的高斯白噪声通过FIR滤波器，再与信号功率相乘，最终输出窄带与宽带干扰信号，如图3所示；

步骤三：脉冲干扰信号生成

脉冲干扰信号分为二相编码与线性调频信号两部分，如图4所示；设计中采用占空比和信号带宽两种控制方式对数据进行控制，占空比控制方式计算过程如下：

t＝r*T*f_s/n

其中，t为每个编码数据占用的时钟计数，r表示占空比，T为脉冲周期，f_s表示系统时钟频率，n为一个周期内编码数据个数。设计中选用13位巴克码，因此，n取值为13；

T_cnt＝T*f_s

其中，T_cnt表示一个脉冲周期占用的时钟计数；

若采用带宽控制方式则需根据输入信号带宽计算出相应参数，其计算过程如下：

t＝f_s/B

其中，t为每个编码数据占用的时钟计数，f_s表示系统时钟频率，B为输入的脉冲带宽。

一个脉冲周期的时钟计数计算方法与占空比方式相同；主控计算机软件将计算得到的t与T_cnt下发到FPGA进行编码数据时序控制；

线性调频信号需要外部输入调频信号带宽B，调频方向，占空比r与脉冲周期T；系统根据调频方向计算出载波频率控制字，计算公式为

$f_w=(f_c\±\frac{B}{2})*2^n/f_s$

其中，f_c为载波频率控制字，n为选用的数控振荡器(即NCO)位数，±的选取取决于线性调频的方向。

线性调频频率偏移通过下列公式计算

$f_b=\left(\frac{B*f_s}{r*T}\right)*2^n/f_s$

上位机软件将计算好的基准频率控制字和频率偏移通过外设部件互连标准(即PCI)总线接口传到FPGA，FPGA内部将频率控制字与频率偏移进行累加，驱动载波NCO生成不同频率的正余弦信号，最后，将数据与载波进行调制生成脉冲干扰信号；

步骤四：多径干扰信号生成

多路径是指接收机除接收到卫星信号的直射波之外，还接收到直射波的一份甚至多份反射波的现象；多路径在不同时间、不同地方通常表现出不同的特征；当某一卫星发生多路径干扰时，接收天线接收到该信号的直射波及其若干份反射波，于是接收机随后所处理的射频信号是这些直射波与反射波的叠加；

将直射波信号简写为

S(t)＝Ac(t)d(t)sin(2πft)

其中，A为信号幅度，c(t)为伪码，d(t)则表示数据，f为载波频率。信号经过反射后可以表示为如下公式

上式中，a_i为反射波信号幅值，τ_i表示反射波相对于直射波的信号延时，表示反射波相对于直射波的载波相位变化；由此可以看出，多径干扰的模拟主要体现在信号幅度以及信号延时方面；

设计中，主控计算机软件提供直射波信号与反射波信号功率比以及多径干扰信号相对于直射波信号延时，用户可以手动输入以上信息以模拟多径干扰；

系统设计中需要输出恒定的信号功率，因此，需要按照功率比计算出每路信号对应的功率；在延时模拟方面，主控计算机软件将延时变换成整数与32位小数伪码码片，计算方法如下式所示：

C_i＝t/R_c

其中，C_i为伪码计数，t表示模拟的延时，R_c为伪码速率。对伪码计数进行取整运算后得到整数伪码计数，然后根据下式计算出小数伪码计数C_f；

$C_f=\frac{t-\left(\mathrm{int}\right)C_i}{R_c}*2^{32}$

主控计算机将计算得到的整数与小数伪码计数以及功率因子传给FPGA进行多径干扰模拟；FPGA内部在信号开启时，伪码NCO按照系统时钟累加延时时间，在此段累加过程中，NCO溢出不产生伪码时钟，累加满足延时后，再次溢出开始产生伪码时钟，从而生成伪码；将伪码与数据按照对应关系相乘后，调制上载波，并进行功率控制，输出多径干扰信号，如图5所示。

其中，在步骤二中所述的“斐波那契序列”，又称黄金分割数列，指的是这样一个数列：0、1、1、2、3、5、8、13、21……。在数学上，斐波纳契数列以如下递归的方法定义：F(0)＝0，F(1)＝1，F(n)＝F(n-1)+F(n-2)(n≥2，n∈N*)。

其中，在步骤三、四中所述的“主控计算机软件”，是指运行于主控计算机上的界面交互软件，使用人员可以通过该界面设置相应参数，该参数经过相应运算后传递到FPGA进行干扰信号模拟。

3、优点及效果：

本发明设计了一种常见卫星干扰信号生成方法，该方案生成的干扰信号，能够实现各项参数的灵活配置，使用时将参数手动输入到主控计算机软件，软件会根据输入的参数自动完成干扰信号的产生，大大缩短了测试周期和人力成本。设计中采用的各项算法易于在FPGA中实现且具有较强的通用性，模拟出的干扰信号能应用于卫星通信系统中的各项干扰测试项目中。经测试，该方法能模拟出输出功率为20dBm的干扰信号，功率调节精度为±0.5dB。脉冲干扰信号重复周期与占空比可以任意设定，多径延时模拟精度不超过0.003ns。

附图说明

图1干扰信号模拟总体设计框图

图2系统处理流程图

图3窄/宽带干扰信号示意图

图4脉冲干扰信号示意图

图5多径干扰信号示意图

图中符号说明如下：

FPGA                   现场可编程门阵列

FIFO                先入先出队列

NCO                 数控振荡器

A                   功率控制因子

具体实施方式

下面通过一个具体实施实例来阐述本发明所提出的卫星干扰信号生成方法的一种实现方式。

该方法在Xilinx公司的FPGA V5系列芯片XC5VlX330T中实现，FPGA系统工作时钟为100MHz，设计采用分块处理思想，实现总体框图如图1所示，本发明一种常见卫星干扰信号生成方法，其具体实现过程包括如下步骤：

1步骤一：干扰信号选择：

系统启动前，需要对系统进行初始化配置，其配置流程如图2。测试人员根据测试要求，在主控计算机上选择要生成的干扰信号类型，并配置相应参数，包括：干扰带宽、功率控制、占空比、调频方向、多径干扰功率比和多径干扰延迟参数。主控计算机将相应参数下发到FPGA进行信号生成。

2步骤二：窄带、宽带干扰信号生成：

在主控计算机软件中，设置相应的干扰带宽和功率控制参数，软件按照相应参数计算出滤波器系数和噪声功率，并将其写入FPGA中。

FPGA中主要完成滤波器系数缓存，均匀分布随机数生成，带限高斯白噪声生成以及噪声功率控制功能，其设计结构如图3所示。

(1)滤波器系数缓存

FPGA内部调用异步FIFO IP核缓存滤波器系数，写入时钟为PCI总线时钟，读时钟采用系统时钟，深度设置为128。

(2)均匀分布随机数生成器

系统首先生成均匀分布的随机数，设置初始值为5678，按照算法进行逐级累加即可。

(3)高斯分布随机数生成器

该模块完成由均匀分布的随机数到高斯分布随机数的转变，模块按照中心极限定理生成高斯分布随机数，并完成去符号设计。去掉多余的符号位以保证输出的高斯分布随机数在16位宽的限制内拥有最大的幅值。

(4)FIR滤波器

将高斯分布随机数通过FIR滤波器生成带限高斯白噪声，FIR滤波器设计调用FIR IP核，采用Systolic Multiply-Accumulate结构，系统频率与采样频率设置为100MHz，设置126阶滤波器，系数配置为16位。

(5)功率控制器

将输出的带限高斯白噪声与功率因子相乘，生成功率可控的窄带与宽带干扰信号，功率因子由上位机计算后写入FPGA中，设计中采用32位数据表示，可以实现功率的精确控制。乘法运算调用乘法器IP核设计完成。

3步骤三：脉冲干扰信号生成：

在主控计算机软件中需要选择脉冲干扰信号，并输入占空比、带宽和调频方向等信息，如图4所示。软件按照步骤二中的公式计算出编码数据占用时钟计数、脉冲周期计数、载波频率控制字以及频率偏移，将计算结果传递给FPGA进行控制。

FPGA内部主要完成占空比时序控制，数据生成，线性调频频率控制字生成，载波生成功能。

(1)时序控制器

在系统时钟的控制下，该模块根据编码数据时钟计数和脉冲周期计数生成门控信号，当门控信号为高电平时，读取数据，完成编码调制。

(2)正余弦信号生成

该模块将载波频率控制字与频率偏移进行累加，用累加后的频率控制字的高16位控制正余弦查找表生成正余弦信号，正余弦查找表采用DDS IP核生成。

(3)调制器

调制器模块完成数据与载波的调制，在数据选择器的控制下，该模块生成二相编码数据与线性调频数据，将数据与正余弦信号相乘完成调制处理，生成脉冲干扰信号。

4.步骤四：多径干扰信号生成：

在主控计算机软件中选择多径干扰信号模拟，输入多径干扰信号功率比以及多径延时信息，主控计算机软件计算出信号功率和伪码延时，并将其传送到FPGA进行处理，其处理过程如图5所示。

按照功能要求，FPGA内部应包括数据缓存、伪码时钟控制、载波生成、伪码生成、调制和功率控制模块。

(1).伪码时钟控制模块

伪码时钟控制模块主要完成伪码时钟的生成，该模块接收上位机软件计算的多径延时码片计数，将小数延时初值置入伪码NCO，并对整数伪码延时进行计数控制。伪码NCO按照系统时钟进行累加，当累加溢出后，伪码延时整数计数加1，当达到延时初值后，伪码时钟模块产生本地伪码时钟，驱动伪码生成模块生成伪码。

(2).伪码生成模块

伪码生成模块存储各颗卫星伪码，系统可以根据用户需求，选择要模拟的卫星信号，将卫星号置入该模块生成相应的伪码序列，此外，该模块应对伪码相位进行精确控制，能够锁存测量时刻的整数伪码计数。

(3).数据缓存模块

该模块由Xilinx公司的异步FIFO IP核生成，用于存储电文数据。同时根据软件发送的数据速率控制指令，将数据速率与伪码速率相对应，实现数据速率的切换。

(4).载波生成模块

该模块实现对载波频率控制字的累加，用累加后的频率控制字的高16位控制正余弦查找表生成正余弦信号，正余弦查找表采用DDS IP核生成。

(5).调制模块

调制模块将对应的数据、伪码与载波进行调制，生成扩频信号。

(6).功率控制模块

该模块接收主控计算机下发的功率因子，将调制模块输出的扩频信号与相应的多径干扰功率因子相乘，实现对多径干扰信号的功率控制。

本发明成功的生成了卫星通信系统中多种常见的干扰信号，能够在卫星通信实验场产生类型和参数可控的干扰信号，形成逼真的电磁信号环境，从而验证卫星通信设备在正常运行中抗干扰的能力，缩短新设备的研制周期，节约研制时间，节省研制经费。该设计能够应用于诸如航天测控的各种测试场景。

Claims (3)

1.一种常见卫星干扰信号生成方法，其特征在于：该方法包含如下步骤：

步骤一：干扰信号选择

该方法能让测试人员根据测试需求选择要生成的干扰信号，测试人员在主控计算机上通过图形界面选择窄带、宽带、脉冲或多径干扰信号，同时输入相应干扰信号参数，完成系统初始化设置，主控计算机将输入参数转换为FPGA配置参数下发到FPGA，根据运算生成干扰信号；

步骤二：窄带、宽带干扰信号生成

窄带、宽带干扰信号由高斯白噪声生成，所谓高斯白噪声实际就是满足独立同高斯分布条件的随机数，产生的高斯白噪声，通过预定的限带措施后，即得到窄带、宽带干扰信号；

设计中首先采用斐波那契序列产生[0,1)均匀分布的随机数，将均匀分布的随机数变换成高斯分布的随机数采用的是中心极限定理：X1,X2,X3…为统计独立和同分布的随机变量，且均值为μ，方差为σ2>0，n个随机变量之和为Sn＝X1+X2+X3…+Xn，则新的随机变量Zn：

$Z_n=\frac{S_n-\mathrm{n\μ}}{\mathrm{\σ}\sqrt{n}}$

当n足够大时，Zn满足均值为0，方差为1的标准正太分布N(0,1)；

对n个[0,1)均匀分的布随机数，取μ＝1/2，σ2＝1/12，得：

$Z_n=\sqrt{\frac{12}{n}}(\underset{i=1}{\overset{n}{\mathrm{\Σ}}}{X}_i-\frac{n}{2})$

即为所需的标准高斯分布随机数；

设计中，取n＝48，得到计算式：

为了获得不同带宽的高斯白噪声，在获得了高斯随机数后，将其通过一个系数能重配置的滤波器，即获得带宽可控的带限高斯白噪声；设计中滤波器采用系数对称的125阶有限长单位冲激响应即FIR滤波器，系统根据外部输入的干扰带宽，计算出FIR滤波器系数，将其装载到FPGA的先入先出队列即fifo中，同时根据输入的载噪比，计算出信号功率；FPGA内部将产生的高斯白噪声通过FIR滤波器，再与信号功率相乘，最终输出窄带与宽带干扰信号；

步骤三：脉冲干扰信号生成

脉冲干扰信号分为二相编码与线性调频信号两部分；设计中采用占空比和信号带宽两种控制方式对数据进行控制，占空比控制方式计算过程如下：

t＝r*T*f_s/n

其中，t为每个编码数据占用的时钟计数，r表示占空比，T为脉冲周期，f_s表示系统时钟频率，n为一个周期内编码数据个数；设计中选用13位巴克码，因此，n取值为13；

T_cnt＝T*f_s

其中，T_cnt表示一个脉冲周期占用的时钟计数；

若采用带宽控制方式则需根据输入信号带宽计算出相应参数，其计算过程如下：

t＝f_s/B

其中，t为每个编码数据占用的时钟计数，f_s表示系统时钟频率，B为输入的脉冲带宽；

一个脉冲周期的时钟计数计算方法与占空比方式相同；主控计算机软件将计算得到的t与T_cnt下发到FPGA进行编码数据时序控制；

线性调频信号需要外部输入调频信号带宽B，调频方向，占空比r与脉冲周期T；系统根据调频方向计算出载波频率控制字，计算公式为

$f_w=(f_c\±\frac{B}{2})*2^n/f_s$

其中，f_c为载波频率控制字，n为选用的数控振荡器即NCO位数，±的选取取决于线性调频的方向；

线性调频频率偏移通过下列公式计算

$f_b=\left(\frac{B*f_s}{r*T}\right)*2^n/f_s$

上位机软件将计算好的基准频率控制字和频率偏移通过外设部件互连标准即PCI总线接口传到FPGA，FPGA内部将频率控制字与频率偏移进行累加，驱动载波NCO生成不同频率的正余弦信号，最后，将数据与载波进行调制生成脉冲干扰信号；

步骤四：多径干扰信号生成

多路径是指接收机除接收到卫星信号的直射波之外，还接收到直射波的一份甚至多份反射波的现象；多路径在不同时间、不同地方通常表现出不同的特征；当某一卫星发生多路径干扰时，接收天线接收到该信号的直射波及其反射波，于是接收机随后所处理的射频信号是这些直射波与反射波的叠加；

将直射波信号简写为

S(t)＝Ac(t)d(t)sin(2πft)

其中，A为信号幅度，c(t)为伪码，d(t)则表示数据，f为载波频率，信号经过反射后可以表示为如下公式

上式中，a_i为反射波信号幅值，τ_i表示反射波相对于直射波的信号延时，表示反射波相对于直射波的载波相位变化；由此看出，多径干扰的模拟体现在信号幅度以及信号延时方面；

设计中，主控计算机软件提供直射波信号与反射波信号功率比以及多径干扰信号相对于直射波信号延时，用户能手动输入以上信息以模拟多径干扰；

系统设计中需要输出恒定的信号功率，因此，需要按照功率比计算出每路信号对应的功率；在延时模拟方面，主控计算机软件将延时变换成整数与32位小数伪码码片，计算方法如下式所示：

C_i＝t/R_c

其中，C_i为伪码计数，t表示模拟的延时，R_c为伪码速率，对伪码计数进行取整运算后得到整数伪码计数，然后根据下式计算出小数伪码计数C_f；

$C_f=\frac{t-\left(\mathrm{int}\right)C_i}{R_c}*2^{32}$

主控计算机将计算得到的整数与小数伪码计数以及功率因子传给FPGA进行多径干扰模拟；FPGA内部在信号开启时，伪码NCO按照系统时钟累加延时时间，在此段累加过程中，NCO溢出不产生伪码时钟，累加满足延时后，再次溢出开始产生伪码时钟，从而生成伪码；将伪码与数据按照对应关系相乘后，调制上载波，并进行功率控制，输出多径干扰信号。

2.根据权利要求1所述的一种常见卫星干扰信号生成方法，其特征在于：在步骤二中所述的“斐波那契序列”，又称黄金分割数列，指的是这样一个数列：0、1、1、2、3、5、8、13、21……；在数学上，斐波纳契数列以如下递归的方法定义：F(0)＝0，F(1)＝1，F(n)＝F(n-1)+F(n-2)(n≥2，n∈N*)。

3.根据权利要求1所述的一种常见卫星干扰信号生成方法，其特征在于：在步骤三、四中所述的“主控计算机软件”，是指运行于主控计算机上的界面交互软件，使用人员通过该界面设置相应参数，该参数经过相应运算后传递到FPGA进行干扰信号模拟。