CN104679925A - 一种基于fpga的扩频信号发生器 - Google Patents

Abstract

一种基于FPGA的扩频信号发生器，其特征是以FPGA作为硬件开发平台，利用Verilog HDL语言及其图形开发工具完成基于DDS技术的中频载波的生成及其参数控制、扩频信号生成、以及以BPSK方式调制的中频载波信号的功能，并设计DA转换电路将FPGA输出的数字信号转换成模拟信号，用示波器观察验证信号的正确性。提供一个经济、便携带、低功耗、高精度且可配置的扩频信号发生器，以FPGA作为硬件开发平台，利用Verilog HDL语言及其图形开发工具完成基于DDS技术的中频载波的生成及其参数控制、扩频信号生成、以及以BPSK方式调制的中频载波信号的功能，并设计DA转换电路将FPGA输出的数字信号转换成模拟信号，用示波器观察验证信号的正确性。

Description

一种基于FPGA的扩频信号发生器

技术领域

本发明涉及的是一种信号发生器，特别涉及一种基于FPGA的扩频信号发生器。

背景技术

信号发生器是一种能产生各种信号的电子仪器，包括正余弦信号、PWM信号、脉冲信号、三角波信号等单一波形信号，还包括调频、调相、调幅这一类的调制信号。而且覆盖的频率非常广，从甚低频、低频、中频、高频、甚高频、特高频等，广泛应用在现代的电子设计、电力电子、军事对抗、探测制导、系统测试等领域，在现代电子技术的测试及研究领域，发挥着不可或缺的作用，不仅能为设计提供方便准确的各种信号，也能极大地提高电子设计的效率和可靠性。

在卫星导航接收机的基带处理、信号捕获等测试中往往需要高精度、可配置的扩频信号发生器。而传统的信号发生器一般都是基于直接频率合成和锁相环等模拟技术，信号的精度并不高，带有较大噪声和信号失真度大，特别是信号的频率分辨率低，且不能产生调制信号，这时往往不能满足实际系统的需求。市面上销售的专用卫星导航信号模拟器，能产生高精度、可配置的扩频信号，但是价格都非常昂贵，都在百万以上，经济开销很大，不适合一些小系统的开发测试。而且其体积大、功耗高，不方便携带使用和在条件恶劣的环境下测试系统。

发明内容

本发明的目的是提供一个经济、便携带、低功耗、高精度且可配置的扩频信号发生器。

本发明是这样实现的：以FPGA作为硬件开发平台，利用Verilog HDL语言及其图形开发工具完成基于DDS技术的中频载波的生成及其参数控制、扩频信号生成、以及以BPSK方式调制的中频载波信号的功能，并设计DA转换电路将FPGA输出的数字信号转换成模拟信号，用示波器观察验证信号的正确性。

本发明还包括：

（1）扩频信号生成模块的设计的顶层模块包括七个部分，有三个输入引脚和三个输出引脚，输入为全局时钟clk、异步复位时钟nrst和串口输入rx，输出为三线的SPI通信方式，分别为片选位SYNC、串行数据输出din和通信时钟sclk。所有模块的设计都是采用Verilog HDL语言实现的，主要包括RS232串口接收、DDS载波发生器、伪码发生器、BPSK载波调制和DA发送模块的设计。

（2）BPSK调制后载波的时域表达式为：

$e_0\left(t\right)=\left(\underset{n}{\mathrm{\Σ}}{d}_n{g}_s(t-{\mathrm{nT}}_s)\right){\cos \mathrm{\ω}}_{c}t$

式中：d_n为扩频码，g_s(t)为门函数，时域表达式为：

所以在一个扩频码的码元T_s内，e₀(t)的表达式为：

本发明的优点是：

（1）采用DDS技术设计正弦载波，具有传统方法不可比拟的优点，具有合成波形频率范围宽、频率分辨率高、任意波形输出能力。

（2）整个扩频信号生成模块都是在FPGA上完成的，相应地各个信号成分也都是数字信号，非常有利于信号间的调制，整个设计包括扩频调制和BPSK调制，通过这两种调制可以提高数据码的抗干扰能力和在介质中信号的传输能力

（3）根据卫星导航信号的格式，给出了扩频信号发生器由C/A码（12级金码）、信息码（5级m序列）和正弦载波组成的形式，整个系统工作在DS-BPSK方式。利用12级金码作为地址码不仅能增加通信地址码的数量，也能提高系统的抗干扰能力，最大限度地发挥该频段的利用率

附图说明

图1为系统总体框图；

图2为扩频信号生成模块的结构框图；

具体实施方式

下面结合附图举例对本发明做更详细地描述：

结合图1，图1是本发明的系统总体框图；扩频信号发生器整个系统分为三个部分：载波参数控制软件、基于FPGA的扩频信号生成模块和扩频信号显示与频谱分析。扩频信号发生器的设计指标为：载波频率可在1kHz至16.0368MHz变化，分辨率为0.02Hz，伪码的码率为1.023MHz、信息码的码率为50Hz。载波参数控制软件是扩频信号发生器的人机交互输入窗口，类似于信号发生器的控制面板，通过串口与FPGA通信来控制正弦载波的参数，包含频率、相位和幅度三个波形参数；基于FPGA的扩频信号生成模块是整个系统的核心部分，包含串口接收模块、DDS正弦载波模块、扩频码生成模块、BPSK调制模块和DA发送模块，它是整个系统的信号生成部分，完成了扩频信号发生器的主体功能；扩频信号显示与频谱分析包括两部分，DA转换电路完成将FPGA输出的数字信号转换成模拟信号以便示波器查看波形，也就是系统的显示部分。SignalTap II工具和Matlab用来完成对输出信号的频谱分析，其中SignalTap II完成对片内扩频信号的采样，Matlab完成对采样信号的频谱分析。

结合图2，图2是扩频信号生成模块的结构框图。扩频信号发生器选用的FPGA芯片型号为EP4CE15F17C8，它是Altera公司的一款Cyclone4系列芯片，包含的逻辑资源十分丰富，完全能满足设计的需求。整个设计的顶层模块包括七个部分，有三个输入引脚和三个输出引脚，输入为全局时钟clk、异步复位时钟nrst和串口输入rx，输出为三线的SPI通信方式，分别为片选位SYNC、串行数据输出din和通信时钟sclk。所有模块的设计都是采用Verilog HDL语言实现的，主要包括RS232串口接收、DDS载波发生器、伪码发生器、BPSK载波调制和DA发送模块的设计。

Claims (2)

1.一种基于FPGA的扩频信号发生器，其特征是以FPGA作为硬件开发平台，利用VerilogHDL语言及其图形开发工具完成基于DDS技术的中频载波的生成及其参数控制、扩频信号生成、以及以BPSK方式调制的中频载波信号的功能，并设计DA转换电路将FPGA输出的数字信号转换成模拟信号，用示波器观察验证信号的正确性。

2.根据权利要求1所述的一种基于FPGA的扩频信号发生器，其特征是扩频信号生成模块的设计的顶层模块包括七个部分，有三个输入引脚和三个输出引脚，输入为全局时钟clk、异步复位时钟nrst和串口输入rx，输出为三线的SPI通信方式，分别为片选位SYNC、串行数据输出din和通信时钟sclk。所有模块的设计都是采用Verilog HDL语言实现的，主要包括RS232串口接收、DDS载波发生器、伪码发生器、BPSK载波调制和DA发送模块的设计。