CN104900619A - 晶片级芯片封装结构及其制作方法 - Google Patents

Abstract

本发明公开了一种晶片级芯片封装结构及其制作方法。首先，在与导电焊垫相对应的位置处蚀刻出第一开口，然后，在预定切割道两侧相邻两个第一开口之间形成切除了上部的第二凸部；接着，在第二凸部上正对预定切割道的位置进行机械切割，切割出第二开口，第二开口底部进入支撑层；最后，依次铺设绝缘层、金属布线层及线路保护层。该工艺方法形成的封装结构中，支撑层与线路保护层直接相连，可将导电焊垫及介质层包覆在内，避免了液体沿介质层侧壁进入导电焊垫，进而将导电焊垫腐蚀，减少了可靠性失效的风险；提高了产品的可靠性。同时，在切割过程中，只需切割线路保护层、支撑层及衬底层，减少了切割制程中出现断刀、崩边等问题。

Description

晶片级芯片封装结构及其制作方法

技术领域

本发明涉及一种芯片封装结构及其制作方法，尤其涉及一种晶片级芯片封装结构及其制作方法。

背景技术

现有的晶片级芯片封装结构的制作方法通常包括如下步骤：首先，在晶片表面蚀刻出多个凹槽11及多个第一开口3，如图1所示，其中，中间的第一开口3为预定切割道位置；接着，如图2所示，在所述第一开口的表面形成一层绝缘层(通常为高分子材料或二氧化硅)；然后，自第一开口底部的绝缘层上向晶片正面延伸形成第三开口7，如图3所示；接着，在绝缘层上依次沉积一层金属布线层和线路保护层，如图4和图5所示。这种工艺方法及其结构有效地减少了切割过程中切割道位置处的晶片厚度，解决了由于切割道较厚造成切割崩边，进而影响产品的可靠性的问题。但这种工艺方法及其结构同时存在以下问题：1、由于凹槽11的开口过大，在布线过程中，线路的铺设范围受限。2、位于切割道位置的材料种类过多，可能会出现分层或切割等问题。

发明内容

为了解决上述技术问题，本发明提出一种晶片级芯片封装结构及其制作方法，此封装结构及其工艺方法克服了当前封装工艺及其结构的不足，能够增加布线空间、提升产品的封装良率及可靠性。

本发明的技术方案是这样实现的：

一种晶片级芯片封装结构，包括一晶片与衬底的键合片，所述晶片与衬底之间通过支撑层和粘结层进行连接，所述晶片包括若干芯片单元，相邻两个芯片单元之间具有预定切割道；相邻芯片单元的若干导电焊垫位于所述预定切割道的两侧，其特征在于：所述晶片背面上形成有与所述导电焊垫位置相对的第一开口，预定切割道两侧的相邻两第一开口之间形成有切除了上部的第二凸部；所述第二凸部上正对预定切割道的位置处形成有第二开口，所述第二开口的底部进入所述支撑层；所述第一开口内依次铺设有绝缘层、金属布线层和线路保护层，所述金属布线层通过一连通所述导电焊垫与所述第一开口的第三开口将晶片的电性引导至所述晶片的背面，所述线路保护层填入所述第二开口内。

一种晶片级芯片封装结构的制作方法，包括如下步骤：

步骤一，提供一晶片与衬底的键合片，所述晶片与衬底之间通过支撑层和粘结层进行连接，所述晶片包括若干芯片单元，相邻两个芯片单元之间具有预定切割道；

步骤二，自晶片的背面向正面延伸形成若干第一开口，所述第一开口与所述晶片的导电焊垫位置相对；将预定切割道两侧的相邻两第一开口之间的晶片部分称为第一凸部；

步骤三，自晶片的背面向正面延伸切除部分第一凸部，将剩余的晶片部分称为第二凸部；

步骤四，在第二凸部正对预定切割道的位置处形成第二开口，所述第二开口的底部进入所述支撑层；

步骤五，在晶片背面上、第一开口内、第二开口内及第二凸部上铺设一层绝缘层；

步骤六，在第一开口底部的绝缘层上形成暴露对应的导电焊垫的第三开口；

步骤七，在绝缘层上及第三开口内沉积一层金属布线层，将晶片内部的电性导出；

步骤八，在绝缘层、金属布线层及第二开口内上形成一层线路保护层。

作为本发明的进一步改进，所述第一开口的形成方法为干法蚀刻或湿法蚀刻。

作为本发明的进一步改进，所述第二开口通过机械切割或者蚀刻方法形成。

作为本发明的进一步改进，所述第三开口通过激光打孔方式形成。

作为本发明的进一步改进，还包括：

步骤九，在形成的线路保护层上，形成有若干第四开口，在所述第四开口上形成与金属布线层电连接的焊球；

步骤十，将上述晶片进行切割，形成单颗的芯片封装结构。

本发明的有益效果是：本发明提供一种晶片级芯片封装结构及其制作方法，首先，在与晶片的导电焊垫相对应的位置处蚀刻出第一开口，将预定切割道两侧的相邻两个第一开口之间的晶片部分称为凸部；接着，将凸部的上部水平切除一部分；在剩余凸部的中间位置处(预定切割道位置)形成第二开口，第二开口底部位于支撑层上；最后，依次铺设绝缘层、金属布线层及线路保护层，并切割成单颗晶片级芯片封装结构。该封装工艺形成的晶片级芯片封装结构中，支撑层与线路保护层直接相连，将导电焊垫及介质层包覆在内部，避免了液体或水汽沿介质层侧壁进入导电焊垫，进而将导电焊垫腐蚀的现象，减少了可靠性失效的风险，提高了产品的可靠性。同时，该封装工艺形成的晶片级芯片封装结构，在切割过程中，只需切割线路保护层、支撑层及衬底层。因此，减少了切割制程中出现断刀、崩边等问题。

附图说明

图1为现有晶片级芯片封装结构的制作方法中，在晶片表面蚀刻出多个凹槽及多个第一开口的结构示意图；

图2为现有晶片级芯片封装结构的制作方法中，在第一开口的表面形成绝缘层的结构示意图；

图3为现有晶片级芯片封装结构的制作方法中，自第一开口底部的绝缘层上向晶片正面延伸形成第三开口的结构示意图；

图4为现有晶片级芯片封装结构的制作方法中，在绝缘层及第三开口内形成金属布线层的结构示意图；

图5为现有晶片级芯片封装结构的制作方法中，在金属布线层上形成线路保护层的结构示意图；

图6为本发明提供的键合片的结构示意图；

图7为图6中结构在晶片背面形成第一开口及第一凸部后的封装结构示意图；

图8为图7中结构移除部分第一凸部形成第二凸部后的封装结构示意图；

图9为图8中结构在第二凸部上形成第二开口后的封装结构示意图；

图10为图9中结构在晶片表面铺设绝缘层后的封装结构示意图；

图11为图10中结构在第一开口底部的绝缘层上形成向晶片正面延伸的第三开口后的封装结构示意图；

图12为图11中结构在绝缘层上及第三开口内沉积一层金属布线层的封装结构示意图；

图13为图12中结构在绝缘层和金属布线层上形成线路保护层后的封装结构示意图。

结合附图，作以下说明：

1-粘结层                 2-支撑层

3-第一开口               4-第一凸部

5-第二凸部                  6-第二开口

7-第三开口                  8-绝缘层

9-金属布线层                10-线路保护层

11-凹槽                     100-晶片

101-导电焊垫                102-介质层

103-元件区                  200-衬底

具体实施方式

为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明，其目的仅在于更好理解本发明的内容而非限制本发明的保护范围。

参见图13，本发明涉及一种晶片级芯片封装结构，它包括一晶片100和衬底200的键合片，在本实施例中，所述晶片100可以为影像感测元件、微机电系统元件、运算处理元件等，其材质可以为硅。衬底200可以为玻璃或硅片。所述晶片100的正面包括导电焊垫101，介质层102和元件区103，导电焊垫101通过内部金属电路连接元件区103。所述晶片100与衬底200之间通过支撑层2和粘结层1进行连接，所述支撑层2可以连续也可以不连续。若连续，支撑层2覆盖晶片的元件区103；若不连续，支撑层2的间隙为晶片100的元件区103。

所述晶片100包括若干芯片单元，相邻两个芯片单元之间具有预定切割道；相邻芯片单元的若干导电焊垫位于所述预定切割道的两侧，所述晶片背面上形成有与所述导电焊垫位置相对的第一开口，预定切割道两侧的相邻两第一开口之间形成有切除了上部的第二凸部5；所述第二凸部5上正对预定切割道的位置处形成有第二开口6，所述第二开口的底部进入所述支撑层；所述第一开口内依次铺设有绝缘层8、金属布线层9和线路保护层10，所述金属布线层通过一连通所述导电焊垫与所述第一开口的第三开口7将晶片的电性引导至所述晶片的背面，较佳的，导电焊垫与金属布线层通过第三开口的侧壁相连，将电路引出；所述线路保护层填入所述第二开口内。键合片沿预定切割道切割后形成晶片级芯片封装结构，该封装结构中，线路保护层与支撑层直接相连，将导电焊垫包覆于内部，这样便避免了导电焊垫(铝)腐蚀现象，减少了可靠性通不过的风险；提高了产品的可靠性。同时，此封装结构在切割过程中，只需切割线路保护层、支撑层及衬底层。因此减少了切割制程中出现断刀、崩边等问题。

作为一种优选实施例，以下介绍本发明晶片级芯片封装结构制作方法，包括如下步骤：

步骤一，参见图6，提供一晶片100与衬底200的键合片，所述晶片100及衬底200之间通过支撑层2和粘结层1进行连接，所述晶片包括若干芯片单元，相邻两个芯片单元之间具有预定切割道；

步骤二，参见图7，自晶片的背面向正面延伸形成若干第一开口3，所述第一开口与所述晶片的导电焊垫位置相对；将预定切割道两侧的相邻两第一开口之间的晶片部分称为第一凸部4；形成第一开口的具体方法为涂布、曝光、显影，然后进行干法刻蚀，形成第一开口；预定切割道两侧的两个相邻第一开口之间的晶片部分形成第一凸部4。

步骤三，参见图8，自晶片的背面向正面延伸切除部分第一凸部4，将剩余的晶片部分称为第二凸部5；具体可利用机械切割的方式移除部分的第一凸部4，切除部分的纵向长度可以为0-100μm；

步骤四，参见图9，在第二凸部5正对预定切割道的位置处形成第二开口6，所述第二开口的底部进入所述支撑层；具体为在晶片的背面进行涂布、曝光、显影、然后通过干法或者湿法刻蚀的方法形成第二开口6。

步骤五，参见图10，在晶片背面上、第一开口内、第二开口内及第二凸部上铺设一层绝缘层8；

步骤六，参见图11，在第一开口底部的绝缘层上形成暴露对应的导电焊垫侧壁的第三开口7；形成第三开口的具体方法可为激光打孔或者激光烧蚀。

步骤七，参见图12，在绝缘层上及第三开口内沉积一层金属布线层9，将晶片内部的电性导出；具体方法为：在绝缘层上及第三开口内依次通过溅射、光刻、电镀、光刻胶剥离及金属刻蚀工艺，或者通过溅射、光刻、金属刻蚀及化学镀工艺，形成选择性的金属布线层。

步骤八，参见图13，在绝缘层8、金属布线层9及第二开口内上形成一层线路保护层10；形成线路保护层可以通过喷涂或者旋涂方法。

步骤九，在形成的线路保护层上，形成有若干第四开口，在所述第四开口上形成与金属布线层电连接的焊球；

步骤十，将上述晶片进行切割，形成单颗的芯片封装结构。

以上实施例是参照附图，对本发明的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本发明的实质的情况下，都落在本发明的保护范围之内。

Claims (6)

1.一种晶片级芯片封装结构，包括一晶片(100)与衬底(200)的键合片，所述晶片(100)与衬底(200)之间通过支撑层(2)和粘结层(1)进行连接，所述晶片包括若干芯片单元，相邻两个芯片单元之间具有预定切割道；相邻芯片单元的若干导电焊垫位于所述预定切割道的两侧，其特征在于：所述晶片背面上形成有与所述导电焊垫位置相对的第一开口，预定切割道两侧的相邻两第一开口之间形成有切除了上部的第二凸部(5)；所述第二凸部(5)上正对预定切割道的位置处形成有第二开口(6)，所述第二开口的底部进入所述支撑层；所述第一开口内依次铺设有绝缘层(8)、金属布线层(9)和线路保护层(10)，所述金属布线层通过一连通所述导电焊垫与所述第一开口的第三开口(7)将晶片的电性引导至所述晶片的背面，所述线路保护层填入所述第二开口内。

2.一种晶片级芯片封装结构的制作方法，其特征在于：包括如下步骤：

步骤一，提供一晶片(100)与衬底(200)的键合片，所述晶片(100)及衬底(200)之间通过支撑层(2)和粘结层(1)进行连接，所述晶片包括若干芯片单元，相邻两个芯片单元之间具有预定切割道；

步骤二，自晶片的背面向正面延伸形成若干第一开口(3)，所述第一开口与所述晶片的导电焊垫位置相对；将预定切割道两侧的相邻两第一开口之间的晶片部分称为第一凸部(4)；

步骤三，自晶片的背面向正面延伸切除部分第一凸部(4)，将剩余的晶片部分称为第二凸部(5)；

步骤四，在第二凸部(5)正对预定切割道的位置处形成第二开口(6)，所述第二开口的底部进入所述支撑层；

步骤五，在晶片背面上、第一开口内、第二开口内及第二凸部上铺设一层绝缘层(8)；

步骤六，在第一开口底部的绝缘层上形成暴露对应的导电焊垫的第三开口(7)；

步骤七，在绝缘层上及第三开口内沉积一层金属布线层(9)，将晶片内部的电性导出；

步骤八，在绝缘层(8)、金属布线层(9)及第二开口内上形成一层线路保护层(10)。

3.根据权利要求2所述的晶片级芯片封装结构的制作方法，其特征在于，所述第一开口的形成方法为干法蚀刻或湿法蚀刻。

4.根据权利要求2所述的晶片级芯片封装结构的制作方法，其特征在于，所述第二开口通过机械切割或者蚀刻方法形成。

5.根据权利要求2所述的晶片级芯片封装结构的制作方法，其特征在于，所述第三开口通过激光打孔方式形成。

6.根据权利要求2所述的晶片级芯片封装结构的制作方法，其特征在于，还包括：

步骤九，在形成的线路保护层上，形成有若干第四开口，在所述第四开口上形成与金属布线层电连接的焊球；

步骤十，将上述晶片进行切割，形成单颗的芯片封装结构。