CN104868917A - 模数转换器 - Google Patents

Abstract

本发明提供一种模数转换器，包括：电容阵列，采用电荷重分配和电容共享技术，适用于各级流水线在转换结束时，将其一半的电容用于其下一级流水线模数转换，其另一半电容用于电容复位，并用于下一次输入信号的采集和量化；逐次逼近逻辑电路，用于根据其上一级流水线中比较器的比较结果和/或其上一级流水线中共享电容的参考电压，选择电容阵列内各个电容的参考电压；比较器，用于将本级流水线共享电容对应的参考电压与输入信号的电压值进行比较，生成比较结果，并将比较结果输入至数字输出逻辑电路、下一级流水线逐次逼近逻辑电路；数字输出逻辑电路，用于量化每级流水线的比较结果输出数字输出信号。本发明不仅提高模数转换速度，还降低了功耗。

Description

模数转换器

技术领域

本发明涉及集成电路领域，更确切地来说，是涉及一种基于电荷重分配和电容共享的逐次逼近流水线模数转换器。

背景技术

模数转换器作为连续的模拟信号与离线的数字信号之间转换的桥梁，具有不可代替的作用，适用于大量不同的工业与消费应用的模数混合系统中。目前的模数转换器实现结构主要包括全并行、流水线、逐次逼近型、折叠插值、加减∑Δ和多路时分交织等结构，这些结构都有各自的优缺点，例如：全并行和折叠插值模数转换器虽然转换速度快，但是比较器的个数随着转换精度提高成指数级增加，不适合设计成高精度模数转换器；流水线结构的模数转换器包含运算放大器，需要额外的余量信号建立时间，不仅增加静态功耗，还严重影响转换速度；逐次逼近型模数转换器只需要一个比较器，结构简单，功耗面积最优，但是其串行转换过程严重限制转换速率；加减∑Δ模数转换器虽可达到很高的转换精度，但是转换速度很低，最高只能达到兆赫兹；上述结构类型的模数转换器转换精度和转换速度都存在严重的矛盾点。

即使多路时分交织结构的模数转换器能够缓和转换精度和转换速度的矛盾，在不影响转换精度的同时又提高了转换速度，但是其系统整体功耗面积随着通道数量线性增加的特点，严重依赖与单路模数转换器的转换精度、速度与最优功耗面积。因此，需要一种既高速又高精度同时低功耗设计的模数转换器。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种模数转换器，用于解决现有技术中模数转换器，无法同时满足低功耗、高速度与高精度的转换问题。

为实现上述目的及其他相关目的，本发明提供一种模数转换器，包括：多级流水线、参考电压产生电路与数字输出逻辑电路；其中，所述多级流水线内的每级所述流水线均包含逐次逼近逻辑电路、电容阵列和比较器；

所述电容阵列，其采用电荷重分配和电容共享技术，适用于在本级流水线转换结束时，将其一半的电容共享复用至其下一级流水线输入信号的采集和量化，其另一半电容用于电容复位，并共享复用于下一次输入信号的采集和量化；

所述逐次逼近逻辑电路，适用于根据其上一级流水线中所述比较器的比较结果和/或其上一级流水线中所述共享电容的参考电压，选择本级流水线中所述电容阵列内各个电容的参考电压；

所述比较器，适用于将本级流水线的共享电容所对应的参考电压与所述输入信号的电压值进行比较，生成比较结果，并将所述比较结果输入到所述数字输出逻辑电路，还将所述比较结果传输至其下一级流水线的逐次逼近逻辑电路；

所述参考电压产生电路，适用于根据每级流水线的逐次逼近逻辑电路的选择标准，向其下一级流水线提供对应的参考电压；

所述数字输出逻辑电路，适用于从高至低依次量化每级所述流水线中的比较结果，输出对应的数字输出信号。

优选地，所述多级流水线包括第一级流水线至第N级流水线，其中，每级所述流水线的电容阵列的电容量为其下一级流水线的电容阵列的电容量的两倍。

优选地，所述第一级流水线的输入端连接输入信号，其余每级所述流水线的输入端和其上一级流水线的余量电压相连；每级所述流水线的输入端与所述参考电压产生电路的输出端相连。

优选地，每级所述流水线的余量电压，为本级流水线的输入信号与本级流水线的参考电压之间的电压差值。

优选地，所述电容阵列采用电荷重分配和电容共享技术，实现各级流水线之间的余量电压依次传递，使得上一级流水线的余量电压依次与本级流水线的参考电压比较，输出量化结果，直至完成数据转换。

优选地，所述本级流水线的共享电容上极板总电荷与其下一级流水线电容阵列的上极板总电荷，满足电荷守恒。

优选地，每级所述流水线通过逐次逼近控制逻辑电路选择的参考电压值为其上一级流水线的参考电压值的一半，每级所述流水线的输入信号为其上一级流水线输出的余量电压。

优选地，所述参考电压产生电路，适用于当每级所述流水线中所述比较器输出结果为高电平，且其下一级流水线中所述逐次逼近逻辑电路接收到该高电平时，发出第一控制指令，使其下一级流水线中所述电容阵列的参考电压值为其上一级流水线参考电压值的正二分之一；还适用于当每级所述流水线中所述比较器输出结果为低电平，且其下一级流水线中所述逐次逼近逻辑电路接收到该低电平时，发出第二控制指令，使其下一级流水线中所述电容阵列的参考电压值为其上一级流水线参考电压值的负二分之一。

优选地，所述第一级流水线的输入信号为采样周期内采样的初始信号，所述第一级流水线的参考电压为参考电压产生电路输出的电压最大值的二分之一。

优选地，所述流水线的逐次逼近转换方式包括单比特转换或者多比特转换。

如上所述，本发明的模数转换器，具有以下有益效果：

采用基于电荷重分配和电容共享的模数转换器技术，不仅解决传统单通道模数转换器转换精度与转换速度之间的矛盾问题；还采用了逐次逼近转换的流水线输出技术，使得每个转换周期均输出了完整量化的数字信号，极大的提高了转换速率；利用电荷重分配和电容共享技术实现了各级流水线之间余量信号传递，不需要额外引入运算放大器和等待运算放大器的建立，增加转换速率的同时又降低系统功耗；采用电容共享技术，模数转换器整体电容数目只需要为传统单通道逐次逼近模数转换器转换精度要求的三倍以内，相对于相同转换精度和速度的多路时分交织结构的模数转换器，需要十倍传统单通道逐次逼近模数转换器电容个数而言，节省了70％以上的面积和功耗。

附图说明

图1显示为本发明实施例提供一种模数转换器原理框图；

图2显示为本发明实施例提供一种模数转换器结构框图；

图3显示为本发明实施例提供的3比特第一级流水线结构图；

图4显示为本发明实施例提供的3比特第二级流水线结构图；

图5显示为本发明实施例提供的3比特第三级流水线结构图；

图6显示为本发明实施例提供的3比特逐次逼近流水线控制逻辑图；

图7显示为本发明实施例提供的3比特时序关系图。

元件标号说明：

1、电容阵列，2、比较器，3、参考电压产生电路，4、逐次逼近逻辑电路，5、数字输出逻辑电路。

具体实施方式

以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。

请参阅图1至图7。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应落在本发明所揭示的技术内容所能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。

如图1所示，为本发明实施例提供一种模数转换器原理框图；包括：多级流水线、参考电压产生电路与数字输出逻辑电路；其中，所述多级流水线内的每级所述流水线均包含逐次逼近逻辑电路、电容阵列和比较器；

所述电容阵列1，其采用电荷重分配和电容共享技术，适用于在本级流水线转换结束时，将其一半的电容共享复用至其下一级流水线输入信号的采集和量化，其另一半电容用于电容复位，并共享复用于下一次输入信号的采集和量化；

其中，在每级所述电容阵列1的相位建立和模数转化过程中，所述电容阵列的所有电容均用于输入信号的采集，以及本级流水线输入信号的转换；当所述每级电容阵列1模数转换后，其一半的电容共享复用于其下一级流水线输入信号的采集和转换，其另一半电容用于电容复位，以及本级流水线中下次输入信号的采集和转换。

所述比较器2，适用于将本级流水线的共享电容所对应的参考电压与所述输入信号的电压值进行比较，生成比较结果，并将所述比较结果输入到所述数字输出逻辑电路5，还将所述比较结果传输至其下一级流水线的逐次逼近逻辑电路4；

所述参考电压产生电路3，适用于根据每级流水线的逐次逼近逻辑电路4的选择标准，向其下一级流水线提供对应的参考电压；

所述逐次逼近逻辑电路4，其采用二分查找的逐次逼近转换技术，适用于根据其上一级流水线中所述比较器2的比较结果和/或其上一级流水线中所述共享电容的参考电压，选择本级流水线中所述电容阵列1内各个电容的参考电压；

其中，所述二分查找的逐次逼近转换技术是在逐次逼近转换的基础上，将初次输入的参考电压为参考电压产生电路的最大电压值的二分之一，以后，逐次将每级流水线的参考电压依次设为其前一级流水线参考电压的一半，实现折半比较查找。

所述数字输出逻辑电路5，适用于从高至低依次量化每级所述流水线中的比较结果，输出对应的数字输出信号。

本实施例中，采用基于电荷重分配和电容共享技术，包括采用流水线转换结构、整体转换过程分为多级处理；各级流水线之间采用电荷重分配和电容共享技术传递余量电压，不需要余量电压以外的其它运算放大器，极大的降低了转换过程中的功耗；每级流水线采用逐次逼近型比较过程，根据上级流水线比较结果建立本级流水线比较参考电平，逐次比较，直至最后一级流水线完成转换。本技术中比较器2的个数与转换器整体转换精度成线性关系，并且未使用运算放大器，极大减少流水线级间建立时间的同时降低系统功耗。本技术每个比较周期都能输出完整的量化值，使其转换速率接近全并行模数转换器，但是功耗面积却远远小于相同转换精度速度的全并行模数转换器。

如图2所示，为本发明实施例提供一种模数转换器结构框图；包括：

参考电压产生电路3(Reference Generator)、多级流水线(各级流水线)Stage(1)～Stage(N)、数字输出逻辑电路5(Digital Output Logic)，各级流水线均包含逐次逼近逻辑电路4(SARLogic)、共享电容(第n-1级流水线至第n级流水线：C₁、C₂、C₃或C₂、C₄、C₅)、比较器2包括第一比较器COMP(1)至第N比较器COMP(N)，其中，N为大于等于1的自然数。在输入信号的转换过程中，所述各级流水线中的逐次逼近逻辑电路4根据上级流水线Stage(n-2)，对应得到比较结果V_COMPOUT(n-2)，结合上级流水线输出余量电压信号V_X(n-2),从所述参考电压产生电路3选择合适的参考电压V_C1、V_C2、V_C3，接入所述本级流水线Stage(n-1)共享电容C₁、C₂、C₃的下极板，得到输入信号与本级流水线Stage(n-1)参考电压之间的比较值V_X(n-1)。经过所述第n-1比较器COMP(n-1)得出本级流水线Stage(n-1)输入信号量化值。本发明通过所述电荷重分配和电容共享技术，将本级流水线Stage(n-1)部分含有与余量电压V_X(n-1)相关的电荷量的电容C₂、C₃共享复用到所述下级流水线Stage(n)，实现余量信号传递。所述数字输出逻辑电路5根据所述流水线各级Stage(1)～Stage(N)比较器2输出比较结果V_COMPOUT(1)～V_{COMPOUT (N)}，得到最终的量化数字输出信号D_out。

在输入信号的转换过程中，所述各级流水线中的逐次逼近逻辑电路4根据上级流水线Stage(n-1)，对应得到比较结果V_COMPOUT(n-1)，结合上级流水线输出余量电压信号V_X(n-1),从所述参考电压产生电路4选择合适的参考电压V_C4、V_C5、V_C6，接入所述本级流水线Stage(n)共享电容C₂、C₄、C₅的下极板，得到输入信号与本级流水线Stage(n)参考电压之间的比较值V_X(n)，经过所述第n比较器COMP(n)得出本级流水线Stage(n)输入信号量化值。本发明通过所述电荷重分配和电容共享技术，将本级流水线Stage(n)部分含有与余量电压V_X(n)相关的电荷量的电容C₄、C₅共享复用到所述下级流水线Stage(n+1)，实现余量信号传递。所述数字输出逻辑电路5根据所述流水线各级Stage(1)～Stage(N)比较器2输出比较结果V_COMPOUT(1)～V_COMPOUT(N)，得到最终的量化数字输出信号D_out。

具体地，所述第一级流水线的输入端连接输入信号V_in，其余每级所述流水线的输入端和其上一级流水线的余量电压相连；每级所述流水线的输入端与所述参考电压产生电路3的输出端相连。

具体地，每级所述流水线的余量电压，为本级流水线的输入信号与本级流水线的参考电压之间的电压差值。

具体地，所述电容阵列1采用电荷重分配和电容共享技术，实现各级流水线之间的余量电压依次传递，使得上一级流水线的余量电压依次与本级流水线的参考电压比较，输出量化结果，直至完成数据转换。

具体地，所述参考电压产生电路3，适用于当每级所述流水线中所述比较器2输出结果为高电平，且其下一级流水线中所述逐次逼近逻辑电路4接收到该高电平时，发出第一控制指令，使其下一级流水线中所述电容阵列1的参考电压值为其上一级流水线参考电压值的正二分之一；还适用于当每级所述流水线中所述比较器2输出结果为低电平，且其下一级流水线中所述逐次逼近逻辑电路4接收到该低电平时，发出第二控制指令，使其下一级流水线中所述电容阵列1的参考电压值为其上一级流水线参考电压值的负二分之一。

具体地，所述本级流水线的共享电容上极板(与所述比较器2输入端连接的极板为上极板，与所述逐次逼近逻辑电路4连接的电容极板为下极板)总电荷，与其下一级流水线电容阵列1的上极板总电荷之间满足电荷守恒原理。

在本实施例中，基于电荷重分配和电容共享技术进行流水线级间余量信号传递，每个转换周期结束后各级流水线一半电容共享复用于本级流水线中模数转换，另一半电容作为共享电容，共享复用于电容复位，并共享复用于下次输入信号采样及量化。因此，所述上级流水线Stage(n-1)比较结束后，其一半电容C₂、C₃共享复用于所述本级流水线Stage(n)进行数据转换，另一半电容C₁复位并共享复用于下次输入信号采样及量化。根据电荷守恒原理，所述本级流水线Stage(n)共享电容C₂、C₄、C₅的上极板电荷在所述上级流水线Stage(n-1)比较结束后，和所述本级流水线Stage(n)比较参考电平建立时满足电荷守恒，如公式(1)所示：

(V_X(n-1)-V_C2)C₂+(V_X(n-1)-V_C3)C₃＝(V_X(n)-V_C4)C₂+(V_X(n)-V_C5)C₄+(V_X(n)-V_C6)C₅  (1)

将公式(1)经过转换，从而得到所述本级流水线Stage(n)比较参考电平V_X(n)表达式，如公式(2)所示：

$V_{X\left(n\right)}=V_{X(n-1)}-\frac{1}{2}(V_{C2}+V_{C3})+\frac{1}{2}{V}_{C4}+\frac{1}{4}(V_{C5}+V_{C6})---\left(2\right)$

其中，公式(1)与(2)中，C₂、C₃为上级流水线Stage(n-1)中的共享电容，V_C2、V_C3分别为其对应的参考电压，V_X(n-1)为上级流水线Stage(n-1)参考电压与上级流水线的输入信号之间的比较值；同理，C₂、C₄、C₅为本级流水线Stage(n)中的共享电容，V_C4、V_C5、V_C6分别为其对应的参考电压，V_X(n)为本级流水线Stage(n)参考电压与本级流水线的输入信号之间的比较值。所述上级流水线Stage(n-1)共享电容C₃共享复用于所述本级流水线Stage(n)时，分裂为两个等值共享电容C₄、C₅。因此，所述上级流水线Stage(n-1)和所述本级流水线Stage(n)共享电容容值关系为C₁＝C₂+C₃、C₂＝C₃、C₃＝C₄+C₅、C₄＝C₅。

例如，假设上级流水线Stage(n-1)在比较结束时，其共享电容C₂、C₃下极板V_C2、V_C3分别接入参考电压1/2^n-1V_ref和0，本级流水线Stage(n)在建立时共享电容C₄、C₅下极板V_C5、V_C6分别接入电压1/2ⁿV_ref和0，上述公式(2)简化为：

$V_{X\left(n\right)}=V_{X(n-1)}-\frac{1}{2^n}{V}_{\mathrm{ref}}+\frac{1}{2}{V}_{C4}+\frac{1}{2^{n+2}}{V}_{\mathrm{ref}}---\left(3\right)$

此时，只需要根据公式(3)和本级Stage(n)量化精度要求，结合上级Stage(n-1)余量电压信号V_X(n-1),合理选择本级Stage(n)共享电容C₂下极板V_C4电压，就可得到输入信号与本级Stage(n)参考电压的比较关系。

具体地，所述多级流水线包括第一级流水线至第N级流水线，其中，每级所述流水线的电容阵列1的电容量为其下一级流水线的电容阵列1的电容量的两倍。

在本实施例中，本级流水线Stage(n)电容总电容值为其下一级流水线Stage(n+1)总电容值的两倍，本级流水线Stage(n)共享复用于下一级流水线Stage(n+1)转换的电容容值，且共享复用于下次输入信号采样和粗量化的电容容值相等，即本级流水线Stage(n)与其下一级流水线Stage(n+1)各共享电容容值关系为：C₁＝C₂+C₃、C₂＝C₃、C₂＝C₄+C₅、C₄＝C₅。

具体地，在转换输入信号时，每级流水线中的逐次逼近逻辑电路4根据其上一级流水线中比较器2输出的比较结果，以及其上一级流水线中的共享电容的下极板所连接的参考电压，选择所述本级流水线中共享电容所对应的参考电压，比较本级流水线中的参考电压与输入信号的电压值，得到对应的比较值，将所述比较值经过本级流水线中比较器2得到相应的量化值，所述数字输出逻辑电路5将每级流水线的比较器3得到的量化值转换为数字输出信号。

其中，所述流水线的逐次逼近转换方式包括单比特转换或者多比特转换。

具体地，每级所述流水线通过逐次逼近控制逻辑电路选择的参考电压值为其上一级流水线的参考电压值的一半，每级所述流水线的输入信号为其上一级流水线输出的余量电压。

其中，所述转换过程每个转换周期将释放转换精度所需一半的共享电容，共享复用于下一次输入信号采样和量化，降低系统功耗和面积。

具体地，所述第一级流水线的输入信号为采样周期内采样的初始信号V_in，所述第一级流水线的参考电压为参考电压产生电路3输出的电压最大值的二分之一。

具体地，所述参考电压产生电路3，适于根据本级流水线电容阵列1中单个电容与本级流水线中所述输入信号的电压值比较结果，当所述比较器2输出为高电平时，在本级流水线单个电容所对应的参考电压基础上，增加二分之一的参考电压，作为其下一级流水线单个电容的参考电压；当所述比较器2输出为低电平时，在本级流水线单个电容所对应的参考电压基础上，减少二分之一的参考电压，作为其下一级流水线单个电容的参考电压。

在本实例中，所述流水线各级转换依次按照逐次逼近过程进行，所述第一级流水线使输入信号与二分之一参考电压进行比较；第二级流水线根据第一级比较结果，判断本级每个电容所对应的参考电平在第一级单个电容所对应参考电平基础加上或者减去四分之一参考电压，再进行第二级比较。

当所述上级流水线中比较结果大于零时，则所述本级流水线的参考电压加上所述上级流水线的参考电压二分之一；当所述上级流水线中比较结果小于零时，则所述本级流水线的参考电压减去所述上级流水线的参考电压二分之一，同理，直至最后一级流水线完成转换要求。

在附图3至附图7中，本发明实施例采用3比特转换精度，针对该实施例的转换精度采用了三级流水线结构，每级流水线完成1比特逐次逼近过程，当转换精度增加时，可采用每级流水线完成多比特逐次逼近过程的方式加以实现，本文中“/”与电容关系描述公式中的“/”均表示“或”。如图3所示，为本发明实施例提供的3比特第一级流水线结构图；

包括两个相同容值的电容C₀，其上极板通过开关Φ_S分别连接输入信号V_in，其上极板通过开关S_stg1分别连接第一比较器COMP1正向输入端，其下极板通过开关Φ_S接地，从左至右第一个电容C₀通过开关S_stg1连接参考电压V_ref1，所述第二个电容C₀通过开关S_stg1接地，且所述第一比较器COMP1负向输入端接地，所述时钟信号Φ_S连接所述第一比较器COMP1的控制端，所述第一比较器COMP1输出端输出比较值V_COMPUT1。

如图4所示，为本发明实施例提供的3比特第二级流水线结构图；

包括最高位电容C_{b3_1}、C_{b3_2}，次高位电容C_{b2_1}、C_{b2_2}、C_{b2_3}，最低位电容C_{b1u_1}、C_{b1u_2}、C_{b1u_3}、C_{b1u_4}，且最低位电容与单位电容并联等效电容，其容值关系为：C_{b3_1}＝C_{b3_2}、C_{b2_1}＝C_{b2_2}＝C_{b2_3}＝C_{b1u_1}＝C_{b1u_2}＝C_{b1u_3}＝C_{b1u_4}、C_{b3_1}＝C_{b2_1}/C_{b2_2}/C_{b2_3}+C_{b1u_1}/C_{b1u_2}/C_{b1u_3}/C_{b1u_4}或C_{b3_2}＝C_{b2_1}/C_{b2_2}/C_{b2_3}+C_{b1u_1}/C_{b1u_2}/C_{b1u_3}/C_{b1u_4}。

所述最高位电容C_{b3_1}、C_{b3_2}的上极板分别通过开关Φ_S连接输入信号V_in，所述最高位电容C_{b3_1}的上极板通过开关S_{b3_stg2_1}连接第一比较器COMP1正向输入端，所述最高位电容C_{b3_2}的上极板通过开关S_{b3_stg2_2}连接所述第二比较器COMP2正向输入端，所述最高位电容C_{b3_1}、C_{b3_2}的下极板分别通过开关Φ_S接地，所述最高位电容C_{b3_1}的下极板通过开关S_{b3_stg2_1}连接参考电压V_ref1，所述最高位电容C_{b3_2}的下极板通过开关S_{b3_stg2_2}连接连接参考电压V_ref1。

所述次高位电容C_{b2_1}、C_{b2_2}、C_{b2_3}的上极板分别通过开关Φ_S连接输入信号V_in，所述次高位电容C_{b2_1}、C_{b2_2}、C_{b2_3}的下极板分别通过开关Φ_S接地，所述次高位电容C_{b2_1}在其上极板通过开关S_{b2_stg2_1}连接所述第二比较器COMP2正向输入端，在其下极板通过开关S_{b2_stg2_1}连接参考电压V_ref2；所述次高位电容C_{b2_2}在其上极板通过开关S_{b2_stg2_2}连接所述第二比较器COMP2正向输入端，在其下极板通过开关S_{b2_stg2_2}连接参考电压V_ref2；所述次高位电容C_{b2_3}在其上极板通过开关S_{b2_stg2_3}连接所述第二比较器COMP2正向输入端，在其下极板通过开关S_{b2_stg2_3}连接参考电压V_ref2。

所述最低位电容C_{b1u_1}、C_{b1u_2}、C_{b1u_3}、C_{b1u_4}的上极板分别通过开关Φ_S连接输入信号V_in，所述最低位电容C_{b1u_1}、C_{b1u_2}、C_{b1u_3}、C_{b1u_4}的上极板分别通过开关Φ_S接地，所述最低位电容C_{b1u_1}在其上极板通过开关S_{b1u_stg2_1}连接所述第二比较器COMP2正向输入端，在其下极板通过开关S_{b1u_stg2_1}接地；所述最低位电容C_{b1u_2}在其上极板通过开关S_{b1u_stg2_2}连接所述第二比较器COMP2正向输入端，在其下极板通过开关S_{b1u_stg2_2}接地；所述最低位电容C_{b1u_3}在其上极板通过开关S_{b1u_stg2_3}连接所述第二比较器COMP2正向输入端，在其下极板通过开关S_{b1u_stg2_3}接地；所述最低位电容C_{b1u_4}在其上极板通过开关S_{b1u_stg2_4}连接所述第二比较器COMP2正向输入端，在其下极板通过开关S_{b1u_stg2_4}接地；

所述第二比较器COMP2的负向输入端接地，所述第二比较器COMP2的控制端连接时钟信号Φ_S，所述第二比较器COMP2的输出端输出比较值V_COMPUT2。

如图5所示，为本发明实施例提供的3比特第三级流水线结构图；

包括：电容C_{b2_1}、C_{b2_2}、C_{b2_3}是共享复用图4中所述次高位电容C_{b2_1}、C_{b2_2}、C_{b2_3}，电容C_{b1_1}、C_{b1_2}、C_{b1_3}、C_{b1_4}是最低位电容，电容C_{bu_1}、C_{bu_2}、C_{bu_3}、C_{bu_4}是单位电容，其容值关系为：

C_{b2_1}＝C_{b2_2}＝C_{b2_3}，C_{b1_1}＝C_{b1_2}＝C_{b1_3}＝C_{b1_4}＝C_{bu_1}＝C_{bu_2}＝C_{bu_3}＝C_{bu_4}，C_{b2_1}＝＝C_{b1_1}/C_{b1_2}/C_{b1_3}/C_{b1_4}+C_{bu_1}/C_{bu_2}/C_{bu_3}/C_{bu_4}，或C_{b2_2}＝C_{b1_1}/C_{b1_2}/C_{b1_3}/C_{b1_4}+C_{bu_1}/C_{bu_2}/C_{bu_3}/C_{bu_4}，或C_{b2_3}＝C_{b1_1}/C_{b1_2}/C_{b1_3}/C_{b1_4}+C_{bu_1}/C_{bu_2}/C_{bu_3}/C_{bu_4}。

其中，所述电容C_{b2_1}、C_{b2_2}、C_{b2_3}的上极板分别对应通过开关S_{b2_stg3_1}、S_{b2_stg3_2}、S_{b2_stg3_3}连接第三比较器COMP3正向输入端，所述所述电容C_{b2_1}、C_{b2_2}、C_{b2_3}的上极板分别对应通过开关S_{b2_stg3_1}、S_{b2_stg3_2}、S_{b2_stg3_3}连接参考电压V_ref3；所述电容C_{b1_1}、C_{b1_2}、C_{b1_3}、C_{b1_4}的上极板分别对应通过开关S_{b1_stg3_1}、S_{b1_stg3_2}、S_{b1_stg3_3}、S_{b1_stg3_4}连接第三比较器COMP3正向输入端，所述电容C_{b1_1}、C_{b1_2}、C_{b1_3}、C_{b1_4}的上极板分别对应通过开关S_{b1_stg3_1}、S_{b1_stg3_2}、S_{b1_stg3_3}、S_{b1_stg3_4}连接参考电压V_ref4；所述电容C_{bu_1}、C_{bu_2}、C_{bu_3}、C_{bu_4}上极板分别对应通过开关S_{bu_stg3_1}、S_{bu_stg3_2}、S_{bu_stg3_3}、S_{bu_stg3_4}连接第三比较器COMP3正向输入端，所述电容C_{bu_1}、C_{bu_2}、C_{bu_3}、C_{bu_4}上极板分别对应通过开关S_{bu_stg3_1}、S_{bu_stg3_2}、S_{bu_stg3_3}、S_{bu_stg3_4}接地。所述第三比较器COMP3的负向输入端接地，所述第三比较器COMP3的控制端时钟信号Φ_S，所述第三比较器COMP3的输出端输出比较值V_COMPUT3。

如图6所示，为本发明实施例提供的3比特逐次逼近流水线控制逻辑图；3比特优选实施例逐次逼近流水线控制逻辑图，图中Φ_S、V_COMPOUT1、V_COMPOUT2和V_COMPOUT3表示输入信号，S_stg1、S_{b3_stg2_1}、S_{b3_stg2_1}至S_{bu_stg3_4}表示输出信号，通过各级比较值输出的具体值判断各级开关的闭合状态，使得各级开关控制关系、参考电压值和完整数字量化值，完成数据转换。当时钟信号Φ_S高电平时，模数转换器进入采样和建立阶段，当时钟信号Φ_S低电平时，模数转换器进入数据转换阶段。

如图7所示，为本发明实施例提供的3比特时序关系图。

当时钟信号Φ_S高电平时，模数转换器进入采样建立相位，第一级流水线两个电容C₀上极板通过开关Φ_S接入输入信号V_in，其下极板通过开关Φ_S接入地电平；第二级流水线分别从最高位电容C_{b3_1}、C_{b3_2}，次高位电容C_{b2_1}、C_{b2_2}、C_{b2_3}，最低位与单位电容并联等效电容C_{b1u_1}、C_{b1u_2}、C_{b1u_3}、C_{b1u_4}中选择空闲电容采样输入信号，例如，假设最高位电容C_{b3_2}、次高位电容C_{b2_2}、最低位与单位电容并联等效电容C_{b1u_2}为空闲，则空闲电容C_{b3_2}、C_{b2_2}、C_{b1u_2}上下极板分别通过开关Φ_S接入输入信号V_in，下极板通过开关Φ_S接入地电平。

此时，第二级流水线、第三级流水线将进入本级参考电压相位建立阶段，上一个采样相位采样的输入信号已经在上一个转换相位被第一级粗量化，输出为最高位数字量化值，本次采样相位时，第二级流水线将对上一个采样相位采样到的输入信号根据第一级流水线粗量化结果接入适当参考电压值，建立本次本级流水线比较相位输入信号与参考信号关系，例如，假设第二级流水线上次采样电容最高位到最低位分别为C_{b3_1}、C_{b2_1}、C_{b1u_1}，其所有电容的上极板均接入第二比较器COMP2正向输入端，最高位电容C_{b3_1}的下极板将根据第一级流水线对上次采样信号的粗量化结果进行判断，如果判断结果为正，则接入参考电压值“V_ref”，如果判断结果为负，则接入电压值“0”，次高位电容C_{b2_1}的下极板直接接入参考电压值“V_ref”，最低位与单位电容并联等效电容C_{b1u_1}下极板直接接入参考电压值“0”。

第一级流水线对最初输入信号V_in进行第一次的比较量化，得到第一次量化结果，所述第二级流水线对第一次量化结构进行第二次的比较量化，得到第二次量化结果，所述第三级流水线对第二次量化结果进行第三次的比较量化，得到第三次的量化结果。例如，假设第二级流水线在第一次量化结构进行高位粗量化时，使用的次高位到最低位电容分别是C_{b2_3}、C_{b1u_3}，根据电荷重分配和电容共享技术，第三级流水线本次将共享复用第二级流水线对第一次量化结果高位粗量化使用的电容，即共享电容C_{b2_3}、C_{b1u_3}，将第二级流水线最低位与单位电容并联等效电容分裂成第三级流水线最低位和单位电容C_{b1_3}、C_{bu_3}，则第三级流水线量化电容为C_{b2_3}、C_{b1_3}、C_{bu_3}，此时，第三级量化电容C_{b2_3}、C_{b1_3}、C_{bu_3}上极板接入第三比较器COMP3正向输入端，次高位电容C_{b2_3}下极板根据第二级流水线对第一次量化结果次高位粗量化结果进行判断，如果判断结果为正，则接入参考电压“Vref”，如果判断结果为负，则接入参考电压“-1/2Vref”，最低位电容C_{b1_3}下极板直接接入参考电压“-1/2Vref”，单位电容C_{bu_3}下极板直接接入参考电压“0”。

当时钟信号Φ_S低电平时，模数转换器进入比较相位，如图3、4、5所示第一比较器COMP1、第二比较器COMP2、第三比较器COMP3比较输入信号与各级参考电压值，得出各级输入信号的量化值。

时钟信号Φ_S表示采样建立和数据转换时钟信号，时钟信号S_x表示图3、4、5中所有控制开关时钟信号。

在本发明的技术方案中，以3比特转换精度作为基于电荷重分配和电容共享模数转换器技术的一种优选实施例进行详细解释说明，任何采用本技术方案的设计思想增加或者减少转换精度的应用、改变各级采样电容个数的应用，每级流水线采用多比特粗量化的应用，以及将单端电路工作模式变成差分电路工作模式的应用，都应视作本发明的保护范围之内。

在本实施例中，本发明的转换器相对于转换精度和速度相同的多路时分交织结构的模数转换器，例如，当采用多路时分交织结构构建一个10bit 1GSPs的模数转换器，需要10个10bit100MSPs的单通道逐次逼近转换器；而采用本发明构建10bit 1GSPs的模数转换器，所需电容数目，为上述多路时分交织结构模数转换器相同电容数目的十分之三即可，因此，相对于来说，节省了70％以上的面积和功耗。

综上所述，本发明采用基于电荷重分配和电容共享的模数转换器技术，不仅解决传统单通道模数转换器转换精度与转换速度之间的矛盾问题；还在实现逐次逼近比较过程流水线输出过程中，使每个转换周期均输出了完整量化的数字信号，极大的提高了转换速率；利用电荷重分配和电容共享技术实现了各级流水线之间余量信号传递，不需要额外引入运算放大器和等待运算放大器的建立，增加转换速率的同时又降低系统功耗；采用电容共享技术，模数转换器整体电容数目只需要为传统单通道逐次逼近模数转换器转换精度要求的三倍以内，相对于相同转换精度和速度的多路时分交织结构的模数转换器需要十倍传统单通道逐次逼近模数转换器电容个数而言，节省了70％以上的面积和功耗。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种模数转换器，其特征在于，包括：多级流水线、参考电压产生电路与数字输出逻辑电路；其中，所述多级流水线内的每级所述流水线均包含逐次逼近逻辑电路、电容阵列和比较器；

所述电容阵列，其采用电荷重分配和电容共享技术，适用于在本级流水线转换结束时，将其一半的电容共享复用至其下一级流水线输入信号的采集和量化，其另一半电容用于电容复位，并共享复用于下一次输入信号的采集和量化；

所述逐次逼近逻辑电路，其采用二分查找的逐次逼近转换技术，适用于根据其上一级流水线中所述比较器的比较结果和/或其上一级流水线中所述共享电容的参考电压，选择本级流水线中所述电容阵列内各个电容的参考电压；

所述比较器，适用于将本级流水线的共享电容所对应的参考电压与所述输入信号的电压值进行比较，生成比较结果，并将所述比较结果输入到所述数字输出逻辑电路，还将所述比较结果传输至其下一级流水线的逐次逼近逻辑电路；

所述参考电压产生电路，适用于根据每级流水线的逐次逼近逻辑电路的选择标准，向其下一级流水线提供对应的参考电压；

所述数字输出逻辑电路，适用于从高至低依次量化每级所述流水线中的比较结果，输出对应的数字输出信号。

2.根据权利要求1所述的模数转换器，其特征在于，所述多级流水线包括第一级流水线至第N级流水线，其中，每级所述流水线的电容阵列的电容量为其下一级流水线的电容阵列的电容量的两倍。

3.根据权利要求2所述的模数转换器，其特征在于，所述第一级流水线的输入端连接所述输入信号，其余每级所述流水线的输入端和其上一级流水线的余量电压相连；每级所述流水线的输入端与所述参考电压产生电路的输出端相连。

4.根据权利要求3所述的模数转换器，其特征在于，每级所述流水线的余量电压，为本级流水线的输入信号与本级流水线的参考电压之间的电压差值。

5.根据权利要求1所述的模数转换器，其特征在于，所述电容阵列采用电荷重分配和电容共享技术，根据各级流水线之间的余量电压依次传递，使得上一级流水线的余量电压依次与本级流水线的参考电压比较，输出量化结果，直至完成数据转换。

6.根据权利要求1所述的模数转换器，其特征在于，所述本级流水线的共享电容上极板总电荷与其下一级流水线电容阵列的上极板总电荷之间，满足电荷守恒。

7.根据权利要求1所述的模数转换器，其特征在于，每级所述流水线通过逐次逼近控制逻辑电路选择的参考电压值为其上一级流水线的参考电压值的一半，每级所述流水线的输入信号为其上一级流水线输出的余量电压。

8.根据权利要求1所述的逐次逼近流水线转换器，其特征在于，所述参考电压产生电路，适用于当每级所述流水线中所述比较器输出结果为高电平，且其下一级流水线中所述逐次逼近逻辑电路接收到该高电平时，发出第一控制指令，使其下一级流水线中所述电容阵列的参考电压值为其上一级流水线参考电压值的正二分之一；还适用于当每级所述流水线中所述比较器输出结果为低电平，且其下一级流水线中所述逐次逼近逻辑电路接收到该低电平时，发出第二控制指令，使其下一级流水线中所述电容阵列的参考电压值为其上一级流水线参考电压值的负二分之一。

9.根据权利要求8所述的模数转换器，其特征在于，所述第一级流水线的输入信号为采样周期内采样的初始信号，所述第一级流水线的参考电压为参考电压产生电路输出的电压最大值的二分之一。

10.根据权利要求1所述的模数转换器，其特征在于，所述流水线的逐次逼近转换方式包括单比特转换或者多比特转换。