CN109905125B - 模数转换器以及模数转换方法 - Google Patents
模数转换器以及模数转换方法 Download PDFInfo
- Publication number
- CN109905125B CN109905125B CN201711282348.4A CN201711282348A CN109905125B CN 109905125 B CN109905125 B CN 109905125B CN 201711282348 A CN201711282348 A CN 201711282348A CN 109905125 B CN109905125 B CN 109905125B
- Authority
- CN
- China
- Prior art keywords
- sub
- converter
- analog
- stage
- digital converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 13
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 101100434411 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADH1 gene Proteins 0.000 description 2
- 101150102866 adc1 gene Proteins 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
一种模数转换器和模数转换方法，通过额外查找增加电压的覆盖范围，从而消除流水线ADC放大器失配、增益级偏移或增益误差带来的影响，并可以使用码密度的校正算法。
Description
技术领域
本发明涉及模拟数字转换技术，尤其涉及一种模数转换器以及模数转换方法。
背景技术
流水线(pipelined)ADC(模数转换器或模数转换器)，又称为子区式ADC，它是一种高效和强大的模数转换器。它能够提供高速、高分辨率的模数转换，并且具有令人满意的低功率消耗和很小的芯片尺寸；经过合理的设计，还可以提供优异的动态特性。在高速高精度应用场合，流水线已经是一种应用广泛、倍受青睐的结构。流水线ADC包括串联连接的多级子转换器，每一子转换器均为一个单级的ADC，相邻的子转换器之间串联有放大器(又称余量放大器residue amplifier)。然而，放大器失配(comparator offset)、增益级偏移(gainstage offset)或增益误差(gain error)会影响流水线ADC的精度。
发明内容
本发明所要解决的技术问题在于，提供一种高精度的模数转换器以及模数转换方法。
为了解决上述问题，根据本发明的一个方面，提供一种模数转换器，包括：串联连接的X级子转换器，X≥2；其中，至少有一个第z级所述子转换器包括主步查找和至少一额外查找，所述额外查找位于所述主步查找之后，所述主步查找用于确定第z-1级所述子转换器中权重的放大倍数，所述额外查找用于增加第z级所述子转换器的余量覆盖范围，z取值为2至X。通过额外查找增加第z级所述子转换器的电压覆盖范围，从而消除第z级所述子转换器与第z-1级所述子转换器之间的放大器失配、增益级偏移或增益误差带来的影响。
可选的，在所述的模数转换器中，所述模数转换器还包括运算单元，所述运算单元将所有所述子转换器的输出进行迭代移位相加，前一子转换器的输出依次相对于后一子转换器的输出左移后相加，且左移的位数等于后一子转换器的步数，以得到总输出。
可选的，在所述的模数转换器中，第y级所述子转换器为Ny位My步，所述总输出等效的单级模数转换器为N位M步，y取值1至X，则
可选的，在所述的模数转换器中，在所述总输出等效的单级模数转换器中，
S(j)＝Sy(ay)×2N(y+1)×2N(y+2)×...×2NX，
其中，
S(j)为所述总输出等效的单级模数转换器中第j步的权重，Sy(ay)为第y级子转换器中第ay步的权重，所述总输出等效的单级模数转换器中第j步对应第y级子转换器中第ay步，第h级子转换器为Nh位，y取值1至X，j取值1至M，所述总输出等效的单级模数转换器为M步。
可选的，在所述的模数转换器中，所述运算单元按照以下关系得到最终输出Dout：
所述总输出等效的单级模数转换器为M步，b[i]为第i位的，S(i)为第i步的权重，S(M)为第M步的权重，S(0)表示等效的单级模数转换器的最低有效位。
可选的，在所述的模数转换器中，所有的所述子转换器均为逐次逼近型转换器，所述子转换器的每一步通过一个比较电容实现；相邻的所述子转换器之间串联有放大器；使用基于码密度的校正算法对所述总输出等效的单级模数转换器的电容失配进行校正。
可选的，在所述的模数转换器中，每一个所述额外查找形成一个冗余。
本发明还提供一种模拟数字转换方法，包括以下步骤：
提供串联连接的X级子转换器，X≥2；其中，
至少有一个第z级所述子转换器中，在主步查找之后增加至少一额外查找，所述主步查找用于确定第z-1级所述子转换器中权重的放大倍数，所述额外查找用于增加第z级所述子转换器的余量覆盖范围，z取值为2至X。通过额外查找增加第z级所述子转换器的电压覆盖范围，从而消除第z级所述子转换器与第z-1级所述子转换器之间的放大器失配、增益级偏移或增益误差带来的影响。
可选的，在所述的模拟数字转换方法中，将所有所述子转换器的输出进行迭代移位相加，前一子转换器的输出依次相对于后一子转换器的输出左移后相加，且左移的位数等于后一子转换器的步数，以得到总输出；
第y级所述子转换器为Ny位My步，所述总输出等效的单级模数转换器为N位M步，y取值1至X，则
在所述总输出等效的单级模数转换器中，
S(j)为所述总输出等效的单级模数转换器中第j步的权重，Sy(ay)为第y级子转换器中第ay步的权重，所述总输出等效的单级模数转换器中第j步对应第y级子转换器中第ay步，第h级子转换器为Nh位，y取值1至X，j取值1至M，所述总输出等效的单级模数转换器为M步；
所述运算单元按照以下关系得到最终输出Dout：
所述总输出等效的单级模数转换器为M步，b[i]为第i位的，S(i)为第i步的权重，S(M)为第M步的权重，S(0)表示等效的单级模数转换器的最低有效位。
可选的，在所述的模拟数字转换方法中，所有的所述子转换器均为逐次逼近型转换器，所述子转换器的每一步通过一个比较电容实现；相邻的所述子转换器之间串联有放大器；使用基于码密度的校正算法对所述总输出等效的单级模数转换器的电容失配进行校正；每一个所述额外查找形成一个冗余。
附图说明
下面结合附图和具体实施方式来详细说明本发明：
图1为两级结构的流水线模数转换器的电路框图示意图；
图2为第1级子转换器为3位3步且第2级子转换器为3位4步的查找过程示意图；
图3为迭代移位相加的逻辑示意图；
图4为合并后等效的单级(6位7步)ADC进行查找的过程示意图；
图5为额外查找增加第2级子转换器电压覆盖范围的示意图；
图6为模拟数字转换方法的流程示意图。
具体实施方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。
如图1所示，为两级结构的流水线模数转换器的电路框图示意图，流水线ADC 1包括串联连接的两级子转换器，分别为：第1级子转换器Sub-ADC1和第2级子转换器Sub-ADC2。第1级子转换器Sub-ADC1和第2级子转换器Sub-ADC2之间串联有放大器110，所述放大器110对余量(residue)进行放大。运算单元120对第1级子转换器Sub-ADC1的输出D1out和第2级子转换器Sub-ADC2的输出D2out进行运算，得到最终输出Dout。
第1级子转换器Sub-ADC1可以为SAR(逐次逼近寄存器型)ADC，可以通过二分查找方法(binary search)进行查找的步骤(查找的步骤即比较的步骤)。第2级子转换器Sub-ADC2也可以为SAR(逐次逼近寄存器型)ADC，可以通过二分查找方法(binary search)进行主步查找的步骤，并在主步查找之后，增加额外查找，消除放大器失配(comparatoroffset)、增益级偏移(gain stage offset)或增益误差(gain error)。
参考图2，第1级子转换器Sub-ADC1为N1位(bit)，N1＝3，第1级子转换器Sub-ADC1具有M1步(step)，M1＝3(表示比较3次)，权重(step size，又称步长)依次为S1＝[4,2,1,1]，其中，[4,2,1,1]中的前3个[4,2,1]表示用于比较的权重[4,2,1,1]中的最后一个1表示S1(0)＝1，S1(0)为了保证第1级子转换器Sub-ADC1的3位量程，即23＝4+2+1+1＝8。一般的，M1步至少需要M1+1个权重来保证N1位量程。在第1级子转换器Sub-ADC1中，3步为主步查找，实现3位查找，第1级子转换器Sub-ADC1的电压覆盖范围FR1＝10V。
第2级子转换器Sub-ADC2为N2位(bit)，N2＝3，第2级子转换器Sub-ADC2具有M2步(step)，M2＝4(表示比较4次)，权重(step size，又称步长)依次为S2＝[4,2,1,1,1]，其中，[4,2,1,1,1]中的前4个[4,2,1,1]表示用于比较的权重，[4,2,1,1,1]中的最后一个1表示S2(0)＝1，S2(0)＝1表示第2级子转换器Sub-ADC2的最低有效位LSB为1。在第2级子转换器Sub-ADC2中，前3步为主步查找，实现3位查找；第4步为额外查找，用于增加第2级子转换器Sub-ADC2的电压覆盖范围，实现超范围(over-range)覆盖，第2级子转换器Sub-ADC2的电压覆盖范围FR2＝12.5V。
当第1级子转换器Sub-ADC1的满量程FS为10V时，如果流水线ADC 1的输入电压Vin＝7.125V，Vin＝7.125V输入给第1级子转换器Sub-ADC1，第1级子转换器Sub-ADC1开始进行查找。进行查找的顺序为第一次查找P11、第二次查找P12、第三次查找P13，查找的顺序号与步的序号成反向排列，即进行第一次查找P11(查找的顺序号为1)时，步的序号为3，依次类推。在进行第一次查找P1(查找的顺序号为1)时，步的序号为3，即第3步，第3步的权重S1(3)＝4，第2位的输出b1[2]＝1；在进行第二次查找P12(查找的顺序号为2)时，步的序号为2，即第2步，第2步的权重S1(2)＝2，第1位的输出b1[1]＝0；在进行第三次查找P13(查找的顺序号为3)时，步的序号为1，即第1步，第1步的权重S1(1)＝1，第0位的输出b1[0]＝1。经过上面的查找步骤，得到第1级子转换器Sub-ADC1的输出D1out为[101]。其中，S1(a1)表示第1级中第a1步的权重，b1[c1]表示第1级中第c1位的输出，a1取值1至M1，c1取值0至M1-1。
第1级子转换器Sub-ADC1的余量为7.125-5×(10÷8)＝0.875V，所述放大器110对余量进行放大。2级子转换器Sub-ADC2为3位(bit)，所以，余量被放大8倍(8x)，第2级子转换器Sub-ADC2输入的余量电压Vresidue＝0.875×8＝7V，第2级子转换器Sub-ADC2开始进行查找。进行查找的顺序为第一次查找P21、第二次查找P22、第三次查找P23、第四次查找P24，查找的顺序号与步的序号成反向排列，即进行第一次查找P21时，步的序号为4，依次类推。在进行第一次查找P21(查找的顺序号为1)时，步的序号为4，即第4步，第4步的权重S2(4)＝4，第3位的输出b2[3]＝1；在进行第二次查找P22(查找的顺序号为2)时，步的序号为3，即第3步，第3步的权重S2(3)＝2，第2位的输出b2[2]＝0；在进行第三次查找P23(查找的顺序号为3)时，步的序号为2，即第2步，第2步的权重S2(2)＝1，第1位的输出b2[1]＝1；在进行第四次查找P24(查找的顺序号为4)时，步的序号为1，即第1步，第1步的权重S2(1)＝1，第0位的输出b2[0]＝0。经过上面的查找步骤，得到第2级子转换器Sub-ADC2的输出D2out为[1010]。其中，S2(a2)表示第2级中第a2步的权重，b2[c2]表示第2级中第c2位的输出，a2取值0至M2，c2取值0至M2-1。
所述运算单元120将第1级子转换器Sub-ADC1的输出D1out和第2级子转换器Sub-ADC2的输出D2out按照权重进行迭代移位相加，迭代移位相加的数字算法逻辑如图3所示，第1级子转换器Sub-ADC1的输出D1out[101]向左移4位得到[1010000]，然后左移后的[1010000]与第2级子转换器Sub-ADC2的输出D2out[1010]相加得到N位M步的数字输出码——总输出D’[1011010]，b[i]表示第i位的输出，i取值为6至0，N＝6，M＝8。总输出D’权重依次为S＝[32,16,8,4,2,1,1,1]，其中，左移位对应步的权重为第1级子转换器Sub-ADC1相应步的权重乘以N2。总输出D’权重依次为S＝[32,16,8,4,2,1,1,1]可以理解为：第1级子转换器Sub-ADC1的S＝[4,2,1,1]被放大8倍后变成S＝[32,16,8,8]，第2级子转换器Sub-ADC2把最后一个8再细化，就形成了S＝[32,16,8,[4,2,1,1,1]]，其中，[32,16,8,4,2,1,1,1]中的前7个[32,16,8,4,2,1,1]表示用于比较的权重，[32,16,8,4,2,1,1,1]中的最后一个1表示S(0)＝1，S2(0)＝1表示等效的单级ADC的最低有效位LSB为1。
从而，将第1级子转换器Sub-ADC1和第2级子转换器Sub-ADC2的两级流水线ADC的输出合并为单级ADC的输出。如图4所示，在合并的单级ADC中，输入电压Vin＝7.125V，超范围覆盖OR＝10.3125V。进行查找的顺序为第一次查找P1、第二次查找P2、…、第七次查找P7，其中，第一次查找P1至第三次查找P3依次对应第一次查找P11至第三次查找P13，第四次查找P4至第七次查找P7依次对应第一次查找P21至第四次查找P24。查找的顺序号与步的序号成反向排列，即进行第一次查找P1时，步的序号为7，依次类推。
在进行第一次查找P1时，步的序号为7，即第7步，第7步的权重S(7)＝32，第6位的输出b[6]＝1；在进行第二次查找P2时，步的序号为6，即第6步，第6步的权重S(6)＝16，第5位的输出b[5]＝0；…；在进行第7次查找P7时，步的序号为1，即第1步，第1步的权重S(1)＝1，第0位的输出b[0]＝0。经过上面的查找步骤，得到总输出D’[1011010]。其中，S(a)表示第a步的权重，b[c]表示第c位的输出，a取值0至M，c取值0至M-1。
所述运算单元120根据以下公式(1)将总输出D’[1011010]转换为最终输出Dout，
其中，S(M)表示第M步的权重，S(i)表示第i步的权重，S(0)为1(其中，S(0)表示ADC的最低有效位LSB，一般情况下，S(0)为1，当ADC存在失配时，S(0)可能不为1)，b[i]表示第i位的输出，b[0]表示第0位的输出。
根据总输出D’[1011010]和S＝[32,16,8,4,2,1,1,1]，得到：
Dout＝S(7)+(2×b[6]-1)×S(6)+(2×b[5]-1)×S(5)+(2×b[4]-1)×S(4)+(2×b[3]-1)×S(3)+(2×b[2]-1)×S(2)+(2×b[1]-1)×S(1)+(b[0]-1)×S(0)
＝32+(2×1-1)×16+(2×0-1)×8+(2×1-1)×4+(2×1-1)×2+(2×0-1)×1+(2×1-1)×1+(0-1)×1
＝32+16-8+4+2-1+1-1
＝45
合并的单级ADC为6位7步，N＜M，通过子二分查找方法(sub-binary search)形成冗余，在子二分查找方法(sub-binary search)中，至少有一个后一步的权重小于前一步的权重的一半。合并的单级ADC可以通过基于码密度(code density)的校正算法(calibration algorithm)进行校正。由于冗余的存在，直方图(histogram)或输出代码密度中的一些直条(bin)可以为零。零代码bin表示一个缺失的代码。在对合并的单级ADC进行子二分查找方法时会出现一些错误(error)，使得一个输入(模拟信息)可以被合并为多个6步的数字输出码，而还有一部分数字输出码为空。由于输入的模拟信息不会丢失，所以，错误(error)是可以被数字校正(digital calibration)的。所述总输出可以使用基于码密度(code-density)的校正算法(calibration algorithm)对电容失配进行校正。
如图2所示，在第2级子转换器Sub-ADC2中，由于在主步查找后进行额外查找——第四次查找P24，所以，相比于只有主步查找，参考电平REF的范围从0～7扩大到-1～8；如图5所示，在进行放大时，如有存在放大器失配、增益级偏移或增益误差，输入Vin的余量Vreside可能会超出主步查找的范围(Main Range，即0～7)，落入额外查找的范围(Extended Range，即-1或8)，从而消除放大器失配、增益级偏移或增益误差带来的影响，提高流水线ADC基于码密度的校正算法的准确性；如图4所示，当将第1级子转换器Sub-ADC1和第2级子转换器Sub-ADC2的结构合并时，相比于只有主步查找，参考电平REF的实际范围从0～63扩大到-1～64，实现超范围覆盖。
图6为模拟数字转换方法的流程示意图。将子转换器串联连接：第1级子转换器Sub-ADC1和第2级子转换器Sub-ADC2串联连接；将所有所述子转换器的输出进行迭代移位相加：将第1级子转换器Sub-ADC1和第2级子转换器Sub-ADC2的输出进行迭代移位相加，以得到总输出D’；使用基于码密度的校正算法对电容失配进行校正。
本发明的具体实施例如上所述，但本发明并不限于上述公开的范围，例如：
额外查找并不限于为1步，可以为多步，每一步形成一个冗余；
额外查找中每一步的权重并不限于为1，还可以为其它值；
主步查找中可以有多个冗余，第y级所述子转换器的主步查找为Ny位My步，My-Ny＝e，则主步查找具有e个冗余。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实例的限制，上述实例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等同物界定。
Claims (3)
1.一种模数转换器，其特征在于，包括：
串联连接的X级子转换器，X≥2；其中，至少有一个第z级所述子转换器包括主步查找和至少一额外查找，所述额外查找位于所述主步查找之后，所述主步查找用于确定第z-1级所述子转换器中权重的放大倍数，所述额外查找用于增加第z级所述子转换器的余量覆盖范围，z取值为2至X，
运算单元，所述运算单元将所有所述子转换器的输出进行迭代移位相加，前一子转换器的输出依次相对于后一子转换器的输出左移后相加，且左移的位数等于后一子转换器的步数，以得到总输出，其中，第y级所述子转换器为Ny位My步，所述总输出等效的单级模数转换器为N位M步，y取值1至X，则
在所述总输出等效的单级模数转换器中，
S(j)为所述总输出等效的单级模数转换器中第j步的权重，Sy(ay)为第y级子转换器中第ay步的权重，所述总输出等效的单级模数转换器中第j步对应第y级子转换器中第ay步，第h级子转换器为Nh位，y取值1至X，j取值1至M，所述总输出等效的单级模数转换器为M步，所述运算单元按照以下关系得到最终输出Dout：
所述总输出等效的单级模数转换器为M步，b[i]为第i位的输出，S(i)为第i步的权重，S(M)为第M步的权重，S(0)表示等效的单级模数转换器的最低有效位，每一个所述额外查找形成一个冗余；使用基于码密度的校正算法对所述总输出等效的单级模数转换器的电容失配进行校正。
2.如权利要求1所述的模数转换器，其特征在于，所有的所述子转换器均为逐次逼近型转换器，所述子转换器的每一步通过一个比较电容实现；相邻的所述子转换器之间串联有放大器。
3.一种模拟数字转换方法，包括以下步骤：
提供串联连接的X级子转换器，X≥2；其中，
至少有一个第z级所述子转换器中，在主步查找之后增加至少一额外查找，所述主步查找用于确定第z-1级所述子转换器中权重的放大倍数，所述额外查找用于增加第z级所述子转换器的余量覆盖范围，z取值为2至X，
将所有所述子转换器的输出进行迭代移位相加，前一子转换器的输出依次相对于后一子转换器的输出左移后相加，且左移的位数等于后一子转换器的步数，以得到总输出；
第y级所述子转换器为Ny位My步，所述总输出等效的单级模数转换器为N位M步，y取值1至X，则
在所述总输出等效的单级模数转换器中，
S(j)为所述总输出等效的单级模数转换器中第j步的权重，Sy(ay)为第y级子转换器中第ay步的权重，所述总输出等效的单级模数转换器中第j 步对应第y级子转换器中第ay步，第h级子转换器为Nh位，y取值1至X，j取值1至M，所述总输出等效的单级模数转换器为M步；
运算单元按照以下关系得到最终输出Dout：
所述总输出等效的单级模数转换器为M步，b[i]为第i位的输出，S(i)为第i步的权重，S(M)为第M步的权重，S(0)表示等效的单级模数转换器的最低有效位，所有的所述子转换器均为逐次逼近型转换器，所述子转换器的每一步通过一个比较电容实现；相邻的所述子转换器之间串联有放大器；使用基于码密度的校正算法对所述总输出等效的单级模数转换器的电容失配进行校正；每一个所述额外查找形成一个冗余。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711282348.4A CN109905125B (zh) | 2017-12-07 | 2017-12-07 | 模数转换器以及模数转换方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711282348.4A CN109905125B (zh) | 2017-12-07 | 2017-12-07 | 模数转换器以及模数转换方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109905125A CN109905125A (zh) | 2019-06-18 |
| CN109905125B true CN109905125B (zh) | 2022-09-27 |
Family
ID=66939001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711282348.4A Active CN109905125B (zh) | 2017-12-07 | 2017-12-07 | 模数转换器以及模数转换方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109905125B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102904579A (zh) * | 2012-10-25 | 2013-01-30 | 吴海峰 | 基于逐次逼近法的编码压缩方法 |
| CN104868917A (zh) * | 2015-05-28 | 2015-08-26 | 中国电子科技集团公司第二十四研究所 | 模数转换器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100843554B1 (ko) * | 2006-08-31 | 2008-07-04 | 삼성전자주식회사 | 멀티-채널 파이프라인드 신호 변환기 |
| EP2388923B1 (en) * | 2010-05-21 | 2013-12-04 | Stichting IMEC Nederland | Asynchronous digital slope analog-to-digital converter and method thereof |
| US8941518B2 (en) * | 2012-02-14 | 2015-01-27 | Hittite Microwave Corporation | Methods and apparatus for calibrating pipeline analog-to-digital converters having multiple channels |
-
2017
- 2017-12-07 CN CN201711282348.4A patent/CN109905125B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102904579A (zh) * | 2012-10-25 | 2013-01-30 | 吴海峰 | 基于逐次逼近法的编码压缩方法 |
| CN104868917A (zh) * | 2015-05-28 | 2015-08-26 | 中国电子科技集团公司第二十四研究所 | 模数转换器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109905125A (zh) | 2019-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6563445B1 (en) | Self-calibration methods and structures for pipelined analog-to-digital converters | |
| JP4532808B2 (ja) | Ａ／ｄコンバータの較正 | |
| KR101140349B1 (ko) | 다단 연속 근사 레지스터 아날로그 디지털 변환기 | |
| US8659461B1 (en) | Analog to digital converter circuit | |
| US7893859B2 (en) | Converter circuit, analog/digital converter, and method for generating digital signals corresponding to analog signals | |
| US9059730B2 (en) | Pipelined successive approximation analog-to-digital converter | |
| JP5869965B2 (ja) | Ａｄ変換回路およびａｄ変換方法 | |
| EP3447921B1 (en) | Hybrid successive approximation register analog to digital converter | |
| KR20100073009A (ko) | 다단 듀얼 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법 | |
| WO2012123578A1 (en) | Adc calibration | |
| US9813073B1 (en) | Sub-ranging SAR analog-to-digital converter with meta-stability detection and correction circuitry | |
| US8508392B2 (en) | Pipelined analog digital converter | |
| US9496888B1 (en) | Asynchronous SAR ADC with binary scaled redundancy | |
| US6791484B1 (en) | Method and apparatus of system offset calibration with overranging ADC | |
| TWI479806B (zh) | 類比至數位轉換系統 | |
| WO2013063358A2 (en) | Digital error correction in an analog-to-digital converter | |
| US7821436B2 (en) | System and method for reducing power dissipation in an analog to digital converter | |
| US9252800B1 (en) | Enhanced resolution successive-approximation register analog-to-digital converter and method | |
| JP4526919B2 (ja) | Ａ／ｄ変換装置 | |
| JP3559534B2 (ja) | アナログ・ディジタル変換回路 | |
| KR101711542B1 (ko) | 레인지-스케일링 기반의 복합 파이프라인 아날로그-디지털 컨버터 | |
| CN109905125B (zh) | 模数转换器以及模数转换方法 | |
| CN109905124B (zh) | 模拟数字转换器以及模拟数字转换方法 | |
| Ou-Yang et al. | An energy-efficient SAR ADC with event-triggered error correction | |
| Ghoshal et al. | Realization of a 1.5 bits/stage pipeline ADC using switched capacitor technique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |