CN104852747B - 一种可变速率sc-ldpc码的设计方法 - Google Patents
一种可变速率sc-ldpc码的设计方法 Download PDFInfo
- Publication number
- CN104852747B CN104852747B CN201510282647.2A CN201510282647A CN104852747B CN 104852747 B CN104852747 B CN 104852747B CN 201510282647 A CN201510282647 A CN 201510282647A CN 104852747 B CN104852747 B CN 104852747B
- Authority
- CN
- China
- Prior art keywords
- node
- check
- coupled chain
- chain
- ldpc codes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
本发明公开了一种可变速率SC‑LDPC码的设计方法,包括步骤:一、选取C条耦合链准备进行并行连接;二、定义参数a=min{K′1,K′2,…,K′C},b=min{J′1,J′2,…,J′C},L=min{L1,L2,…,LC};三、对各条耦合链的1~L个位置,随机选择a个变量节点和b个校验节点;四、针对第j条耦合链,在第i个位置处,将所选择的a个变量节点所连接的原本连接在该位置上的b个校验节点上的边,连接到第z条耦合链的第i个位置上所选择的b个校验节点上,遍历i从1到L,j从1到C。本发明方法步骤简单,实现方便,得到的SC‑LDPC码具有可变码率,不会改变变量节点和校验节点的度分布,设计得到的SC‑LDPC码的译码性能优异。
Description
技术领域
本发明属于通信技术领域,具体涉及一种可变速率SC-LDPC码的设计方法。
背景技术
空间耦合LDPC码(SC-LDPC码)因其在低延迟、高效存储的滑窗置信译码算法下具有可以达到容量限的优异性能而成为了当前的研究热点。SC-LDPC码的研究起源于Felestrom和Zigangirov在1999年提出的卷积LDPC码。基于分组LDPC码构造的卷积LDPC码,其置信传播译码阈值能够逼近于原码的最大后验概率阈值。Kudekar等人把这种现象称为“阈值饱和”,并针对二元删除信道和二元无记忆对称信道证明了空间耦合LDPC码的阈值饱和特性,并且证明了随着原码变量节点度的增加,最大后验概率译码阈值以指数收敛于Shannon限。空间耦合LDPC码构造的方法是:将一个简单的短的规则LDPC分组码的原模图复制若干次,产生一系列完全相同的原模图,相邻的图之间通过边的展开连接成一条耦合链。
空间耦合码的构造不止局限在将多个相同的简单的图连接成一条耦合链,也可以将两条或更多条耦合链连接起来。现有研究已经证明了通过几条耦合链之间的互相连接,可以提高译码阈值和降低译码复杂度,从而在阈值区域附近达到特定的译码错误概率。然而,现有的构造方法存在两个问题:一是只考虑了连接两条码率均为0.5的(J,K)规则SC-LDPC码,即(J,2J)规则SC-LDPC码,这导致了新构造链的码率在0.5左右变化,没有实现可变速率;另一个是现有的连接方法是通过在特定的校验节点位置上添加额外的边将多个链首尾连接起来产生新的SC-LDPC码,这样做会增加每条链的变量节点和校验节点的度。事实上,这种多条耦合链的连接方 法只是一种特殊的连接方法,还存在很多其他方法。简单来说,多条SC-LDPC链的连接方法可以划为两类:串行连接和并行连接。串行连接的主要缺陷是迭代译码阈值会受限于译码阈值最差的耦合链。
发明内容
本发明所要解决的技术问题在于针对上述现有技术中的不足,提供一种可变速率SC-LDPC码的设计方法,其方法步骤简单,实现方便,得到的SC-LDPC码具有可变码率,不会改变变量节点和校验节点的度分布,设计得到的SC-LDPC码的译码性能优异,实用性强,使用效果好,便于推广使用。
为解决上述技术问题,本发明采用的技术方案是:一种可变速率SC-LDPC码的设计方法,其特征在于该方法包括以下步骤:
步骤一、选取相互独立且码率不同的C条耦合链准备进行并行连接,其中,第j条耦合链表示为C(Jj,Kj,Lj),j∈[1,C],Jj为第j条耦合链变量节点的度,Kj为第j条耦合链校验节点的度,Lj为第j条耦合链的耦合长度,每一条耦合链共有Lj个位置;
步骤二、定义参数a=min{K′1,K′2,…,K'C},定义参数b=min{J′1,J'2,…,J'C},定义参数L=min{L1,L2,…,LC},其中,K'j为第j条耦合链每个位置上的变量节点数目且K'j=Kj/wj,J'j为第j条耦合链每个位置上的校验节点数目且J'j=Jj/wj,Lj为第j条耦合链的耦合长度,wj为Jj和Kj的最大公约数,即wj=gcd(Jj,Kj);
步骤三、对各条耦合链的1~L个位置,随机选择a个变量节点和b个校验节点;
步骤四、针对第j条耦合链,在第i个位置处,将所选择的a个变量节点所连接的原本连接在该位置上的b个校验节点上的边,连接到第z条耦合链的第i个位置上所选择的b个校验节点上,遍历i从1到L,j从1到C,并行连接得到SC-LDPC码;其中,z=(jmodC)+1。
上述的一种可变速率SC-LDPC码的设计方法,其特征在于:步骤四之 后,还需对步骤四中并行连接得到的SC-LDPC码的码率进行计算,具体的计算方法为:
当并行连接得到的SC-LDPC码的码率大于等于0.5时,码率大于等于0.5的SC-LDPC码的码率
当并行连接得到的SC-LDPC码的码率小于等于0.5时,码率小于等于0.5的SC-LDPC码的码率
其中,k为2~C+1的整数,L1为第1条耦合链的耦合长度,Lk-1为第k-1条耦合链的耦合长度。
本发明与现有技术相比具有以下优点:
1、本发明的方法步骤简单,实现方便。
2、本发明与传统SC-LDPC码的设计方法相比,并行连接多条不同码率的空间耦合链,得到的SC-LDPC码具有可变码率,可以达到0至1之间的任意码率。
3、传统连接多条链的方法是通过添加额外的边来连接的,一方面会改变耦合链中变量节点和校验节点的度分布,另一方面需要寻找最优的添加边的校验节点位置,而本发明是通过边交换将多条不同码率的耦合链并行连接的,这样不会改变变量节点和校验节点的度分布,实现比较简单。
4、在BEC信道下,随着耦合长度的增大,所设计的具有可变速率的SC-LDPC码的阈值会提高,而且与香农限之间的差距逐步缩小,在码长有限的情况下,通过本发明方法设计得到的SC-LDPC码的译码性能非常优异。
5、本发明的实用性强,使用效果好,便于推广使用。
综上所述,本发明方法步骤简单,实现方便,得到的SC-LDPC码具有可变码率,不会改变变量节点和校验节点的度分布,设计得到的SC-LDPC码的译码性能优异,实用性强,使用效果好,便于推广使用。
下面通过附图和实施例,对本发明的技术方案做进一步的详细描述。
附图说明
图1为本发明可变速率SC-LDPC码的设计方法的方法流程框图。
图2为本发明采用两条耦合链并行连接得到码率大于等于0.5的SC-LDPC码的连接示意图。
图3为本发明C条耦合链并行连接得到的码率大于等于0.5的SC-LDPC码在不同耦合长度下的阈值结果。
图4为本发明采用两条耦合链并行连接得到码率小于等于0.5的SC-LDPC码的连接示意图。
图5为本发明C条耦合链并行连接得到的码率小于等于0.5的SC-LDPC码在不同耦合长度下的阈值结果。
具体实施方式
如图1所示,本发明的可变速率SC-LDPC码的设计方法,包括以下步骤:
步骤一、选取相互独立且码率不同的C条耦合链准备进行并行连接,其中,第j条耦合链表示为C(Jj,Kj,Lj),j∈[1,C],Jj为第j条耦合链变量节点的度,Kj为第j条耦合链校验节点的度,Lj为第j条耦合链的耦合长度,每一条耦合链共有Lj个位置,本发明不考虑额外添加的校验节点;
步骤二、定义参数a=min{K′1,K′2,…,K'C},定义参数b=min{J′1,J'2,…,J'C},定义参数L=min{L1,L2,…,LC},其中,K'j为第j条耦合链每个位置上的变量节点数目且K'j=Kj/wj,J'j为第j条耦合链每个位置上的校验节点数目且J'j=Jj/wj,Lj为第j条耦合链的耦合长度,wj为Jj和Kj的最大公约数,即wj=gcd(Jj,Kj);
步骤三、对各条耦合链的1~L个位置,随机选择a个变量节点和b个校验节点;
步骤四、针对第j条耦合链,在第i个位置处,将所选择的a个变量节点所连接的原本连接在该位置上的b个校验节点上的边,连接到第z条耦合链的第i个位置上所选择的b个校验节点上,遍历i从1到L,j从1到C,即对第j条耦合链的1~L个位置进行同样的操作,直到C条耦合链的1~L个位置都操作结束,并行连接得到SC-LDPC码;其中,z=(jmodC)+1。
步骤四之后,还需对步骤四中并行连接得到的SC-LDPC码的码率进行计算,具体的计算方法为:
当并行连接得到的SC-LDPC码的码率大于等于0.5时,码率大于等于0.5的SC-LDPC码的码率
当并行连接得到的SC-LDPC码的码率小于等于0.5时,码率小于等于0.5的SC-LDPC码的码率
其中,k为2~C+1的整数,L1为第1条耦合链的耦合长度,Lk-1为第k-1条耦合链的耦合长度。
为了进一步说明本发明的可变速率SC-LDPC码的设计方法,下面分需设计的SC-LDPC码的码率大于等于0.5和SC-LDPC码的码率小于等于0.5两种情况进行举例说明:
实施例1
需设计的SC-LDPC码的码率大于等于0.5,该SC-LDPC码的设计方法包括以下步骤:
步骤一、选取相互独立且码率不同的C条耦合链准备进行并行连接,其中,第j条耦合链表示为C(Jj,Kj,Lj),j∈[1,C],Jj为第j条耦合链变量节点的度,Kj为第j条耦合链校验节点的度,Lj为第j条耦合链的耦合长度,每一条耦合链共有Lj个位置,本发明不考虑额外添加的校验节点;
本实施例中,C=2,其中第1条耦合链为C(3,6,15),即J1=3,K1=6, L1=15;第2条耦合链为C(3,9,15),即J2=3,K2=9,L2=15;
步骤二、定义参数a=min{K′1,K'2,…,K'C},定义参数b=min{J′1,J'2,…,J'C},定义参数L=min{L1,L2,…,LC},其中,K'j为第j条耦合链每个位置上的变量节点数目且K'j=Kj/wj,J'j为第j条耦合链每个位置上的校验节点数目且J'j=Jj/wj,Lj为第j条耦合链的耦合长度,wj为Jj和Kj的最大公约数,即wj=gcd(Jj,Kj);
本实施例中,w1=gcd(3,6)=3,K′1=K1/w1=2,J′1=J1/w1=1;w2=gcd(3,9)=3,K'2=K2/w2=3,J'2=J2/w2=1;a=min{K′1,K'2}=min{2,3}=2,b=min{1,1}=1,L=min{15,15}=15;
步骤三、对各条耦合链的1~L个位置,随机选择2个变量节点和1个校验节点;
步骤四、针对第j条耦合链,在第i个位置处,将所选择的a个变量节点所连接的原本连接在该位置上的b个校验节点上的边,连接到第z条耦合链的第i个位置上所选择的b个校验节点上,遍历i从1到L,j从1到C,即对第j条耦合链的1~L个位置进行同样的操作,直到C条耦合链的1~L个位置都操作结束,并行连接得到SC-LDPC码;其中,z=(jmodC)+1。
本实施例中,针对第1条耦合链C(3,6,15),在第1条耦合链的第i个位置处,将所选择的2个变量节点所连接的原本连接在该位置上的1个校验节点上的边,连接到第2条耦合链的第i个位置上所选择的1个校验节点上,遍历i从1到15;
针对第2条耦合链C(3,9,15),在第2条耦合链的第i个位置处,将所选择的2个变量节点所连接的原本连接在该位置上的1个校验节点上的边,连接到第1条耦合链的第i个位置上所选择的1个校验节点上,遍历i从1到15;耦合得到了SC-LDPC码;详细的连接如图2所示,图2中,上面虚线方框内的是第1条耦合链C(3,6,15),下面虚线方框内的是第2条耦合链C(3,9,15),所有圆点表示变量节点,所有方块表示校验节点,上面虚线方框内的格纹圆点表示针对第1条耦合链C(3,6,15)每一个位置挑选的2个变 量节点,下面虚线方框内的格纹圆点表示针对第2条耦合链C(3,9,15)每一个位置挑选的2个变量节点,上面虚线方框的两条虚线线条表示第1条耦合链C(3,6,15)每一个位置上挑选的2个变量节点的两条边,需要连接到第2条耦合链C(3,9,15)的校验节点上;下面虚线方框的两条虚线线条表示第2条耦合链C(3,9,15)每一个位置上挑选的2个变量节点的两条边,需要连接到第1条耦合链C(3,6,15)的校验节点上。
对步骤四中并行连接得到的SC-LDPC码的码率进行计算,具体的计算方法为:
码率大于等于0.5的SC-LDPC码的码率
实施例2
需设计的SC-LDPC码的码率大于等于0.5,该SC-LDPC码的设计方法包括以下步骤:
步骤一、选取相互独立且码率不同的C条耦合链准备进行并行连接,其中,第j条耦合链表示为C(Jj,Kj,Lj),j∈[1,C],Jj为第j条耦合链变量节点的度,Kj为第j条耦合链校验节点的度,Lj为第j条耦合链的耦合长度,每一条耦合链共有Lj个位置,本发明不考虑额外添加的校验节点;
本实施例中,C=3,其中第1条耦合链为C(3,6,15),即J1=3,K1=6,L1=15;第2条耦合链为C(3,9,15),即J2=3,K2=9,L2=15;第3条耦合链为C(3,12,15),即J3=3,K3=12,L3=15;
步骤二、定义参数a=min{K′1,K'2,…,K'C},定义参数b=min{J′1,J'2,…,J'C},定义参数L=min{L1,L2,…,LC},其中,K'j为第j条耦合链每个位置上的变量节点数目且K'j=Kj/wj,J'j为第j条耦合链每个位置上的校验节点数目且J'j=Jj/wj,Lj为第j条耦合链的耦合长度,wj为Jj和Kj的最大公约数,即wj=gcd(Jj,Kj);
本实施例中,w1=gcd(3,6)=3,K′1=K1/w1=2,J′1=J1/w1=1;w2=gcd(3,9)=3,K'2=K2/w2=3,J'2=J2/w2=1;w3=gcd(3,12)=3,K′3=K3/w3=4,J′3=J3/w3=1;a=min{K′1,K′2,K′3}=min{2,3,4}=2,b=min{1,1,1}=1,L=min{15,15,15}=15;
步骤三、对各条耦合链的1~L个位置,随机选择2个变量节点和1个校验节点;
步骤四、针对第j条耦合链,在第i个位置处,将所选择的a个变量节点所连接的原本连接在该位置上的b个校验节点上的边,连接到第z条耦合链的第i个位置上所选择的b个校验节点上,遍历i从1到L,j从1到C,即对第j条耦合链的1~L个位置进行同样的操作,直到C条耦合链的1~L个位置都操作结束,并行连接得到SC-LDPC码;其中,z=(jmodC)+1。
本实施例中,针对第1条耦合链C(3,6,15),在第1条耦合链的第i个位置处,将所选择的2个变量节点所连接的原本连接在该位置上的1个校验节点上的边,连接到第2条耦合链的第i个位置上所选择的1个校验节点上,遍历i从1到15;
针对第2条耦合链C(3,9,15),在第2条耦合链的第i个位置处,将所选择的2个变量节点所连接的原本连接在该位置上的1个校验节点上的边,连接到第3条耦合链的第i个位置上所选择的1个校验节点上,遍历i从1到15;
针对第3条耦合链C(3,12,15),在第3条耦合链的第i个位置处,将所选择的2个变量节点所连接的原本连接在该位置上的1个校验节点上的边,连接到第1条耦合链的第i个位置上所选择的1个校验节点上,遍历i从1到15;耦合得到了SC-LDPC码;
对步骤四中并行连接得到的SC-LDPC码的码率进行计算,具体的计算方法为:
码率大于等于0.5的SC-LDPC码的码率
为了进一步对本发明的效果进行验证,采用密度进化算法进行阈值仿真分析,针对不同的耦合长度,给出了所设计的SC-LDPC码在BEC信道下的阈值,以及与香农限(Shannon Limit)之间的差距(gap),如图3所示,其中横轴表示SC-LDPC码在BEC信道下的阈值,纵轴表示所设计的SC-LDPC码的码率,图中C表示耦合链的数目,C条耦合链的耦合长度均相等且均为L;标记为三角形的线指的是C条耦合链的耦合长度均为15的结果,线上从右下到左上的每一个三角形点依次表示的是:C=1表示的是只有一条耦合链,C=2表示的是有两条耦合链并行连接起来,依次类推,C=7表示的是有七条耦合链并行连接起来;标记为五角星形的线指的是C条耦合链的耦合长度均为30的结果,线上从右下到左上的每一个五角星形点依次表示的是:C=1表示的是只有一条耦合链,C=2表示的是有两条耦合链并行连接起来,依次类推,C=7表示的是有七条耦合链并行连接起来;标记为圆圈的线指的是C条耦合链的耦合长度均为50的结果,线上从右下到左上的每一个圆圈点依次表示的是:C=1表示的是只有一条耦合链,C=2表示的是有两条耦合链并行连接起来,依次类推,C=7表示的是有七条耦合链并行连接起来;标记为方块的线指的是C条耦合链的耦合长度均为100的结果,线上从右下到左上的每一个方块点依次表示的是:C=1表示的是只有一条耦合链,C=2表示的是有两条耦合链并行连接起来,依次类推,C=7表示的是有七条耦合链并行连接起来;黑色虚线指的是Shannon limit(香农限),表示不同码率的码对应的香农限。从图3可以看出,对于给定的耦合长度L,多条链并行连接可以得到不同码率的SC-LDPC码,与香农限之间的差距很小;并且,随着耦合长度L的增加,所得到的SC-LDPC码在BEC信道下的阈值逐渐提高,与香农限之间的差距逐步减小;而且,通过本发明的发放设计的可变速率SC-LDPC码,其译码 性能优异。
实施例3
需设计的SC-LDPC码的码率小于等于0.5,该SC-LDPC码的设计方法包括以下步骤:
步骤一、选取相互独立且码率不同的C条耦合链准备进行并行连接,其中,第j条耦合链表示为C(Jj,Kj,Lj),j∈[1,C],Jj为第j条耦合链变量节点的度,Kj为第j条耦合链校验节点的度,Lj为第j条耦合链的耦合长度,每一条耦合链共有Lj个位置,本发明不考虑额外添加的校验节点;
本实施例中,C=2,其中第1条耦合链为C(3,6,15),即J1=3,K1=6,L1=15;第2条耦合链为C(4,6,15),即J2=4,K2=6,L2=15;
步骤二、定义参数a=min{K′1,K′2,…,K'C},定义参数b=min{J′1,J'2,…,J'C},定义参数L=min{L1,L2,…,LC},其中,K'j为第j条耦合链每个位置上的变量节点数目且K'j=Kj/wj,J'j为第j条耦合链每个位置上的校验节点数目且J'j=Jj/wj,Lj为第j条耦合链的耦合长度,wj为Jj和Kj的最大公约数,即wj=gcd(Jj,Kj);
本实施例中,w1=gcd(3,6)=3,K′1=K1/w1=2,J′1=J1/w1=1;w2=gcd(4,6)=2,K'2=K2/w2=3,J'2=J2/w2=2;a=min{K′1,K'2}=min{2,3}=2,b=min{1,2}=1,L=min{15,15}=15;
步骤三、对各条耦合链的1~L个位置,随机选择2个变量节点和1个校验节点;
步骤四、针对第j条耦合链,在第i个位置处,将所选择的a个变量节点所连接的原本连接在该位置上的b个校验节点上的边,连接到第z条耦合链的第i个位置上所选择的b个校验节点上,遍历i从1到L,j从1到C,即对第j条耦合链的1~L个位置进行同样的操作,直到C条耦合链的1~L个位置都操作结束,并行连接得到SC-LDPC码;其中,z=(jmodC)+1。
本实施例中,针对第1条耦合链C(3,6,15),在第1条耦合链的第i个位置处,将所选择的2个变量节点所连接的原本连接在该位置上的1个校验 节点上的边,连接到第2条耦合链的第i个位置上所选择的1个校验节点上,遍历i从1到15;
针对第2条耦合链C(4,6,15),在第2条耦合链的第i个位置处,将所选择的2个变量节点所连接的原本连接在该位置上的1个校验节点上的边,连接到第1条耦合链的第i个位置上所选择的1个校验节点上,遍历i从1到15;耦合得到了SC-LDPC码;详细的连接如图4所示,图4中,上面虚线方框内的是第1条耦合链C(3,6,15),下面虚线方框内的是第2条耦合链C(4,6,15),所有圆点表示变量节点,所有方块表示校验节点,上面虚线方框内的格纹圆点表示针对第1条耦合链C(3,6,15)每一个位置挑选的2个变量节点,下面虚线方框内的格纹圆点表示针对第2条耦合链C(4,6,15)每一个位置挑选的2个变量节点,下面虚线方框内的格纹方块表示针对第2条耦合链C(4,6,15)每一个位置挑选的1个校验节点;
上面虚线方框的两条虚线线条表示第1条耦合链C(3,6,15)每一个位置上挑选的2个变量节点的两条边,需要连接到第2条耦合链C(4,6,15)挑选的1个校验节点上;下面虚线方框的两条虚线线条表示第2条耦合链C(4,6,15)每一个位置上挑选的2个变量节点的两条边,需要连接到第1条耦合链C(3,6,15)的校验节点上。
对步骤四中并行连接得到的SC-LDPC码的码率进行计算,具体的计算方法为:
码率小于等于0.5的SC-LDPC码的码率
实施例4
需设计的SC-LDPC码的码率小于等于0.5,该SC-LDPC码的设计方法包括以下步骤:
步骤一、选取相互独立且码率不同的C条耦合链准备进行并行连接, 其中,第j条耦合链表示为C(Jj,Kj,Lj),j∈[1,C],Jj为第j条耦合链变量节点的度,Kj为第j条耦合链校验节点的度,Lj为第j条耦合链的耦合长度,每一条耦合链共有Lj个位置,本发明不考虑额外添加的校验节点;
本实施例中,C=3,其中第1条耦合链为C(3,6,15),即J1=3,K1=6,L1=15;第2条耦合链为C(4,6,15),即J2=4,K2=6,L2=15;第3条耦合链为C(6,8,15),即J3=6,K3=8,L3=15;
步骤二、定义参数a=min{K′1,K'2,…,K'C},定义参数b=min{J′1,J'2,…,J'C},定义参数L=min{L1,L2,…,LC},其中,K'j为第j条耦合链每个位置上的变量节点数目且K'j=Kj/wj,J'j为第j条耦合链每个位置上的校验节点数目且J'j=Jj/wj,Lj为第j条耦合链的耦合长度,wj为Jj和Kj的最大公约数,即wj=gcd(Jj,Kj);
本实施例中,w1=gcd(3,6)=3,K′1=K1/w1=2,J′1=J1/w1=1;w2=gcd(4,6)=2,K'2=K2/w2=3,J'2=J2/w2=2;w3=gcd(6,8)=2,K′3=K3/w3=4,J′3=J3/w3=3;a=min{K′1,K'2,K′3}=min{2,3,4}=2,b=min{1,2,3}=1,L=min{15,15,15}=15;
步骤三、对各条耦合链的1~L个位置,随机选择2个变量节点和1个校验节点;
步骤四、针对第j条耦合链,在第i个位置处,将所选择的a个变量节点所连接的原本连接在该位置上的b个校验节点上的边,连接到第z条耦合链的第i个位置上所选择的b个校验节点上,遍历i从1到L,j从1到C,即对第j条耦合链的1~L个位置进行同样的操作,直到C条耦合链的1~L个位置都操作结束,并行连接得到SC-LDPC码;其中,z=(jmodC)+1。
本实施例中,针对第1条耦合链C(3,6,15),在第1条耦合链的第i个位置处,将所选择的2个变量节点所连接的原本连接在该位置上的1个校验节点上的边,连接到第2条耦合链的第i个位置上所选择的1个校验节点上,遍历i从1到15;
针对第2条耦合链C(4,6,15),在第2条耦合链的第i个位置处,将所选择的2个变量节点所连接的原本连接在该位置上的1个校验节点上的边, 连接到第3条耦合链的第i个位置上所选择的1个校验节点上,遍历i从1到15;
针对第3条耦合链C(6,8,15),在第3条耦合链的第i个位置处,将所选择的2个变量节点所连接的原本连接在该位置上的1个校验节点上的边,连接到第1条耦合链的第i个位置上所选择的1个校验节点上,遍历i从1到15;耦合得到了SC-LDPC码;
对步骤四中并行连接得到的SC-LDPC码的码率进行计算,具体的计算方法为:
码率小于等于0.5的SC-LDPC码的码率
为了进一步对本发明的效果进行验证,采用密度进化算法进行阈值仿真分析,针对不同的耦合长度,给出了所设计的SC-LDPC码在BEC信道下的阈值,以及与香农限(Shannon Limit)之间的差距(gap),如图5所示,其中横轴表示SC-LDPC码在BEC信道下的阈值,纵轴表示所设计的SC-LDPC码的码率,图中C表示耦合链的数目,C条耦合链的耦合长度均相等且均为L;标记为三角形的线指的是C条耦合链的耦合长度均为15的结果,线上从左上到右下的每一个三角形点依次表示的是:C=1表示的是只有一条耦合链,C=2表示的是有两条耦合链并行连接起来,依次类推,C=4表示的是有四条耦合链并行连接起来;标记为五角星形的线指的是C条耦合链的耦合长度均为30的结果,线上从左上到右下的每一个五角星形点依次表示的是:C=1表示的是只有一条耦合链,C=2表示的是有两条耦合链并行连接起来,依次类推,C=4表示的是有四条耦合链并行连接起来;标记为圆圈的线指的是C条耦合链的耦合长度均为50的结果,线上从左上到右下的每一个圆圈点依次表示的是:C=1表示的是只有一条耦合链,C=2表示的是有两条耦合链并行连接起来,依次类推,C=4表示的是 有四条耦合链并行连接起来;标记为方块的线指的是C条耦合链的耦合长度均为100的结果,线上从左上到右下的每一个方块点依次表示的是:C=1表示的是只有一条耦合链,C=2表示的是有两条耦合链并行连接起来,依次类推,C=4表示的是有四条耦合链并行连接起来;黑色虚线指的是Shannon limit(香农限),表示不同码率的码对应的香农限。从图5可以看出,对于给定的耦合长度L,多条链并行连接可以得到不同码率的SC-LDPC码,与香农限之间的差距很小;并且,随着耦合长度L的增加,所得到的SC-LDPC码在BEC信道下的阈值逐渐提高,与香农限之间的差距逐步减小;而且,通过本发明的发放设计的可变速率SC-LDPC码,其译码性能优异。
以上所述,仅是本发明的较佳实施例,并非对本发明作任何限制,凡是根据本发明技术实质对以上实施例所作的任何简单修改、变更以及等效结构变化,均仍属于本发明技术方案的保护范围内。
Claims (2)
1.一种可变速率SC-LDPC码的设计方法,其特征在于该方法包括以下步骤:
步骤一、选取相互独立且码率不同的C条耦合链准备进行并行连接,其中,第j条耦合链表示为C(Jj,Kj,Lj),j∈[1,C],Jj为第j条耦合链变量节点的度,Kj为第j条耦合链校验节点的度,Lj为第j条耦合链的耦合长度,每一条耦合链共有Lj个位置;
步骤二、定义参数a=min{K1',K'2,…,K'C},定义参数b=min{J1',J'2,…,J'C},定义参数L=min{L1,L2,…,LC},其中,K'j为第j条耦合链每个位置上的变量节点数目且K'j=Kj/wj,J'j为第j条耦合链每个位置上的校验节点数目且J'j=Jj/wj,Lj为第j条耦合链的耦合长度,wj为Jj和Kj的最大公约数,即wj=gcd(Jj,Kj);
步骤三、对各条耦合链的1~L个位置,随机选择a个变量节点和b个校验节点;
步骤四、针对第j条耦合链,在第i个位置处,将所选择的a个变量节点所连接的原本连接在该位置上的b个校验节点上的边,连接到第z条耦合链的第i个位置上所选择的b个校验节点上,遍历i从1到L,j从1到C,并行连接得到SC-LDPC码;其中,z=(jmodC)+1。
2.按照权利要求1所述的一种可变速率SC-LDPC码的设计方法,其特征在于:步骤四之后,还需对步骤四中并行连接得到的SC-LDPC码的码率进行计算,具体的计算方法为:
当并行连接得到的SC-LDPC码的码率大于等于0.5时,码率大于等于0.5的SC-LDPC码的码率
当并行连接得到的SC-LDPC码的码率小于等于0.5时,码率小于等于0.5的SC-LDPC码的码率
其中,k为2~C+1的整数,L1为第1条耦合链的耦合长度,Lk-1为第k-1条耦合链的耦合长度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510282647.2A CN104852747B (zh) | 2015-05-28 | 2015-05-28 | 一种可变速率sc-ldpc码的设计方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510282647.2A CN104852747B (zh) | 2015-05-28 | 2015-05-28 | 一种可变速率sc-ldpc码的设计方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104852747A CN104852747A (zh) | 2015-08-19 |
CN104852747B true CN104852747B (zh) | 2018-05-01 |
Family
ID=53852127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510282647.2A Active CN104852747B (zh) | 2015-05-28 | 2015-05-28 | 一种可变速率sc-ldpc码的设计方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104852747B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110061746B (zh) * | 2019-04-26 | 2023-03-03 | 华侨大学 | 一种码率无损失的空间耦合ldpc码的耦合方法 |
CN112234998A (zh) * | 2020-08-17 | 2021-01-15 | 西安电子科技大学 | 一种使用滑动窗口译码空间耦合ldpc码的方法及装置 |
CN112737598B (zh) * | 2020-12-01 | 2024-04-09 | 西安电子科技大学 | 自适应掺杂方法、系统、存储介质、计算机设备及应用 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103731160A (zh) * | 2014-01-09 | 2014-04-16 | 西安电子科技大学 | 分组空间耦合低密度奇偶校验编码方法 |
WO2014122772A1 (ja) * | 2013-02-08 | 2014-08-14 | 三菱電機株式会社 | 誤り訂正符号の検査行列のデータ構造、並びに誤り訂正符号の符号化率可変装置および可変方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9106264B2 (en) * | 2011-01-04 | 2015-08-11 | Lsi Corporation | Encoding and decoding in flash memories using convolutional-type low-density parity check codes |
JP2013198017A (ja) * | 2012-03-21 | 2013-09-30 | Toshiba Corp | 復号装置及び通信装置 |
-
2015
- 2015-05-28 CN CN201510282647.2A patent/CN104852747B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014122772A1 (ja) * | 2013-02-08 | 2014-08-14 | 三菱電機株式会社 | 誤り訂正符号の検査行列のデータ構造、並びに誤り訂正符号の符号化率可変装置および可変方法 |
CN103731160A (zh) * | 2014-01-09 | 2014-04-16 | 西安电子科技大学 | 分组空间耦合低密度奇偶校验编码方法 |
Non-Patent Citations (1)
Title |
---|
Rate-Compatible Spatially Coupled LDPC Codes via Repeat-Accumulation Extension;Wei Hou 等;《2014 8th International Symposium on Turbo Codes and Iterative Information Processing (ISTC)》;20141113;87-91页 * |
Also Published As
Publication number | Publication date |
---|---|
CN104852747A (zh) | 2015-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105187073B (zh) | 一种极化码的bp译码方法及装置 | |
CN104852747B (zh) | 一种可变速率sc-ldpc码的设计方法 | |
CN106059596B (zh) | 以二元bch码为成份码的分组马尔可夫叠加编码方法及其译码方法 | |
CN107370490A (zh) | 结构化ldpc的编码、译码方法及装置 | |
CN109150196A (zh) | 信息处理的方法、装置和通信设备 | |
CN103532889B (zh) | 一种软输出并行堆栈mimo信号检测方法 | |
CN110326342A (zh) | 一种用于指定编码子信道的有序序列的装置和方法 | |
CN104158550A (zh) | 一种基于深空通信环境的码率兼容原模图ldpc码构造方法 | |
CN102843145A (zh) | 一种低码率准循环累积重复累积码构造方法 | |
CN106254030B (zh) | 无速率Spinal码的双向编译码方法 | |
CN107896137A (zh) | 一种适用于极化码译码路径分裂的排序方法 | |
Tazoe et al. | Efficient termination of spatially-coupled codes | |
CN101159435A (zh) | 基于移位矩阵分级扩展的低密度校验码校验矩阵构造方法 | |
CN105490684B (zh) | 一种有限长ldpc码的打孔算法 | |
CN103986557B (zh) | 低路径延迟的LTE Turbo码并行分块译码方法 | |
CN104821863B (zh) | 一种无速率Spinal码的前向堆栈译码方法 | |
CN103124181A (zh) | 一种基于余弦相似度的Turbo码译码迭代停止方法 | |
CN106059594A (zh) | 一种基于状态转移模型的联合信道状态检测和译码方法 | |
CN105515588B (zh) | 一种ldpc‑cc高速译码器 | |
CN108880748B (zh) | 基于拉丁方阵的无速率Spinal码的编译码方法 | |
CN102832954A (zh) | 一种基于软信息平均最小值的Turbo码译码迭代停止方法 | |
Vangala et al. | Quantization of binary input dmc at optimal mutual information using constrained shortest path problem | |
WO2021073338A1 (zh) | 译码方法和译码器 | |
Cheng et al. | Iterative message passing algorithm for bipartite maximum weighted matching | |
CN108712174A (zh) | 信息处理的方法、装置和通信设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |