CN104838538A - 单片式集成rf系统及其制造方法 - Google Patents

单片式集成rf系统及其制造方法 Download PDF

Info

Publication number
CN104838538A
CN104838538A CN201380061672.7A CN201380061672A CN104838538A CN 104838538 A CN104838538 A CN 104838538A CN 201380061672 A CN201380061672 A CN 201380061672A CN 104838538 A CN104838538 A CN 104838538A
Authority
CN
China
Prior art keywords
sub
assemblies
layer
substrate
signal processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380061672.7A
Other languages
English (en)
Other versions
CN104838538B (zh
Inventor
J·E·罗格斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
L3 Hershey Technology Co
Original Assignee
Harris Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harris Corp filed Critical Harris Corp
Publication of CN104838538A publication Critical patent/CN104838538A/zh
Application granted granted Critical
Publication of CN104838538B publication Critical patent/CN104838538B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/085—Coaxial-line/strip-line transitions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/06—Arrangements of circuit components or wiring on supporting structure on insulating boards, e.g. wiring harnesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0239—Signal transmission by AC coupling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Micromachines (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

本发明涉及射频系统(250)，其包含第一子组合件(100)及第二子组合件(200)，所述子组合件各自由安置于衬底(102、202)上且布置成堆叠的多个导电材料层形成。所述堆叠层形成信号处理组件(108、110、208、210)及环绕每一衬底的带壁区域(118、218)的至少一个外围壁(104、204)。所述第二子组合件定位于所述第一子组合件上，其中第一衬底的第一带壁区域与第二衬底的第二带壁区域对准。

Description

单片式集成RF系统及其制造方法
技术领域
发明性布置涉及射频(RF)电子系统，且更特定来说涉及提供优异性能、便于制造及小占用面积的用于微波及毫米波通信的RF系统。
背景技术
许多通信系统在高频带中操作。举例来说，已知在高达300GHz的频率下操作的通信系统。用于这些信号的RF信号处理需要例如滤波器及切换装置等各种组件。然而，已知高频率(例如10GHz到300GHz)RF系统的现有布置遭受某些限制。举例来说，针对此类频率所设计的常规滤波器及切换系统通常是基于薄膜技术。此类设计往往具有相对低的功率处置能力。此外，薄膜设计也随着频率增加而遭受性能降级。
可通过利用循序构建工艺来形成三维微结构。举例来说，第7,012,489号及第7,898,356号美国专利描述用于制作同轴波导微结构的方法。这些工艺提供传统薄膜技术的替代方案，但也呈现与其有效用于有利地实施各种RF装置有关的新设计挑战。
发明内容
本发明涉及一种用于构造RF装置的方法。所述方法包含通过以下操作形成第一子组合件：首先在第一衬底的第一表面上沉积包含各自为导电材料及牺牲材料的至少一个层的第一多个层。控制所述第一多个层的沉积以在第一表面上形成环绕所述第一衬底的第一带壁区域的至少第一外围壁。所述第一外围壁远离所述第一表面延伸预定距离以形成第一突沿。进一步控制所述多个层的所述沉积以形成安置于所述第一衬底的所述第一表面上在所述带壁区域内的至少第一信号处理组件。所述方法通过形成第二子组合件而继续。所述第二子组合件的所述形成涉及在第二衬底的第二表面上沉积第二多个层。所述第二多个层包含各自为所述导电材料及所述牺牲材料的至少一个层。控制所述第二多个层的所述沉积以在所述第二表面上在第二带壁区域内形成第二信号处理组件。然后将所述第二子组合件定位于所述第一子组合件上且将所述两个子组合件接合在一起。
本发明还涉及一种包含第一及第二子组合件的射频系统。所述第一子组合件包含安置于第一衬底的第一表面上且布置成第一堆叠的第一多个导电材料层。所述堆叠层形成环绕所述第一衬底的第一带壁区域的至少第一外围壁。所述第一外围壁远离所述第一表面延伸预定距离以形成第一突沿。所述堆叠层还形成安置于所述第一衬底的所述第一表面上在所述带壁区域内的至少第一信号处理组件。所述第二子组合件包含安置于第二衬底的第二表面上的第二多个导电材料层。所述第二多个层布置成第二堆叠以形成安置于第二带壁区域内的至少第二信号处理组件。所述第二子组合件定位于所述第一子组合件上且所述两个子组合件被接合在一起。
附图说明
将参考以下图式来描述实施例，其中在所有各图中，相似编号表示相似物项，且其中：
图1是对于理解本发明有用的形成于衬底上的第一子组合件的俯视图。
图2是对于理解本发明有用的形成于衬底上的第二子组合件的俯视图。
图3是沿着图1中的线3-3截取的第一子组合件的横截面图。
图4是沿着图2中的线4-4截取的第二子组合件的横截面图。
图5是根据组装步骤分别沿着线3-3及线4-4截取的第一及第二子组合件的横截面图。
图6展示根据组装步骤在已将第一及第二子组合件接合在一起之后分别沿着线3-3及线4-4截取的第一及第二子组合件的横截面图。
图7是对于理解可用于第一或第二子组合件中的接地-共面波导(GCPW)到同轴转变有用的图式。
图8A到8C展示本发明的数个替代实施例。
图9是可形成于第一或第二子组合件的衬底上的某些示范性信号处理组件的俯视图。
图10A及10B展示图10中的示范性信号处理组件的透视图。
图11A及11B展示图1到4中的信号处理组件可如何级联于系统中。
图12到21是展示用于构造图1到4中所展示的子组合件的工艺的一系列图式。
具体实施方式
参考附图来描述本发明。所述图未按比例绘制且对所述图的提供仅是为了图解说明本发明。为图解说明，下文参考实例性应用来描述本发明的数个方面。应理解，陈述众多特定细节、关系及方法以提供对本发明的完全理解。然而，相关领域的普通技术人员将容易地认识到，可在不使用一或多个特定细节或使用其它方法的情况下来实践本发明。在其它实例中，未详细展示众所周知的结构或操作以避免使本发明模糊。本发明并不受所图解说明的动作或事件次序限制，这是因为一些动作可以不同次序发生及/或与其它动作或事件同时发生。此外，未必需要所有所图解说明的动作或事件来实施根据本发明的方法。
在图1中展示形成于衬底102上的第一子组合件100的一部分的俯视图。在图3中展示第一子组合件的横截面图。第一子组合件是通过在衬底102的第一表面上沉积多个层(图1及3中未展示)而形成。所述层由导电材料及牺牲材料形成。在一些实施例中，所述层中的至少一者也由如下文所描述的电介质材料形成。对所述多个层的沉积经控制以在第一表面上形成至少一外围壁104，所述外围壁至少部分地环绕带壁区域118。所述外围壁完全地或部分地围绕带壁区域118而延伸。外围壁可由电介质材料层、导电材料(例如金属)层或由这些材料形成的层的组合形成。
外围壁104相对于衬底的表面横向地延伸。更特定来说，所述壁在法向于衬底的表面的方向上延伸。衬底远离衬底的表面延伸预定距离以形成突沿106。对所述多个层的沉积进一步经控制以在带壁区域内形成安置于衬底102的表面上的一或多个信号处理组件108、110。在此工艺期间，由所述层形成一或多个互连元件。举例来说，这些互连元件包含接地共面波导(GCPW)区段113、126及127以及同轴传输线元件112、114、128。互连元件的部分在远离(即，法向于)衬底的表面的方向上延伸。举例来说，同轴传输线元件112、114及128被展示为远离衬底的表面而延伸。有利地提供一或多个导电通孔124以穿过衬底102载送电信号。
如图2及4中所展示，第二子组合件200的一部分也形成于衬底202上。第二子组合件是通过在衬底202的第二表面上沉积多个层(图2及4中未展示)而形成。所述层由导电材料及牺牲材料形成。在一些实施例中，所述层中的至少一者由如下文所描述的电介质材料形成。对所述多个层的沉积经控制以在第二表面上形成至少一外围壁204，所述外围壁至少部分地环绕带壁区域218。外围壁由电介质材料层、导电材料(例如金属)层或由这些材料形成的层的组合形成。如下文将进一步详细地解释，外围壁是关于第二子组合件的任选特征且在一些实施例中可省略所述外围壁。如果被提供，那么第二子组合件的外围壁将完全地或部分地围绕带壁区域218而延伸。外围壁204横向地(例如，在法向于衬底202的表面的方向上)延伸。更特定来说，外围壁远离衬底202的表面延伸预定距离以形成突沿206。对所述多个层的沉积进一步经控制以在带壁区域内形成安置于衬底202的表面上的一或多个信号处理组件208、210。
第二子组合件包含由材料层形成的一或多个互连元件。所述互连元件可与信号处理组件208、210及壁204同时地形成。这些互连元件包含GCPW 213、226、227及一或多个同轴传输线元件212、214、228。互连元件的部分可在远离衬底的表面的方向上延伸。举例来说，同轴传输线元件212、214、228可如所展示在法向于衬底202的表面的方向上延伸。提供一或多个导电通孔224以穿过衬底202载送电信号。衬底内的通孔是使用此项技术中众所周知的常规方法而形成。
衬底102、202由例如硅(Si)的电介质材料形成。在替代实施例中，衬底102、202任选地由例如玻璃、硅-锗(SiGe)或砷化镓(GaAs)的其它材料形成。形成壁的导电层、信号处理组件、互连元件及任何接地平面层各自是由例如铜(Cu)的高导电材料形成。当然，其它导电材料可用于此目的。子组合件的介电层由电绝缘材料形成。用于此目的可接受电介质材料包含聚乙烯、聚酯、聚碳酸酯、醋酸纤维素、聚丙烯、聚氯乙烯、聚偏二氯乙烯、聚苯乙烯、聚酰胺、聚酰亚胺及苯并环丁烯。对于在形成每一子组合件的电介质部分的过程中使用来说，各种各样的其它电介质材料可为可接受的，前提是这些材料与如下文中所描述的制造工艺兼容。每一导电材料层具有在10μm到50μm之间的厚度。其它不同层厚度范围也是可能的。举例来说，在一些实施例中，导电材料层的厚度可介于50μm到150μm之间或介于50μm到200μm之间的范围内。本文中所描述的介电层通常将具有在1μm到20μm之间的厚度，但也可介于20μm到100μm之间的范围内。导电材料层及电介质材料层的厚度及数目是应用相依的，且可随例如设计的复杂度、其它装置与信号处理组件的混合式或单片式集成度、信号处理组件的整体高度(“z”尺寸)等等的因素而变化。用以制作本文中所描述的各种结构的方法有利地利用类似于第7,013,489号及第7,898,356号美国专利中所描述的那些处理技术的处理技术，所述美国专利的揭示内容以引用方式并入本文中。
现在参考图7，现在将进一步详细地描述互连元件。在图7中可观察到，呈接地共面波导(例如GCPW 113)形式的互连元件安置于衬底(例如，衬底102)上。GCPW类型传输线在转变点310处转变为同轴传输线元件(例如，传输线元件112)。GCPW是使用类似于本文中关于外围壁及信号处理组件所描述的那些处理技术的处理技术而沉积于衬底上。形成衬底上的GCPW的导电材料的厚度可大约为约1μm到10μm，但其它厚度也是可能的。同轴传输线112由多个经堆叠导电材料层及一牺牲材料层形成。使用如下文中所描述的技术来沉积这些材料层。形成同轴传输线的每一导电层的厚度可为约50μm。本文中所描述的GCPW、同轴传输线及其它互连件有利地与信号处理组件及环绕其的外围壁同时地形成。
同轴传输线112包含内导体302及屏蔽罩304。所述内导体是沿着屏蔽罩的中心轴维持、与屏蔽罩壁的内部表面间隔开。GCPW 113包含中心导体306及共面接地平面部分308a、308b。同轴传输线如所展示安置于GCPW上，其中屏蔽罩304与接地平面部分308a、308b接触且内导体302与中心导体306接触。所述传输线如所展示横向于衬底的表面而延伸以形成从GCPW到同轴传输线的转变。在同轴传输线的与衬底的表面相对的端处提供面122。同轴传输线114、128、212、214、228中的每一者可具有包含到GCPW的转变的整体结构，所述结构类似于如本文中所描述的同轴传输线112的结构。
一旦已如本文中所描述形成第一及第二子组合件，便如图5中所展示对所述第一及第二子组合件进行定位，以使得第一带壁区域118与第二带壁区域218对准。举例来说，第一衬底的第一表面经定位以使得其面向第二衬底的第二表面，其中第一与第二带壁区域如所展示而对准。同轴传输线元件112、114、128有利地布置于衬底102上以使得在两个子组合件如图5中所展示经定位时，同轴传输线元件112、114、128与同轴传输线元件212、214、228轴向对准。如图6中所展示通过定位第二子组合件200使得其悬置于第一子组合件100的突沿106上而将两个组合件接合在一起，其中第一表面与第二表面间隔开。如果第二子组合件包含外围壁204，那么突沿206定位于突沿106上。类似地，每一同轴传输线元件212、214、228的面222、224、230分别与每一同轴传输线元件122、124、128的面122、124、130对准且定位于面122、124、130上。当被以此方式布置时，所述面在每一面处形成同轴电连接。更特定来说，分别在每一同轴传输线元件的内导体与外导体之间形成电触点。将所述子组合件接合在一起以形成完整的单片式集成RF电路250。任何适合接合技术均可用于接合两个子组合件的目的，举例来说，包含Cu-Cu接合。
在如图6中所展示将第一及第二子组合件接合在一起的情况下，外围壁104、204及衬底102、202形成部分地或完全地封围安置于其中的各种组件的壳体。值得注意地，壳体与其中所含有的信号处理组件及互连元件是在相同制造工艺期间同时地形成。接地平面(未展示)可安置于衬底102、202的原本未由信号处理组件及/或互连元件占据的一些或所有部分上。接地平面部分可电连接到外围壁104、204以使得壳体用作屏蔽外壳。屏蔽外壳在其中期望实质上限制所辐射RF信号相对于外壳的内部外出或进入的某些情景中可为有用的。此外，在一些实施例中，外壳经气密性地密封以使得外壳的内部内的氛围与外部氛围隔离。这保护内部组件免受灰尘及湿气影响，且准许内部填充有介电气体以用于增强电性能。可视需要而沉积适合绝缘电介质材料层以将接地平面与外壳内的任何组件或互连引线隔离。通过任何适合方式将电连接从壳体的外部载送到壳体的内部。举例来说，通孔124、224可用于此目的。
关于图1到6中所展示的制造工艺的数种变化及/或增强形式是可能的。在图8A到8C中图解说明这些增强形式中的一些增强形式，图8A到8C以横截面来展示第一及第二组合件的变化。如图8A中所展示，第二子组合件200a不包括外围壁。在此类实施例中，不包含外围壁的带壁区域218与第一子组合件100a的带壁区域118对准。然后如先前所描述将两个子组合件接合在一起。
或者，如图8B中所展示，第二子组合件200b定位于第一子组合件100b的突沿106上。在此实施例中，第二子组合件经定位以使得上面形成有信号处理组件208、210的衬底表面背对第一子组合件的上面形成有信号处理组件108、110的衬底表面。至少部分地通过使用延伸穿过衬底202的导电通孔(图8b中未展示)来提供第一子组合件100b与第二子组合件200b之间的互连件。这些通孔如本文中所描述形成与导电迹线或传输线区段112、114、128的电连接。在图5B中还展示安置于第二子组合件上的第三子组合件300。第三子组合件300被展示为具有类似于第二子组合件200a(其不包含外围壁)的结构，但可任选地具有类似于组合件200(其包含外围壁)的结构。
现在参考图8C，其展示发明性布置的第三变化形式。在此实施例中，以类似于本文中关于图1到6所描述的方式的方式组装第一子组合件100c及第二子组合件200c。也以类似于本文中关于图1到6所描述的方式的方式组装第三子组合件100c’及第四子组合件200c’。第三子组合件100c’的带壁区域与第二子组合件200c的带壁区域对准，其中上面形成有信号处理组件的衬底表面彼此背对。至少部分地通过使用延伸穿过衬底202及102c的导电通孔来提供第二子组合件200c与第三子组合件100c’之间的互连件。图1到6及8A到8C中所展示的实施例打算为示范性且其它实施例也是可能的。
信号处理组件108、110、208、210可包含可使用本文中所描述的技术形成于衬底上的任何信号处理组件。如此，所述信号处理组件可包含例如电感器或电容器的电抗元件。在不加以限制的情况下，所述信号处理组件还可包含RF耦合器及切换元件。所述信号处理组件中的一或多者可由MEMS装置构成。举例来说，开关可包含可用于断开及闭合开关触点的致动器(例如，静电致动器)。另一实例将是可变电容器或变容二极管，其中所述变容二极管的电容值可借助于致动器而改变。另外，本发明并不限于这些信号处理组件且许多其它此类组件也是可能的。
现在参考图9及10，其进一步详细地展示示范性信号处理组件108、110。在此实例中，信号处理组件108是变容二极管且信号处理组件110是电感器。图9中的信号处理组件被展示为以类似于先前关于图1到4所呈现的拓扑的拓扑而连接到GCPW 113、126、127。在所展示的实施例中，组件壁414、452至少部分地围绕信号处理组件中的每一者延伸。所述组件壁连接到GCPW互连元件113、126、127的接地平面部分454。
图9中所展示的示范性信号处理组件110由布置成矩形螺旋配置的导电绕组416形成。然而，在不加以限制的情况下也可使用任何其它配置(例如，圆螺旋形或曲折式配置)。GCPW互连元件127的中心导体418形成与导电绕组416的电连接。导电元件410形成为所述导电绕组上方的桥接件以形成与所述导电绕组的中心部分412的电连接。间隙或余隙空间提供导电绕组416与导电元件410之间的隔离。组件壁414、导电元件410及导电绕组416各自由例如铜(Cu)的导体形成。
导电绕组416具有相对高的纵横比。纵横比是导电绕组在衬底表面上方延伸的高度h与其宽度w的比率。举例来说，导电绕组有利地具有高达20:1的纵横比。导电绕组的实际宽度及其高度将随着材料选择及处理能力而变化。然而，示范性电感器可具有10μm的导电绕组宽度w及200μm的绕组高度h。组件壁414也具有相对高的纵横比，但与导电绕组的宽度相比通常将具有相对较宽的宽度。举例来说，组件壁414的宽度可为100μm且组件壁的高度可为200μm。通过对比，环绕子组合件的外围壁(例如，外围壁104)可具有100μm的宽度及300μm的高度。外围壁的高度超过安置于衬底上的信号处理元件的高度是有利的，以便在信号处理元件与安置于外围壁的顶部突沿上的任何子组合件结构之间提供余隙空间。子组合件之间的耦合也随高度差而变，且因此在确定壁的高度时应加以考虑。
图9中所展示的示范性信号处理组件108是变容二极管。将关于图9及10B更详细地描述变容二极管的操作。信号处理元件108包含电连接到GCPW 113的接地平面部分454的组件壁452。所述变容二极管包含梳形部分，所述梳形部分包括各自由导电材料(例如铜(Cu))形成的梭形件464及桁架466。每一梳形部分包含由导电材料形成且具有高度b的一或多个指状件450、456。所述指状件有利地是指状交叉的以使得指状件的长度为l的一部分如所展示重叠且分离达距离xo、yo。在示范性实施例中，距离xo是10μm，距离yo是25μm，每一指状件可具有400μm的整体长度及300μm的重叠l，每一齿的宽度是10μm且每一齿具有200μm的高度。当然，本发明在此方面并不受限。
在如本文中所展示及描述的布置的情况下，在指状交叉梳形部分的导电指状件之间建立电容。所述梳形部分有利地与组件壁452、外围壁104及如本文中所描述的其它信号处理元件同时地形成。如本文中所描述的梳形元件中的一或多者优选地是可移动的。举例来说，桁架466可在由图10B中的箭头468指示的方向上移动。如果梳形元件中的一或多者如所展示是可移动的，那么其移动是由也利用类似于本文中所描述的那些处理技术的处理技术形成于衬底上的一或多个致动器实现。举例来说，静电致动器可用于此目的。如本文中所预期的变容二极管可具有类似于美国专利公开案2011/0188168 A1中所描述的结构及操作的结构及操作，所述美国专利公开案的揭示内容以引用方式并入本文中。然而，此装置的制作优选地符合本文中所描述的处理技术以使得变容二极管与包含于子组合件中的外围壁及任何其它信号处理组件同时地形成。
在图1到4、9及10中，在每一子组合件中仅展示了两个信号处理组件。举例来说，子组合件100被展示为包含信号处理组件108、110。类似地，子组合件200被展示为包含信号处理组件208、210。然而，本发明并非打算在此方面受限且每一子组合件中可包含更多或更少的信号处理组件。举例来说，在本发明的一些实施例中，级联多个信号处理组件以形成具较大复杂度的装置可为有利的。在图11A及11B中图解说明此概念。在一些实施例中，多个组件可形成模块(例如，模块300a、300b)且可如所展示级联相同模块(或具有类似拓扑的模块)。此布置对于某些RF滤波器应用来说可为有利的。因此，在一些实施例中，如本文中所描述的子组合件100、200可具有类似于图11A及11B中所展示的布置的布置。
现在将关于图12到21描述用于构造子组合件100的工艺。各图提供子组合件的三个不同部分的同时堆积的分开视图。在图12到21中，部分a、b及c各自表示同时构建工艺中子组合件的不同横截面。截面“a”是外围壁(例如，外围壁104)的堆积的沿着线12a-12a截取的横截面。截面b是沿着线12b-12b截取的横截面，其展示图9及10a中的示范性信号处理组件110的一部分的同时堆积。截面c是沿着线12c-12c截取的横截面，其展示如图9及10b中所展示的示范性信号处理组件108的一部分的同时堆积。
如图12中所展示，将第一光致抗蚀剂层502施加到衬底102的上部表面以使得上部表面的经暴露部分对应于将提供导电材料的位置。举例来说，所述第一光致抗蚀剂层是通过在衬底102的上部表面上沉积及图案化光可界定或光致抗蚀剂材料而形成。随后在衬底102的经暴露部分上沉积第一导电材料层504达预定厚度。在部分a处，导电材料层504形成外围壁104的第一层604。导电材料层504也分别形成中心导体412的第一层612、导电绕组416的第一层616及组件壁414的第一层614。导电层504也形成包括导电指状件450的第一层650。所述导电材料的沉积是使用例如化学气相沉积(CVD)的适合技术而完成。可在替代方案中使用例如物理气相沉积(PVD)、溅镀或电镀的其它适合技术。可使用例如化学-机械平面化(CMP)的适合技术来平面化新形成的第一层的上部表面。
如图14中所展示沉积及图案化第二光致抗蚀剂材料层506。此后，如图15中所展示沉积导电材料的第二层以形成外围壁104、中心导体412、导电绕组416、组件壁414及导电指状件450的第二层。反复地重复施加光致抗蚀剂及导电材料层的前述工艺直到获得图16处的结构为止，图16处的结构包含外围壁104、中心导体412、导电绕组416、组件壁414及导电指状件450的第三、第四及第五层。在工艺中的此时，存在形成导电绕组416及导电指状件450的充足数目个层。因此，如图17中所展示，在衬底的如630及632处所展示的那些部分上方施加光致抗蚀剂层514。图案化所述光致抗蚀剂层以留下所述衬底的在626、628处所暴露的部分以继续制作形成外围壁104及中心导体412的部分的额外导电层。此后，如图18中所展示，随后在经部分构造装置的经暴露部分上沉积第六导电材料层516以形成外围壁104及中心导体412的额外部分634、638。然后如图19中所展示使用光致抗蚀剂层518及导电层520重复沉积光致抗蚀剂及导电材料的前述工艺。额外导电层形成外围壁104及导电元件410的额外部分。
在工艺中的此时，信号处理组件108、110的构造完成，但需要至少一个额外导电材料层524来继续制作外围壁104。因此，如图20中所展示，通过以外围壁104的所要形状图案化额外光致抗蚀剂材料而将另一光致抗蚀剂层522施加到经部分构造子组合件。重复此步骤直到实现所要外围壁高度为止。在如本文中所描述已沉积最终层以形成外围壁104之后，如图21中所描绘使用适合技术(例如暴露于使光致抗蚀剂材料溶解的适当溶剂)来释放或以其它方式移除从掩蔽步骤中的每一者剩余的光致抗蚀剂材料。
根据前文将理解，子组合件100、200可包含由导电材料层形成的众多信号处理组件，且这些信号处理组件如本文中所描述与外围壁及互连件同时地形成。此外，将理解，所述信号处理组件可包含例如电感器、电容器及变容二极管的电抗组件(包含可变电抗组件)及用以控制变容二极管的致动器元件。所述信号处理组件也可包含MEMS切换装置。所述信号处理组件可包含可使用本文中所描述的技术制作的现在已知或未来会知晓的这些及任何其它类型的装置。这些信号处理组件用以形成来自各种RF子系统的电路。举例来说，在一些实施例中，这些信号处理组件形成包含可调谐RF滤波器的单片式集成RF滤波器。当与一或多个开关组合时，提供多个切换单片式集成可调谐RF滤波器组。如本文中所描述堆叠多个子组合件以提供仅安置于相对小的面积上的高度集成RF系统。每一子组合件可为可与其它子组合件组合以形成更复杂系统的独立系统。
尽管上文已描述本发明的各种实施例，但应理解，所述实施例仅以实例方式而非限制方式呈现。可在不背离本发明的精神或范围的情况下根据本文中的揭示内容对所揭示的实施例做出众多改变。因此，本发明的广度及范围不应受上文所描述实施例中的任一者限制。而是，本发明的范围应根据所附权利要求书及其等效内容来界定。

Claims (10)

1.一种用于构造RF装置的方法，其包括：
通过以下操作形成第一子组合件
首先在第一衬底的第一表面上沉积包含至少一个层的第一多个层，所述第一多个层各自为导电材料及牺牲材料；以及
首先控制所述第一多个层的所述沉积以在所述第一表面上形成
至少第一外围壁，其环绕所述第一衬底的第一带壁区域，所述第一外围壁远离所述第一表面延伸预定距离以形成第一突沿，以及
至少一个第一信号处理组件，其安置于所述第一衬底的所述第一表面上在所述带壁区域内；
通过以下操作形成第二子组合件
其次在第二衬底的第二表面上沉积包含至少一个层的第二多个层，所述第二多个层各自为所述导电材料及所述牺牲材料；以及
其次控制所述第二多个层的所述沉积以在所述第二表面上在第二带壁区域内形成至少一个第二信号处理组件；以及
将所述第二子组合件定位于所述第一子组合件上，其中所述第一带壁区域与所述第二带壁区域对准。
2.根据权利要求1所述的方法，其进一步包括将所述第一多个层及所述第二多个层中的至少一者选择为包含电介质材料的至少一个层。
3.根据权利要求1所述的方法，其中所述第一控制步骤进一步包括在所述第一衬底上形成至少一个导电迹线以形成所述第一信号处理组件与所述第二信号处理组件之间的电连接的至少一部分。
4.根据权利要求1所述的方法，其中所述定位步骤进一步包括将所述第二子组合件悬置于所述突沿上，其中所述第一表面与所述第二表面间隔开。
5.根据权利要求1所述的方法，其中所述第二控制步骤进一步包括在所述第二表面上形成环绕所述第二带壁区域的至少第二外围壁。
6.根据权利要求1所述的方法，其中所述第一信号处理组件及所述第二信号处理组件中的至少一者选自由开关及电抗组件组成的群组。
7.根据权利要求6所述的方法，其中所述第一控制步骤及所述第二控制步骤中的至少一者进一步包括形成静电致动器。
8.根据权利要求7所述的方法，其进一步包括在所述第一信号处理组件与所述第二信号处理组件之间形成至少一个电连接以形成可调谐滤波器。
9.一种射频系统，其包括：
第一子组合件，其包含第一多个导电材料层，所述第一多个导电材料层安置于第一衬底的第一表面上且布置成第一堆叠以形成
至少第一外围壁，其环绕所述第一衬底的第一带壁区域，所述第一外围壁远离所述第一表面延伸预定距离以形成第一突沿，以及
至少一个第一信号处理组件，其安置于所述第一衬底的所述第一表面上在所述带壁区域内；
第二子组合件，其包含第二多个导电材料层，所述第二多个导电材料层安置于第二衬底的第二表面上且布置成第二堆叠以形成安置于第二带壁区域内的至少一个第二信号处理组件；且
其中所述第二子组合件定位于所述第一子组合件上，其中所述第一带壁区域与所述第二带壁区域对准。
10.根据权利要求9所述的射频系统，其中所述第二子组合件悬置于所述突沿上，其中所述第一表面与所述第二表面间隔开。
CN201380061672.7A 2012-12-11 2013-12-05 单片式集成rf系统及其制造方法 Expired - Fee Related CN104838538B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/710,527 2012-12-11
US13/710,527 US9185820B2 (en) 2012-12-11 2012-12-11 Monolithically integrated RF system and method of making same
PCT/US2013/073377 WO2014093133A1 (en) 2012-12-11 2013-12-05 Monolithically integrated rf system and method of making same

Publications (2)

Publication Number Publication Date
CN104838538A true CN104838538A (zh) 2015-08-12
CN104838538B CN104838538B (zh) 2017-06-09

Family

ID=49877029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380061672.7A Expired - Fee Related CN104838538B (zh) 2012-12-11 2013-12-05 单片式集成rf系统及其制造方法

Country Status (5)

Country Link
US (2) US9185820B2 (zh)
KR (1) KR101680994B1 (zh)
CN (1) CN104838538B (zh)
TW (1) TWI601237B (zh)
WO (1) WO2014093133A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11584643B2 (en) * 2019-11-13 2023-02-21 Massachusetts Institute Of Technology Micro-electromechanical (MEM) power relay

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232847B1 (en) * 1997-04-28 2001-05-15 Rockwell Science Center, Llc Trimmable singleband and tunable multiband integrated oscillator using micro-electromechanical system (MEMS) technology
US20040144449A1 (en) * 2002-11-12 2004-07-29 Munekatsu Shimada Nd-Fe-B type anisotropic exchange spring magnet and method of producing the same
CN1574450A (zh) * 2003-05-30 2005-02-02 安捷伦科技有限公司 将信号引入屏蔽射频电路的方法与装置
CN1784807A (zh) * 2003-03-04 2006-06-07 罗门哈斯电子材料有限公司 同轴波导微结构及其形成方法
US7184272B1 (en) * 2002-04-05 2007-02-27 Itt Manufacturing Enterprises, Inc. Modular RF terminal having integrated bus structure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201698B1 (en) * 1998-03-09 2001-03-13 California Institute Of Technology Modular electronics packaging system
KR100368930B1 (ko) 2001-03-29 2003-01-24 한국과학기술원 반도체 기판 위에 높이 떠 있는 3차원 금속 소자, 그 회로모델, 및 그 제조방법
US7611616B2 (en) 2002-05-07 2009-11-03 Microfabrica Inc. Mesoscale and microscale device fabrication methods using split structures and alignment elements
US7013489B1 (en) 2002-06-13 2006-03-21 Mcgrath Diverse Products, L.L.C. Liner and garment ensemble for thermal wear and anti-exposure suits
US7456698B2 (en) * 2004-01-22 2008-11-25 The Regents Of The University Of Michigan Mechanical self-reciprocating oscillator and mechanism and a method for establishing and maintaining regular back and forth movement of a micromachined device without the aid of any electronic components
US7589974B2 (en) * 2006-04-21 2009-09-15 Helwett-Packard Development Company, L.P. Modular server and method
US8279131B2 (en) 2006-09-21 2012-10-02 Raytheon Company Panel array
KR101472134B1 (ko) 2007-03-20 2014-12-15 누보트로닉스, 엘.엘.씨 동축 전송선 마이크로구조물 및 그의 형성방법
US7755174B2 (en) 2007-03-20 2010-07-13 Nuvotonics, LLC Integrated electronic components and methods of formation thereof
JP2011023381A (ja) 2009-07-13 2011-02-03 Nippon Zeon Co Ltd 積層モジュール
US8373522B2 (en) 2010-02-03 2013-02-12 Harris Corporation High accuracy MEMS-based varactors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232847B1 (en) * 1997-04-28 2001-05-15 Rockwell Science Center, Llc Trimmable singleband and tunable multiband integrated oscillator using micro-electromechanical system (MEMS) technology
US7184272B1 (en) * 2002-04-05 2007-02-27 Itt Manufacturing Enterprises, Inc. Modular RF terminal having integrated bus structure
US20040144449A1 (en) * 2002-11-12 2004-07-29 Munekatsu Shimada Nd-Fe-B type anisotropic exchange spring magnet and method of producing the same
CN1784807A (zh) * 2003-03-04 2006-06-07 罗门哈斯电子材料有限公司 同轴波导微结构及其形成方法
CN1574450A (zh) * 2003-05-30 2005-02-02 安捷伦科技有限公司 将信号引入屏蔽射频电路的方法与装置

Also Published As

Publication number Publication date
US9756737B2 (en) 2017-09-05
KR101680994B1 (ko) 2016-11-29
CN104838538B (zh) 2017-06-09
US9185820B2 (en) 2015-11-10
TWI601237B (zh) 2017-10-01
US20160057870A1 (en) 2016-02-25
TW201430998A (zh) 2014-08-01
WO2014093133A1 (en) 2014-06-19
KR20150094626A (ko) 2015-08-19
US20140160706A1 (en) 2014-06-12

Similar Documents

Publication Publication Date Title
CN104737365A (zh) 具有可变频率响应的方向性耦合器
EP1520321A1 (en) Miniature rf and microwave components and methods for fabricating such components
US9053874B2 (en) MEMS switches and other miniaturized devices having encapsulating enclosures, and processes for fabricating same
CN104737372A (zh) 晶片级射频(rf)传输及辐射装置
CN104838538A (zh) 单片式集成rf系统及其制造方法
CN104641436B (zh) 供在微机电及其它系统中使用的开关及其制造工艺
US9148111B2 (en) Phase shifters and tuning elements
US9123493B2 (en) Microelectromechanical switches for steering of RF signals
US9090459B2 (en) Control circuitry routing configuration for MEMS devices
US9165723B2 (en) Switches for use in microelectromechanical and other systems, and processes for making same
US6677659B2 (en) Method for fabricating 3-dimensional solenoid and device fabricated
US20030122207A1 (en) Method for fabricating a tunable, 3-dimensional solenoid and device farbricated
TWI535104B (zh) 新穎相移器及調諧元件
JP4541718B2 (ja) 高周波集積回路とその製造方法
TWI519467B (zh) 微小化開關
TWI545834B (zh) 耦合器系統
CN116996037A (zh) 一种异构融合衬底的制作方法及其3d异构带通滤波器
WO2014031920A1 (en) Switches for use in microelectromechanical and other systems, and processes for making same
Nishino et al. Micromachined RF Devices for Concurrent Integration on Dielectric-Air-Metal Structures
JP2010200226A (ja) 誘電体フィルタ
JP2007157922A (ja) 高周波ハイブリッド

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: American Florida

Patentee after: L3 Hershey Technology Co.

Address before: American Florida

Patentee before: Harris Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170609