CN116996037A - 一种异构融合衬底的制作方法及其3d异构带通滤波器 - Google Patents
一种异构融合衬底的制作方法及其3d异构带通滤波器 Download PDFInfo
- Publication number
- CN116996037A CN116996037A CN202310448704.4A CN202310448704A CN116996037A CN 116996037 A CN116996037 A CN 116996037A CN 202310448704 A CN202310448704 A CN 202310448704A CN 116996037 A CN116996037 A CN 116996037A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- metal
- microstrip line
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 53
- 239000000758 substrate Substances 0.000 title claims abstract description 53
- 230000004927 fusion Effects 0.000 title claims abstract description 19
- 239000002184 metal Substances 0.000 claims description 235
- 229910052751 metal Inorganic materials 0.000 claims description 235
- 239000003990 capacitor Substances 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 54
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 52
- 238000001914 filtration Methods 0.000 claims description 21
- 239000011347 resin Substances 0.000 claims description 18
- 229920005989 resin Polymers 0.000 claims description 18
- 230000017525 heat dissipation Effects 0.000 claims description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 238000012858 packaging process Methods 0.000 claims description 8
- 238000013461 design Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 6
- 238000003780 insertion Methods 0.000 description 5
- 230000037431 insertion Effects 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 230000001629 suppression Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009776 industrial production Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 238000006317 isomerization reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
本发明公开了一种异构融合衬底的制作方法及其3D异构带通滤波器，突破了传统滤波器在频率、阶数和带通上的限制，它包括级联在一起的内嵌电容和低通滤波结构，低通滤波结构包括连接在一起的直通微带线和开路枝节，具有低插入损耗、超宽带和小尺寸等特点。
Description
技术领域
本发明涉及射频模拟信号领域，特指一种融合多种工艺形成异构融合衬底的制作方法以及基于此方法得到一种3D异构微波带通滤波器。
背景技术
射频滤波器作为无线通信系统中起到频率选择及杂散抑制的关键器件，射频滤波器的设计一直成为当今学术研究和工业生产的重点。现如今，平面射频滤波器从设计元件类型不同来分可以分成两种类型，即用电容、电感等器件来设计的LC谐振滤波器和用微带线来设计的耦合谐振滤波器。LC谐振滤波器由于工艺尺寸限制，其在射频频段的谐振频率较低；而微带线滤波器的尺寸直接受中心频率波长的影响，在综合考虑电路版图面积后，所设计的滤波器谐振频率一般较高。
此外，射频滤波器的带宽受谐振极点个数的影响，而谐振极点的个数受谐振结构阶数及复杂程度控制。谐振结构阶数越高，谐振极点个数越多，射频滤波器的带宽越宽，但相应的射频滤波器尺寸也越大。因此，单一结构的滤波器无法在较小尺寸的前提下设计为超宽带。
而随着封装工艺和技术的发展，用于嵌入式的3D异构集成的封装工艺已经成为当前学术研究和工业生产的重点。其中，晶圆级封装(WLP)工艺不仅能够适应不同工艺下融合衬底的建立，也更加便于集成系统的搭建。因此，采用WLP工艺制作的滤波器能够直接用于集成微系统的构建，并大大减小微系统的面积，也能适应当前及未来集成微系统架构的发展需求。
为此，本发明提出的异构融合衬底建立方法和3D异构微波带通滤波器通过晶圆级封装(WLP)工艺和GaAs工艺实现，将采用GaAs工艺加工的内嵌电容(高通结构)通过所搭建的异构融合衬底与用WLP工艺加工的微带线低通滤波结构进行级联，互相弥补了单一的LC谐振滤波器和微带线耦合滤波器在设计频率上的缺陷，能够突破单一LC谐振滤波器结构和小尺寸下的常规微带线耦合滤波器在设计频率、滤波器阶数和滤波器通带的限制，从而设计出一款超宽带、低插损、宽阻带、小尺寸的滤波器结构，并能够便于集成系统的搭建。
发明内容
为克服现有技术的不足及存在的问题，本发明提供一种异构融合衬底的制作方法及其3D异构带通滤波器，在GaAs工艺结构上建立嵌入电容和在布线层上建立低通滤波结构，并将两者级联，互相弥补了单一的LC谐振滤波器和微带线耦合滤波器在设计频率上的缺陷，拓宽了低阶数、小尺寸滤波器的通带范围，从而实现超宽带、低损耗、小尺寸和便于集成系统搭建。
为实现上述目的，本发明采用如下技术方案：
一种3D异构带通滤波器，包括级联在一起的内嵌电容和低通滤波结构，低通滤波结构包括连接在一起的直通微带线和开路枝节。
作为优选，所述直通微带线包括1/2波长的直通微带线。
作为优选，所述开路枝节包括1/4波长的开路枝节。
作为优选，所述开路枝节包括“T”字型的开路枝节。
作为优选，还包括布线层，低通滤波结构形成在布线层上。
作为优选，所述布线层包括依次堆叠在一起的第三介质层、第三金属层、第四介质层、第四金属层、第五介质层和第五金属层，低通滤波器结构设置在第五金属层上。
作为优选，所述第三介质层上设置有第三介质过孔，第三金属层通过第三介质过孔和内嵌电容相连接。
作为优选，所述第三金属层上设置有散热孔。
作为优选，所述第三金属层还设置有挖空区，挖空区设置在内嵌电容上。
作为优选，所述第三金属层、第四金属层和第五金属层上设置有金属焊盘，金属焊盘设置在内嵌电容上。
作为优选，所述内嵌电容包括下极板、电容层和上极板，电容层设置在下极板和上极板之间，下极板、电容层和上极板依次堆叠在一起。
作为优选，所述内嵌电容还包括第一金属微带线、第二金属微带线、射频端口和地端口，下极板通过第一金属微带线连接在射频端口上，上极板通过第二金属微带线连接在射频端口上。
作为优选，还包括GaAs工艺结构，在GaAs工艺结构上制作内嵌电容。
作为优选，所述GaAs工艺结构及布线层和布线层堆叠在一起。
作为优选，所述GaAs工艺结构包括依次堆叠在一起的GaAs衬底、第一介质层、第一金属层、第二介质层和第二金属层。
作为优选，所述下极板形成在第一金属层上，上极板形成在第二金属层上，第二介质层上形成有第二介质过孔，第二介质过孔和第一金属层之间的间隙构成电容层。
作为优选，所述第一金属微带线设置在第一金属层上，第二金属微带线设置在第二金属层上，低通滤波结构级联在射频端口上。
作为优选，还包括树脂衬底，GaAs工艺结构嵌入在树脂衬底中。
另一方面，本发明还提供了一种异构融合衬底的制作方法，用于制备上述的3D异构带通滤波器，包括：
在晶圆级封装工艺中，建立树脂衬底后，将GaAs工艺结构嵌入树脂衬底中，保证GaAs工艺结构的上表面和树脂衬底的上表面平齐；
在GaAs工艺中，在GaAs衬底上依次建立第一介质层、第一金属层、第二介质层和第二金属层，并在第一介质层、第一金属层、第二介质层和第二金属层上制作嵌入式无源器件；
在采用GaAs工艺结构底部设置背金层，背金层作为接地层，并通过背金层上的背金孔穿过GaAs衬底与第一金属层、第二金属层相连制作得到地端口；
在树脂衬底上制作布线层，布线层中的第三金属层作为接地层，并通过第三介质层的过孔与地端口相连接，使异构融合衬底共接地；
在第三金属层上制作得到散热孔；
将第三金属层进行挖空形成位于嵌入式无源器件上方的挖空区；
在第三金属层、第四金属层和第五金属层上制作位于嵌入式无源器件上方的金属焊盘，在第三介质层、第四介质层和第五介质层上建立过孔，完成布线层的建立，在布线层上制作得到低通滤波结构。
作为优选，所述在GaAs工艺结构上制作嵌入式无源器件的步骤，其中，嵌入式无源器件为内嵌电容，具体包括：
在第一金属层上制作得到下极板；
在第二介质层上制作得到第二介质过孔，第二介质过孔和第一金属层之间的间隙构成电容层；
在第二金属层上制作得到上极板；
在第一金属层上制作得到第一金属微带线，下极板通过第一金属微带线连接在射频端口上；
在第二金属层上制作得到第二金属微带线，上极板通过第二金属微带线连接在射频端口上，其中，内嵌电容包括下极板、电容层、上极板、第一金属微带线、第二金属微带线、射频端口和地端口。
作为优选，所述在布线层上制作得到低通滤波结构的步骤，具体包括：
通过第三金属层、第四金属层、第五金属层上的金属焊盘以及在第三介质层、第四介质层、第五介质层上的过孔与嵌入式无源器件进行级联；
在第五金属层上制作得到连接在一起的直通微带线和开路枝节，其中，低通滤波结构包括连接在一起的直通微带线和开路枝节；
在第五金属层的直通微带线上制作得到滤波器的射频信号端口，射频信号端口位于直通微带线的末端；
通过第三金属层、第四金属层、第五金属层上的金属焊盘以及在第三介质层、第四介质层、和第五介质层上的过孔将第三金属层和第五金属层相连接得到滤波器的接地端口。
本发明相比现有技术突出且有益的技术效果是：
(1)在本发明中，直通微带线会在其谐振频率及其倍频处形成极点，该极点可用来优化回波损耗，同时形成低通通带，实现了低通滤波结构的较高的截止频率，开路枝节可等效于在主路中并联了LC串联谐振结构，其在直通微带线的谐振频率处形成一个带阻结构，从而优化了直通微带线的矩形系数。
(2)在本发明中，多阶、长度不同和结构不同的开路枝节共同作用在直通微带线上，形成一段较宽的阻带，从而优化了带外抑制效果。
(3)在本发明中，内嵌电容实现本3D异构带通滤波器的高通滤波结构设计，内嵌电容尺寸更小，容值也更大，更容易实现在较低频段的截止频率下进行滤波。
(4)在本发明中，将用于高通滤波的嵌入电容和直通微带线形成的低通滤波结构级联在一起，可实现由较低频段向较高频段过渡的超宽带的3D异构带通滤波器，因此本3D异构带通滤波器具有超宽带、低插损、宽阻带、小尺寸的优点。
(5)在本发明中，3D异构带通滤波器采用了平面结构，结合异构化工艺减小了滤波器的面积，将3D异构带通滤波器应用于宽带微波通信和雷达等领域，可实现宽带微波3D异构集成微系统搭建的需求。
(6)在本发明中，对尺寸为0.29λg*0.1λg的3D异构带通滤波器进行仿真得出，插入损耗为-1.1dB，在19GHz时的带外抑制为-42.1dB，阻带范围大于20GHz，带内波动为±0.5dB，因此本3D异构带通滤波器具有尺寸小、低插损、带外抑制性能好、带内平坦性好的优点。
附图说明
图1是本发明的一种3D异构带通滤波器的3维结构示意图；
图2是本发明的一种3D异构带通滤波器的低通滤波结构的原理示意图；
图3是本发明的一种3D异构带通滤波器的带通滤波结构的原理示意图；
图4是本发明的一种异构融合衬底结构示意图之一；
图5是本发明的一种异构融合衬底结构示意图之二；
图6是本发明的一种异构带通滤波器中内嵌电容的结构示意图；
图7是本发明的一种3D异构带通滤波器的低通滤波结构的版图俯视图；
图8是本发明的一种3D异构带通滤波器的低通滤波结构的仿真结果示意图；
图9是本发明的一种3D异构带通滤波器的内嵌电容的仿真结果示意图；
图10是本发明的一种3D异构带通滤波器的结构版图示意图；
图11是本发明的一种3D异构带通滤波器的仿真结果示意图；
图中：1-GaAs工艺结构、2-布线层、3-内嵌电容、4-低通滤波结构、5-背金层、6-金属焊盘、7-树脂衬底、8-背金孔、9-地端口、11-GaAs衬底、12-第一介质层、13-第一金属层、14-第二介质层、15-第二金属层、21-第三介质层、22-第三金属层、23-第四介质层、24-第四金属层、25-第五介质层、26-第五金属层、31-下极板、32-电容层、33-上极板、34-第一金属微带线、35-第二金属微带线、36-射频端口、41-直通微带线、42-开路枝节、141-第二介质过孔、211-第三介质过孔、221-第三金属焊盘、222-挖空区、223-散热孔、231-第四介质过孔、241-第四金属焊盘、251-第五介质过孔、261-第五金属焊盘。
具体实施方式
实施例1
如图1至图11所示，本实施例提供了一种3D异构带通滤波器，包括GaAs工艺结构和布线层，GaAs工艺结构和布线层堆叠在一起，GaAs工艺结构上制作有内嵌电容，布线层上形成有低通滤波结构，内嵌电容和低通滤波结构级联在一起。
低通滤波结构包括直通微带线和开路枝节，直通微带线和开路枝节连接在一起，在本3D异构带通滤波器中起到低通滤波的作用。
直通微带线会在其谐振频率及其倍频处形成极点，该极点可用来优化回波损耗，同时形成低通通带。通过改变直通微带线的长度可调节该极点形成的频率，微带线长度越短，低通滤波结构的整体尺寸越小，同时该极点的频率越高，因此直通微带线实现了低通滤波结构的较高的截止频率。在本实施例中，直通微带线优选包括1/2波长的直通微带线。
由于单一的直通微带线形成的低通通带存在矩形系数较差的问题。为此，在直通微带线上连接开路枝节。在低通滤波结构中，开路枝节可等效于在主路中并联了LC串联谐振结构，其在直通微带线的谐振频率处形成一个带阻结构，从而优化了直通微带线的矩形系数。
另外，单一的直通微带线形成的低通通带还存在带外抑制的效果也不好的问题。为此，开路枝节至少为两个，不同的开路枝节长度和结构均不同，两个以上的开路结构分别连接在直通微带线上，多阶、长度不同和结构不同的开路枝节共同作用在直通微带线上，形成一段较宽的阻带，从而优化了带外抑制效果。
所述开路枝节包括1/4波长的开路枝节。
所述开路枝节包括“T”字型的开路枝节。“T”字型的开路枝节相当于常规形状的开路枝节的变体，相较于常规形状的开路枝节，在同一频率下“T”字型的开路枝节具有更小的面积。
所述低通滤波结构还采用晶圆级封装工艺设置在布线层上，通过晶圆级封装工艺实现了低通滤波结构在布线层上的3D异构化。晶圆级封装工艺又称为Wafer LevelPackaging，简称WLP。
所述布线层包括第三介质层、第三金属层、第四介质层、第四金属层、第五介质层和第五金属层。第三介质层、第三金属层、第四介质层、第四金属层、第五介质层和第五金属层依次堆叠在一起。
所述第三金属层起到接地层的作用，第三介质层上设置有第三介质过孔，第三金属层通过第三介质过孔和内嵌电容相连接，使得布线层和内嵌电容共接地。
所述第三金属层上设置有散热孔，散热孔起到便于散热的作用。具体地，在第三金属层上每隔一定面积开设有散热孔。散热孔的截面呈方形，其尺寸为100um*100um，由于该散热孔的尺寸较小，因此对电子元器件的性能几乎没有影响。
所述第三金属层上还设置有挖空区，挖空区设置在内嵌电容的上方，从而避免内嵌电容和第三金属层产生耦合影响，能有效减小布线层对内嵌电容性能的恶化效果。在本实施例中，挖空区采用挖空的处理方式形成在第三金属层上。
所述第三金属层、第四金属层和第五金属层上设置有金属焊盘，金属焊盘设置在内嵌电容的上方，第三介质层、第四介质层和第五介质层上设置有过孔，第四介质层上的过孔设置在第三金属层上的金属焊盘和第四金属层上的金属焊盘之间，第五介质层上的过孔设置在第四金属层上的金属焊盘和第五金属层上的金属焊盘之间，第三介质层、第四介质层和第五介质层上设置的过孔用以起到第三金属层、第四金属层和第五金属层上的金属焊盘之间的信号连接，低通滤波结构和第五金属层连接，内嵌电容和第三金属层连接，进而实现内嵌电容和低通滤波结构的信号连接，同时还能有效帮助传导热量以及支撑布线层的物理结构。在本实施例中，第三介质层上的过孔称为第三介质过孔，第四介质层上的过孔称为第四介质过孔，第五介质层上的过孔称为第四介质过孔，第三金属层上的金属焊盘称为第三金属焊盘，第四金属层上的金属焊盘称为第四金属焊盘，第五金属层上的金属焊盘称为第五金属焊盘。
所述低通滤波结构设计在第五金属层上。在第五金属层上的直通微带线和开路枝节呈平面结构。
所述内嵌电容用于实现本3D异构带通滤波器的高通滤波设计。相较于一般的耦合微带线，内嵌电容具有更好的高通滤波效果。并且，内嵌电容尺寸更小，容值也更大，更容易实现在较低频段的截止频率下进行滤波。在实际使用中，将用于高通滤波的嵌入电容和直通微带线形成的低通滤波结构级联在一起，并合理设计阻抗关系，即可实现由较低频段向较高频段过渡的超宽带的3D异构带通滤波器。
所述内嵌电容制作在GaAs工艺结构上。内嵌电容包括下极板、电容层和上极板，自下而上的下极板、电容层和上极板是相互错位的，叠层结构以及上下错位的内嵌电容在最小空间内实现了较高的容量和电容值，通过控制上极板和下极板的尺寸来控制电容值的大小，从而影响高通滤波的效果。在本实施例中，上极板的尺寸和下极板的尺寸均为70um*50um。
所述内嵌电容还包括第一金属微带线、第二金属微带线、射频端口和地端口，下极板连接在通过第一金属微带线连接在射频端口上，上极板通过第二金属微带线连接在射频端口上，低通滤波结构通过布线层上的过孔和金属焊盘级联在射频端口上。
具体地，射频端口为GSG类型，包括接地端口、信号端口和接地端口。第一金属微带线在第一金属层上呈平面结构，第二金属微带线在第二金属层上呈平面结构。低通滤波结构通过第三介质层、第四介质层和第五介质层上设置的过孔、第三金属层、第四金属层和第五金属层上的金属焊盘连接在射频端口上。
所述GaAs工艺结构包括GaAs衬底、第一介质层、第一金属层、第二介质层和第二金属层，GaAs衬底、第一介质层、第一金属层、第二介质层和第二金属层依次堆叠在一起，GaAs工艺结构呈叠层结构。下极板形成在第一金属层上，上极板形成在第二金属层上，第二介质层上形成有第二介质过孔，第二介质过孔和第一金属层之间的间隙构成电容层。
本3D异构带通滤波器还包括树脂衬底，GaAs工艺结构嵌入在树脂衬底中，从而实现了对GaAs工艺制得器件的封装，具体可采用晶圆级封装工艺实现。
实施例2
本实施例还提供了一种异构融合衬底的制作方法，用于制备上述的一种3D异构带通滤波器，包括：
在晶圆级封装工艺中，建立树脂衬底后，将GaAs工艺结构嵌入树脂衬底中，保证GaAs工艺结构的上表面和树脂衬底的上表面平齐；
上述步骤中，晶圆级封装工艺指的是在晶圆尺寸级别对内嵌器件进行封装的工艺，用于封装的衬底包括但不限于树脂衬底、硅衬底等。GaAs工艺可以替换为其他硅基制备工艺，其他硅基制备工艺包括但不限于GaN制备工艺、InP制备工艺。
在GaAs工艺中，在GaAs衬底上依次建立第一介质层、第一金属层、第二介质层和第二金属层，并在第一介质层、第一金属层、第二介质层和第二金属层上制作嵌入式无源器件；
上述步骤中，GaAs工艺结构为叠层结构，GaAs衬底、第一介质层、第一金属层、第二介质层和第二金属层依次堆叠，以便于在叠层结构上的衬底上构建嵌入式无源器件。
在采用GaAs工艺结构底部设置背金层，背金层作为接地层，并通过背金孔穿过GaAs衬底与第一金属层、第二金属层相连制作得到地端口；
上述步骤中，背金孔贯穿背金层、第一金属层和第二金属层。
在树脂衬底上制作布线层，布线层中的第三金属层作为接地层，并通过第三介质层的过孔与地端口相连接，使异构融合衬底共接地；
上述步骤中，使异构融合衬底共接地指的是异构融合衬底中GaAs工艺结构和布线层共同接地。布线层采用第三介质层、第三金属层、第四介质层、第四金属层、第五介质层和第五金属层依次堆叠得到。
在第三金属层上制作得到散热孔；
上述步骤中，散热孔的设计用于便于散热。在本实施例中，散热孔为100um*100um的方形孔。且由于该散热孔尺寸较小，因此对器件的性能几乎没有影响。
将第三金属层进行挖空形成位于嵌入式无源器件上方的挖空区；
上述步骤中，第三金属层采用挖空处理得到挖空区，挖空区位于内嵌电容的上方，挖空区的设计避免内嵌电容和第三金属层产生耦合影响，能有效减小布线层对嵌入式无源器件性能的恶化效果。
在第三金属层、第四金属层和第五金属层上制作位于嵌入式无源器件上方的金属焊盘，在第三介质层、第四介质层和第五介质层上建立过孔，完成布线层的建立，在布线层上制作得到低通滤波结构；
上述步骤中，金属焊盘设置在内嵌电容的上方，第三介质层、第四介质层和第五介质层上设置的过孔用以起到第三金属层、第四金属层和第五金属层上的金属焊盘之间的信号连接，同时还能有效帮助传导热量以及支撑布线层的物理结构。
所述在GaAs工艺结构上制作嵌入式无源器件的步骤，其中，嵌入式无源器件为内嵌电容，具体包括：
在第一金属层上制作得到下极板；
在第二介质层上制作得到第二介质过孔，第二介质过孔和第一金属层之间的间隙构成电容层；
在第二金属层上制作得到上极板，通过控制内嵌电容的下极板和上极板的尺寸来控制电容值的大小，从而影响高通滤波效果；
在第一金属层上制作得到第一金属微带线，下极板通过第一金属微带线连接在射频端口上；
在第二金属层上制作得到第二金属微带线，上极板通过第二金属微带线连接在射频端口上，其中，内嵌电容包括下极板、电容层、上极板、第一金属微带线、第二金属微带线、射频端口和地端口。
所述在布线层上制作得到低通滤波结构的步骤，具体包括：
通过第三金属层、第四金属层、第五金属层上的金属焊盘以及在第三介质层、第四介质层、第五介质层上的过孔与嵌入式无源器件进行级联；
在第五金属层上制作得到连接在一起的直通微带线和开路枝节，其中，低通滤波结构包括连接在一起的直通微带线和开路枝节；
在第五金属层的直通微带线上制作得到滤波器的射频信号端口；
通过第三金属层、第四金属层、第五金属层上的金属焊盘以及在第三介质层、第四介质层、和第五介质层上的过孔将第三金属层和第五金属层相连接得到滤波器的接地端口。
所述GaAs工艺结构和布线层堆叠在一起，GaAs工艺结构的第二金属层设置在第三介质层的下方。背金层设置在GaAs衬底的下方。
在本实施例中，本3D异构带通滤波器的尺寸设置为0.29λg*0.1λg，尺寸小巧，实现了小型化的设计。为了验证该3D异构带通滤波器的有益效果，对该3D异构带通滤波器进行3维电磁仿真，通过仿真数据得出，该3D异构带通滤波器的插入损耗为-1.1dB，符合低插损滤波器的要求；该3D异构带通滤波器在19GHz时的带外抑制为-42.1dB，且阻带范围大于20GHz，具有较好的带外抑制性能；该3D异构带通滤波器的带内波动为±0.5dB，带内平坦性较好。
上述实施例仅为本发明的较佳实施例，并非依此限制本发明的保护范围，故：凡依本发明的结构、形状、原理所做的等效变化，均应涵盖于本发明的保护范围之内。
Claims (9)
1.一种3D异构带通滤波器，其特征在于，包括级联在一起的内嵌电容和低通滤波结构，低通滤波结构包括连接在一起的直通微带线和开路枝节。
2.根据权利要求1所述的一种3D异构带通滤波器，其特征在于，所述直通微带线包括1/2波长的直通微带线，开路枝节包括1/4波长的开路枝节，开路枝节还包括“T”字型的开路枝节。
3.根据权利要求1所述的一种3D异构带通滤波器，其特征在于，还包括布线层，布线层包括依次堆叠在一起的第三介质层、第三金属层、第四介质层、第四金属层、第五介质层和第五金属层，低通滤波器结构设置在第五金属层上。
4.根据权利要求3所述的一种3D异构带通滤波器，其特征在于，所述第三介质层上设置有第三介质过孔，第三金属层通过第三介质过孔和内嵌电容相连接。
5.根据权利要求1所述的一种3D异构带通滤波器，其特征在于，还包括GaAs工艺结构，GaAs工艺结构上制作有内嵌电容，内嵌电容包括下极板、电容层和上极板，GaAs工艺结构包括依次堆叠在一起的GaAs衬底、第一介质层、第一金属层、第二介质层和第二金属层，下极板形成在第一金属层上，上极板形成在第二金属层上，第二介质层上形成有第二介质过孔，第二介质过孔和第一金属层之间的间隙构成电容层。
6.根据权利要求5所述的一种3D异构带通滤波器，其特征在于，所述内嵌电容还包括第一金属微带线、第二金属微带线和射频端口，下极板连接在通过第一金属微带线连接在射频端口上，上极板通过第二金属微带线连接在射频端口上，低通滤波结构级联在射频端口上。
7.一种异构融合衬底的制作方法，其特征在于，包括：
在晶圆级封装工艺中，建立树脂衬底后，将GaAs工艺结构嵌入树脂衬底中，保证GaAs工艺结构的上表面和树脂衬底的上表面平齐；
在GaAs工艺中，依次建立第一介质层、第一金属层、第二介质层和第二金属层，并在第一介质层、第一金属层、第二介质层和第二金属层上制作嵌入式无源器件；
在GaAs工艺结构底部设置背金层，背金层作为接地层，并通过背金层上的背金孔穿过GaAs衬底与第一金属层、第二金属层相连制作得到地端口；
在树脂衬底上制作布线层，布线层中的第三金属层作为接地层，并通过第三介质层的过孔与地端口相连接，使异构融合衬底共接地；
在第三金属层上制作得到散热孔；
将第三金属层进行挖空形成位于嵌入式无源器件上方的挖空区；
在第三金属层、第四金属层和第五金属层上制作位于嵌入式无源器件上方的金属焊盘，在第三介质层、第四介质层和第五介质层上建立过孔，完成布线层的建立，在布线层上制作得到低通滤波结构。
8.根据权利要求7所述的一种异构融合衬底的制作方法，其特征在于，所述在GaAs工艺中制作嵌入式无源器件的步骤，其中，嵌入式无源器件为内嵌电容，具体包括：
在第一金属层上制作得到下极板；
在第二介质层上制作得到第二介质过孔，第二介质过孔和第一金属层之间的间隙构成电容层；
在第二金属层上制作得到上极板；
在第一金属层上制作得到第一金属微带线，下极板通过第一金属微带线连接在射频端口上；
在第二金属层上制作得到第二金属微带线，上极板通过第二金属微带线连接在射频端口上，其中，内嵌电容包括下极板、电容层、上极板、第一金属微带线、第二金属微带线、射频端口和地端口。
9.根据权利要求7或8所述的一种异构融合衬底的制作方法，其特征在于，所述在布线层上制作得到低通滤波结构的步骤，具体包括：
通过第三金属层、第四金属层、第五金属层上的金属焊盘以及在第三介质层、第四介质层、第五介质层上的过孔与嵌入式无源器件进行级联；
在第五金属层上制作得到连接在一起的直通微带线和开路枝节，其中，低通滤波结构包括连接在一起的直通微带线和开路枝节；
在第五金属层的直通微带线上制作得到滤波器的射频信号端口；
通过第三金属层、第四金属层、第五金属层上的金属焊盘以及在第三介质层、第四介质层和第五介质层上的过孔将第三金属层和第五金属层相连接得到滤波器的接地端口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310448704.4A CN116996037A (zh) | 2023-04-24 | 2023-04-24 | 一种异构融合衬底的制作方法及其3d异构带通滤波器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310448704.4A CN116996037A (zh) | 2023-04-24 | 2023-04-24 | 一种异构融合衬底的制作方法及其3d异构带通滤波器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116996037A true CN116996037A (zh) | 2023-11-03 |
Family
ID=88527261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310448704.4A Pending CN116996037A (zh) | 2023-04-24 | 2023-04-24 | 一种异构融合衬底的制作方法及其3d异构带通滤波器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116996037A (zh) |
-
2023
- 2023-04-24 CN CN202310448704.4A patent/CN116996037A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI389451B (zh) | 使用電感器-電容器諧振器之薄膜帶通濾波器 | |
| US7113058B2 (en) | Resonator, filter, communication apparatus | |
| CN106299560A (zh) | 一种高选择性宽带功分滤波器 | |
| CN109301404B (zh) | 一种基于频率选择性耦合的ltcc宽阻带滤波巴伦 | |
| CN108711664A (zh) | 宽带带阻谐振滤波器 | |
| CN111613859B (zh) | 一种基于槽线和微带的同相功分滤波器 | |
| Sotoodeh et al. | A novel bandpass waveguide filter structure on SIW technology | |
| WO2021134997A1 (zh) | 一种滤波器及其制作方法 | |
| US6091312A (en) | Semi-lumped bandstop filter | |
| US20220012617A1 (en) | Quantum computing circuit comprising a plurality of chips and method for manufacturing the same | |
| CN107710605B (zh) | 互感耦合滤波器及无线保真WiFi模组 | |
| JP2001251102A (ja) | 薄膜共振器フィルタとその構成方法 | |
| Mi et al. | MEMS tunable bandpass filters on high-k LTCC | |
| US6064281A (en) | Semi-lumped bandpass filter | |
| CN116996037A (zh) | 一种异构融合衬底的制作方法及其3d异构带通滤波器 | |
| WO2023147724A1 (zh) | 带通滤波电路和多工器 | |
| CN109150130A (zh) | 一种电感耦合型带通滤波器 | |
| CN114497938B (zh) | 微带滤波器及其制备方法 | |
| Zhang et al. | Research of SIR filter based on integrated passive device technology | |
| CN220963708U (zh) | 一种硅基GaN宽阻带高选择性毫米波在片滤波器 | |
| CN112886160B (zh) | 一种基于硅基mems工艺的紧凑型基片集成波导滤波器 | |
| CN110474618B (zh) | 基于ltcc工艺的超小型高q值带通滤波器 | |
| US20230352805A1 (en) | Electric coupling of a substrate integrated waveguide cavity resonator to a suspended substrate stripline low pass filter for introducing a notch response | |
| CN209282361U (zh) | 片上二阶带通滤波器及射频无线通信设备 | |
| CN116885413A (zh) | 一种螺旋缺陷结构的在片交指带通滤波器及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |