WO2021134997A1 - 一种滤波器及其制作方法 - Google Patents

Abstract

本申请公开了一种滤波器及其制作方法。其中，滤波器包括至少一个硅腔谐振单元，硅腔谐振单元包括依次设置的底层金属层、高阻硅介质层和顶层金属层，每个硅腔谐振单元的边缘设置有多个通孔，通孔贯穿底层金属层、高阻硅介质层和顶层金属层，通孔的内侧表面形成有金属沉积层，滤波器还包括至少一个槽线式双阻带谐振器，槽线式双阻带谐振器包括形成在顶层金属层的第一槽线和第二槽线，第一槽线和第二槽线贯穿顶层金属层，且第二槽线的一端与第一槽线的中点连通。

Description

一种滤波器及其制作方法

本申请要求在2019年12月30日提交中国专利局、申请号为201911397194.2的中国专利申请的优先权，该申请的全部内容通过引用结合在本申请中。

技术领域

本申请实施例涉及滤波电路技术领域，例如一种滤波器及其制作方法。

背景技术

滤波器在射频、微波系统中起着选频滤波的重要作用，滤波器可使某段频率的电信号通过，而对其他频率进行阻拦。滤波器的主要性能指标有插损、带宽、带外选择性以及电路尺寸等，提高带外抑制度以及电路小型化一直是滤波器的关键设计难点。

传统的滤波器包括腔体滤波器、LC滤波器和平面滤波器，腔体滤波器由金属整体切割形成，LC滤波器由电感、电容和电阻的组合设计构成，平面滤波器由传输线和PCB板制成，均存在体积大、不易与多芯片互连集成等情况，影响了滤波器在小型化芯片化滤波器方面的发展。

发明内容

本申请提供一种滤波器及其制作方法，以避免相关技术中滤波器体积较大，带外抑制度差不易实现多芯片集成的情况。

第一方面，本申请实施例提供了一种滤波器，包括：

至少一个硅腔谐振单元，所述硅腔谐振单元包括依次设置的底层金属层、高阻硅介质层和顶层金属层；每个所述硅腔谐振单元的边缘设置有多个通孔；所述通孔贯穿所述底层金属层、所述高阻硅介质层和所述顶层金属层；所述通孔的内侧表面形成有金属沉积层；

还包括至少一个槽线式双阻带谐振器，所述槽线式双阻带谐振器包括形成在所述顶层金属层的第一槽线和第二槽线；所述第一槽线和所述第二槽线贯穿所述顶层金属层，且所述第二槽线的一端与所述第一槽线的中点连通。

第二方面，本申请实施例还提供了一种滤波器的制作方法，适用于第一方面所述的任一滤波器，包括：

在高阻硅介质层的下侧形成底层金属层，在所述高阻硅介质层的上侧形成顶层金属层，所述底层金属层、所述高阻硅介质层和所述顶层金属层形成叠层结构；

所述叠层结构包括至少一个硅腔谐振单元；在每个所述硅腔谐振单元的边缘形成多个通孔；每个所述通孔贯穿所述底层金属层、所述高阻硅介质层和所述顶层金属层；

在所述通孔的内侧表面形成金属沉积层；

在顶层金属层形成至少一个槽线式双阻带模式谐振器，每个槽线式双阻带谐振器包括第一槽线和第二槽线；所述第一槽线和所述第二槽线的深度与所述顶层金属层的厚度相等，且所述第二槽线的一端与所述第二槽线的中点连通。

附图说明

图1为本申请一实施例提供的一种滤波器的结构示意图；

图2为图1中沿直线A-A方向的截面示意图；

图3为本申请一实施例提供的另一种滤波器的结构示意图；

图4是本申请一实施例提供的滤波信号的频率-幅度的波形图；

图5为本申请一实施例提供的又一种滤波器的结构示意图；

图6为相关技术中的槽线式谐振器的结构示意图及其插入损耗的波形示意图；

图7为本申请一实施例提供的一种槽线式双阻带谐振器的结构示意图及其插入损耗的波形示意图；

图8是本申请一实施例提供的又一种滤波器的结构示意图；

图9为本申请一实施例提供的一种滤波器的制作方法的流程示意图；

图10为本申请一实施例提供的一种阵列排布有硅腔谐振单元的结构示意图。

具体实施方式

图1为本申请一实施例提供的一种滤波器的结构示意图，图2为图1中沿直线A-A方向的截面示意图，如图1和图2所示，本申请实施例提供的滤波器包括至少一个硅腔谐振单元11，硅腔谐振单元11包括依次设置的底层金属层21、高阻硅介质层22和顶层金属层23。每个硅腔谐振单元11的边缘设置有多 个通孔12，通孔12贯穿底层金属层21、高阻硅介质层22和顶层金属层23，通孔12的内侧表面形成有金属沉积层。该滤波器还包括至少一个槽线式双阻带谐振器13，槽线式双阻带谐振器13包括形成在顶层金属层23的第一槽线131和第二槽线132，第一槽线131和第二槽线132贯穿顶层金属层23，且第二槽线132的一端与第一槽线131的中点连通。

其中，通过在底层金属层21、高阻硅介质层22和顶层金属层23构成的母体上刻蚀通孔12，并在通孔12的内侧表面形成金属沉积层，从而形成至少一个硅腔谐振单元11，示例性的，如图1所示，可在底层金属层21、高阻硅介质层22和顶层金属层23形成的母体上，形成三个成一行排列的硅腔谐振单元11，分别为第一硅腔谐振单元111、第二硅腔谐振单元112和第三硅腔谐振单元113。每个硅腔谐振单元11的四周设置有通孔12，通孔12的内侧表面形成有金属沉积层，以形成用于谐振的硅腔，从而使得电磁波无法由硅腔向外泄露出去，能量传输损耗小，使得滤波器具有插损小的特点。此外，通孔12可以为全通孔122，或者为半通孔121，相邻两个硅腔谐振单元11存在相邻边缘，相邻两个硅腔谐振单元11的相邻边缘可共用通孔12。

该滤波器还包括至少一个槽线式双阻带谐振器13，槽线式双阻带谐振器13包括形成在顶层金属层23的第一槽线131和第二槽线132，第一槽线131和第二槽线132贯穿顶层金属层23，示例性的，滤波器1还包括两个槽线式双阻带谐振器13，分别为第一槽线式双阻带谐振器134和第二槽线式双阻带谐振器135。第一槽线式双阻带谐振器134形成于第一硅腔谐振单元111的顶层金属层23和第二硅腔谐振单元112的顶层金属层23，第二槽线式双阻带谐振器135形成于第二硅腔谐振单元112的顶层金属层23和第三硅腔谐振单元113的顶层金属层23。其中，第一槽线131和第二槽线132的深度与顶层金属层23的厚度相等。通过设置第二槽线132的一端与第一槽线131的中点连通，使得槽线式双阻带谐振器13在滤波器的滤波通带两侧引入传输零点，从而在不增加滤波器尺寸的同时提高滤波器的两侧带外抑制度。

本实施例中的滤波器可采用微机电加工工艺加工实现，其三维堆叠结构和电路结构使得该滤波器体积极小且易于与半导体集成电路工艺集成，有利于实现滤波器的小型化和芯片化，并扩大滤波器的应用范围。示例性的，本实施例中的滤波器的整个电路可以长度为5mm，宽度为3mm，高度为0.4mm，由此可 知本实施中滤波器体积极小，便于实现芯片上的集成。

本申请实施例提供的技术方案，通过设置硅腔谐振单元11以及槽线式双阻带谐振器13，并使得槽线式双阻带谐振器13的第二槽线132的一端与第一槽线131的中点连通，使得槽线式双阻带谐振器13在滤波器的滤波通带两侧引入传输零点，在不增加电路尺寸的同时，使得滤波器通带两侧带外抑制度提高，并且本申请实施例提供的滤波器体积小、能量传输损耗小，易于与半导体集成电路工艺集成。

图3为本申请一实施例提供的另一种滤波器的结构示意图，如图3所示，本申请实施例提供的滤波器包括多个硅腔谐振单元11，多个硅腔谐振单元11呈矩阵排列，同一行相邻两个硅腔谐振单元11共用一个槽线式双阻带谐振器13。

示例性的，如图3所示，滤波器1包括呈两行三列排布的6个的硅腔谐振单元11，分别为第六硅腔谐振单元211、第七硅腔谐振单元212、第八硅腔谐振单元213，第九硅腔谐振单元214、第十硅腔谐振单元215和第十一硅腔谐振单元216，滤波器1还包括四个槽线式双阻带谐振器13，分别为第四槽线式双阻带谐振器311、第五槽线式双阻带谐振器312、第六槽线式双阻带谐振器313、第七槽线式双阻带谐振器314，其中，第四槽线式双阻带谐振器311形成于第六硅腔谐振单元211的顶层金属层23和第七硅腔谐振单元212的顶层金属层23，第五槽线式双阻带谐振器312形成于第七硅腔谐振单元212的顶层金属层23和第八硅腔谐振单元213的顶层金属层23、第六槽线式双阻带谐振器313形成于第九硅腔谐振单元214的顶层金属层23和第十硅腔谐振单元215的顶层金属层23、第七槽线式双阻带谐振器314形成于第十硅腔谐振单元215的顶层金属层23和第十一硅腔谐振单元216的顶层金属层23。

参考图1-图3，本申请实施例提供的滤波器还包括输入馈线槽14、输出馈线槽16、第一缺陷耦合槽15和第二缺陷耦合槽17。输入馈线槽14以及第一缺陷耦合槽15形成于任一行硅腔谐振单元11的首位硅腔谐振单元11的顶层金属层23，输出馈线槽16以及第二缺陷耦合槽17形成于任一行硅腔谐振单元11的末位硅腔谐振单元11的顶层金属层23。输入馈线槽14与第一缺陷耦合槽15连通，输入馈线槽14设置为将待滤波信号输入滤波器1，输出馈线槽16与第二缺陷耦合槽17连通，输出馈线槽16设置为输出待滤波信号滤波完成后的滤波信号。输入馈线槽14、第一缺陷耦合槽15、输出馈线槽16和第二缺陷耦合槽17 深度与顶层金属层23的厚度相等。

示例性的，如图1所示，输入馈线槽14以及第一缺陷耦合槽15形成于第一行硅腔谐振单元11的首位硅腔谐振单元111的顶层金属层23，输出馈线槽16以及第二缺陷耦合槽17形成于第一行硅腔谐振单元11的末位硅腔谐振单元113的顶层金属层23。其中，滤波器1与外界系统通过共面波导传输槽形成的输入馈线槽14和输出馈线槽16相连，输入馈线槽14的阻抗和输出馈线槽16的阻抗可以均为50Ω。输入馈线槽14与位于同一硅腔谐振单元111的第一缺陷耦合槽15连通，并且第一缺陷耦合槽15与该硅腔谐振单元111进行耦合，从而实现输入馈线槽14与该硅腔谐振单元111的连接，将待滤波信号通过输入馈线槽14输入该滤波器，同理，输出馈线槽16通过位于同一硅腔谐振单元113的第二缺陷耦合槽17与硅腔谐振单元113连接，输出馈线槽16设置为输出待滤波信号滤波完成后的滤波信号，第一缺陷耦合槽15的尺寸决定了输入馈线槽14与硅腔谐振单元111之间的耦合强度，第二缺陷耦合槽17的尺寸决定了输出馈线槽16与硅腔谐振单元113之间的耦合强度，示例性的，第一缺陷耦合槽15和第二缺陷耦合槽17的尺寸越大，输入馈线槽14与硅腔谐振单元111之间的耦合强度越大，输出馈线槽16和硅腔谐振单元113之间的耦合强度越大。硅腔谐振单元111与硅腔谐振单元112之间通过位于第一槽线式双阻带谐振器134的上方和下方的两个通孔12的间距耦合，两个通孔12的间距越大，硅腔谐振单元111与硅腔谐振单元112的耦合越小；硅腔谐振单元112与硅腔谐振单元113之间通过位于第二槽线式双阻带谐振器135的上方和下方的两个通孔12的间距耦合，两个通孔12的间距越大，硅腔谐振单元112与硅腔谐振单元113的耦合越小。示例性的，输入馈线槽14和输出馈线槽16的槽线宽度可以均为88um，两条输入馈线槽14之间的间隙可以为70um，第一缺陷耦合槽15和第二缺陷耦合槽17的长度可均为1.1mm，宽度可均为0.22mm。

在其他实施例中，可对输入馈线槽14、输出馈线槽16、第一缺陷耦合槽15和第二缺陷耦合槽17的位置进行调整，示例性的，参考图3，输入馈线槽14以及第一缺陷耦合槽15形成于第一行硅腔谐振单元11的首位硅腔谐振单元211的顶层金属层23，输出馈线槽16以及第二缺陷耦合槽17形成于第二行硅腔谐振单元11的末位硅腔谐振单元216的顶层金属层23。图4是本申请一实施例提供的滤波信号的频率-幅度的波形图，如图4所示，第一曲线S20为待滤波信号 经滤波器滤波后对应的回波损耗曲线，第二曲线S21为待滤波信号经滤波器滤波后对应的插入损耗曲线，由图4可知，待滤波信号经过滤波器的滤波过程后，输出的滤波信号的工作频段为25-30GHz，工作带宽较大，并且第二曲线S21除去25-30GHz的频段的部分急剧下降，即滤波信号工作频段两侧滤波信号的信号幅度急剧下降，可知滤波信号的带外很陡峭，带外抑制度较高。本申请实施例提供的滤波器设置了第一硅腔谐振单元111、第二硅腔谐振单元112和第三硅腔谐振单元113三个硅腔谐振单元11，以及第一槽线式双阻带谐振器134和第二槽线式双阻带谐振器135两个槽线式双阻带模式谐振器13，增加了通带外传输零点，提高了带外抑制度。

参考图1，在一实施例中，滤波器包括N列硅腔谐振单元11，其中，N≥3且N为奇数。同一行第2i-1个槽线式双阻带谐振器13和第2i个槽线式双阻带谐振器13轴对称设置，其中，对称轴为第2i-1个槽线式双阻带谐振器13的中心和第2i个槽线式双阻带谐振器13的中心连线的中垂线41，其中，i为整数且1≤i≤(N-1)/2。

示例性的，如图1所示，滤波器包括3列硅腔谐振单元11，分别为第一硅腔谐振单元111、第二硅腔谐振单元112和第三硅腔谐振单元113，同一行第1个槽线式双阻带谐振器134和第2个槽线式双阻带谐振器135轴对称设置，其中，对称轴为第1个槽线式双阻带谐振器134的中心和第2个槽线式双阻带谐振器135的中心连线的中垂线41，从而保障第一硅腔谐振单元111和第二硅腔谐振单元112之间，以及第二硅腔谐振单元112和第三硅腔谐振单元113之间的耦合均匀。

图5为本申请一实施例提供的又一种滤波器的结构示意图，如图5所示，滤波器包括M列硅腔谐振单元11，其中，M≥2且M为偶数，槽线式双阻带谐振器13为轴对称结构。

在一实施例中，槽线式双阻带谐振器13关于对称边对称，共用一个槽线式双阻带谐振器13的相邻的两硅腔谐振单元11的相邻边缘为对称边。示例性的，如图5所示，滤波器1包括2列硅腔谐振单元11，分别为第四硅腔谐振单元114和第五硅腔谐振单元115，还包括第三槽线式双阻带谐振器136，第三槽线式双阻带谐振器136关于对称边对称，共用第三槽线式双阻带谐振器136的第四硅腔谐振单元114和第五硅腔谐振单元115的相邻边缘为对称边。在第三槽线式 双阻带谐振器136被分为第一部分和第二部分的情况下，第一部分位于第四硅腔谐振单元114，第二部分位于第五硅腔谐振单元115。第四硅腔谐振单元114和第五硅腔谐振单元115共用第三槽线式双阻带谐振器136，在将第四硅腔谐振单元114和第五硅腔谐振单元115相邻的边缘作为对称边，并将第三槽线式双阻带谐振器136关于对称边对称设置的情况下，第一部分和第二部分关于对称边对称，有利于实现槽线式双阻带模式谐振器13与硅腔谐振单元11的均匀耦合，提高滤波器的滤波性能。

在一实施例中，第一槽线131为U型槽线，第二槽线132为直线型槽线、弧线型槽线和波浪型槽线中的任意一种。

示例性的，第一槽线131为U型槽线，第二槽线132为波浪型槽线，使得槽线式双阻带谐振器13占用面积较小，便于实现滤波器的小型化设置。此外，通过调节槽线式双阻带谐振器13的第一槽线131和第二槽线132的长度以及宽度能够调节滤波器两侧带外传输零点的位置，从而调节滤波器通带两侧带外抑制度。其中，第一槽线131的长度和宽度决定通带高频处的传输零点位置，第一槽线131的一半长度和第二槽线132的长度之和以及第一槽线131的宽度和第二槽线132的宽度决定了通带低频处的传输零点位置。第一槽线131采用U型槽线，第二槽线132采用波浪型槽线便于获取较大的槽线长度，增大槽线式双阻带谐振器13的谐振频率调整范围。例如，本实施例中，槽线式双阻带谐振器13的第一槽线131的总长度可为2.02mm，第二槽线132的总长度可为1.58mm，第一槽线131和第二槽线132的宽度均为0.02mm。

图6为相关技术中的槽线式谐振器的结构示意图及其插入损耗的波形示意图，如图6所示，相关技术中的槽线式谐振器包括2个不连通的U型槽线，从其插入损耗的波形示意图中可看出相关技术中的槽线式谐振器在增加低频传输零点的同时会在通带低频处产生额外的极点杂波，使得滤波器无法使用。图7为本申请一实施例提供的一种槽线式双阻带谐振器的结构示意图及其插入损耗的波形示意图，如图7所示，槽线式双阻带谐振器包括U型槽线和直线型槽线，波浪型槽线的一端与U型槽线的中点连通。从其插入损耗的波形示意图中可看出本申请实施例提供的槽线式双阻带谐振器在增加低频传输零点的同时不会在通带低频处产生额外的极点杂波。

在一实施例中，第一槽线131为U型槽线，第二槽线132为直线型槽线， 便于实现槽线式双阻带谐振器13的轴对称结构，有利于实现槽线式双阻带模式谐振器13与硅腔谐振单元11的均匀耦合，提高滤波器的滤波性能。

图8是本申请一实施例提供的又一种滤波器的结构示意图，如图8所示，滤波器1还可包括一个硅腔谐振单元11，滤波器1还包括形成于硅腔谐振单元11的顶层金属层23的输入馈线槽14、输出馈线槽16、第一缺陷耦合槽15和第二缺陷耦合槽17。输入馈线槽14与第一缺陷耦合槽15连通，输入馈线槽14设置为将待滤波信号输入滤波器，输出馈线槽16与第二缺陷耦合槽17连通，输出馈线槽16设置为输出待滤波信号滤波完成后的滤波信号，输入馈线槽14、输出馈线槽16、第一缺陷耦合槽15和第二缺陷耦合槽17的深度与顶层金属层的厚度相等。在滤波器1仅包含一个硅腔谐振单元11的情况下，可仅在硅腔谐振单元11的顶层金属层23设置一个槽线式双阻带谐振器13，槽线式双阻带谐振器13位于硅腔谐振单元11的中心，且槽线式双阻带谐振器13为轴对称结构。

在一实施例中，高阻硅介质层22的电阻率为R1，其中，R1≥3000Ω/cm。

示例性的，顶层金属层23和底层金属层21可以为铜或者金，具有更小的金属损耗，减小滤波器的插入损耗。

参考图2，在一实施例中，底层金属层21的厚度为D1，顶层金属层23的厚度为D2，高阻硅介质层22的厚度为D3，其中，D1≤10um，D2≤10um，200um≤D3≤500um。

其中，可通过控制硅腔谐振单元11的形状和尺寸确定硅腔谐振单元11的滤波频率，示例性的，本申请实施例可采用厚度为10um的底层金属层21和顶层金属层23，并采用厚度为400um的高阻硅介质层22。硅腔谐振单元11可呈长方形，硅腔谐振单元11的长度可为3mm，宽度可为1.54mm。此外，硅腔谐振单元11还可以为正方形、圆形或者其他多边形。本申请实施例通过设计合适的硅腔谐振单元11的形状和尺寸，可获取具有所需滤波频率的滤波器。

本申请实施例提供的滤波器，通过设置硅腔谐振单元以及槽线式双阻带谐振器，使得槽线式双阻带谐振器包括第一槽线和第二槽线，且第二槽线的一端与第一槽线的中点连通，从而能够产生两个传输零点，在不增加电路尺寸的同时，使得滤波器通带两侧带外抑制度提高。其中，第一槽线的宽度与长度决定通带高频处带外抑制，第一槽线的一半长度和第二槽线的长度之和以及第一槽 线的宽度和第二槽线的宽度决定通带低频处带外抑制，使得两个传输零点分别可调，且不会在低频产生额外的极点，不会引入额外杂波，低频响应更好。此外，本申请实施例提供的滤波器，槽线式双阻带谐振器比相关技术中的采用两个单独槽线的槽线式谐振器体积更小，使得电路尺寸小，不占用额外的芯片面积，易于与半导体集成电路进行工艺集成。采用高阻硅介质层也使得滤波器用于毫米波段时具有体积小、插损小以及电磁波传输损耗低的特点。

本申请实施例还提供了一种滤波器的制作方法，用于制备上述实施例提供的任一滤波器，与上述实施例相同或相应的结构以及术语的解释在此不再赘述，图9为本申请一实施例提供的一种滤波器的制作方法的流程示意图，如图9所示，该方法包括步骤S110至步骤S140。

在步骤S110中，在高阻硅介质层的下侧形成底层金属层，在高阻硅介质层的上侧形成顶层金属层，所述底层金属层、所述高阻硅介质层和所述顶层金属层形成叠层结构。

其中，在高阻硅介质层上依次形成底层金属层和顶层金属层，示例性的，首先通过在高阻硅介质层的一面采用先溅射再电镀的工艺形成底层金属层，之后在高阻硅介质层的另一面通过先溅射再电镀的工艺形成顶层金属层。并以上述底层金属层、高阻硅介质层和顶层金属层组成的叠层结构作为母体。

在步骤S120中，所述叠层结构包括至少一个硅腔谐振单元；在每个所述硅腔谐振单元的边缘形成多个通孔；每个所述通孔贯穿所述底层金属层、所述高阻硅介质层和所述顶层金属层。

其中，在底层金属层、高阻硅介质层和顶层金属层组成的母体上形成至少一个硅腔谐振单元。示例性的，采用刻蚀工艺在硅腔谐振单元的边缘形成贯穿底层金属层、高阻硅介质层和顶层金属层的通孔，示例性的，通孔利用微机电干法刻蚀技术自顶层金属层向底层金属层进行刻蚀，形成刻蚀腔。

图10为本申请一实施例提供的一种阵列排布有硅腔谐振单元的叠层结构的结构示意图，如图10所示，在形成包括底层金属层、高阻硅介质层和顶层金属层的叠层结构2后，可在叠层结构2上形成多个阵列排布的硅腔谐振单元11，在阵列排布的硅腔谐振单元11的周围边缘设置有贯穿上述叠层结构2的通孔12，参考图10，上述通孔12可以为全通孔122和半通孔121中的至少之一。

在步骤S130中，在所述通孔的内侧表面形成金属沉积层。

其中，可通过溅射、电镀等工艺在通孔的内侧表面形成金属沉积层，以形成用于谐振的硅腔。在通孔12内侧形成金属沉积层后，将叠层结构2的至少一个硅腔谐振单元11沿着边缘通孔12进行切割，以形成本申请实施例提供的滤波器，示例性的，如图10所示，可将两个硅腔谐振单元11从叠层结构2中切割下来，形成滤波器1，则该滤波器1包括两个硅腔谐振单元11。值得注意的是，在将硅腔谐振单元11沿着边缘通孔12进行切割的情况下，会将全通孔122切割形成半通孔121。

在步骤S140中，在顶层金属层形成至少一个槽线式双阻带模式谐振器，每个槽线式双阻带谐振器包括第一槽线和第二槽线；所述第一槽线和所述第二槽线的深度与所述顶层金属层的厚度相等，且所述第二槽线的一端与所述第二槽线的中点连通。

其中，在顶层金属层23形成槽线式双阻带谐振器时，采用刻蚀工艺，刻蚀深度与顶层金属层23厚度相同的槽线。本实施例中，在滤波器包括两个硅腔谐振单元的情况下，可在两个硅腔谐振单元上的顶层金属层设置一个槽线式双阻带谐振器，槽线式双阻带谐振器关于两个硅腔谐振单元11的相邻的边缘对称设置。

值得注意的是，通孔可在形成槽线式双阻带谐振器之前形成，也可在槽线式双阻带谐振器形成之后进行刻蚀通孔，上述两种方法均能形成相同参数的滤波器，本实施例对通孔和槽线式双阻带谐振器的形成先后顺序不进行限定。

本申请实施例提供的滤波器的制作方法，在高阻硅介质层的下侧形成底层金属层，在高阻硅介质层的上侧形成顶层金属层，形成叠层结构，并在叠层结构上设置通孔，在通孔的内侧表面形成有金属沉积层，以形成用于谐振的硅腔谐振单元，顶层金属层形成有槽线式双阻带谐振器，每个槽线式双阻带谐振器包括第一槽线和第二槽线，第二槽线的一端与第一槽线的中点连通。采用本申请实施例提供的滤波器的制作方法制作出的滤波器，能够在滤波器通带外产生两个传输零点，并且不会在低频产生额外的极点，低频响应好，并且具有体积小、插损小、电磁波传输损耗低以及易于与半导体集成电路工艺集成的特点。

Claims (10)

1. 一种滤波器，包括：

   至少一个硅腔谐振单元，所述硅腔谐振单元包括依次设置的底层金属层、高阻硅介质层和顶层金属层；每个所述硅腔谐振单元的边缘设置有多个通孔；每个所述通孔贯穿所述底层金属层、所述高阻硅介质层和所述顶层金属层；每个所述通孔的内侧表面形成有金属沉积层；

   至少一个槽线式双阻带谐振器，所述槽线式双阻带谐振器包括形成在所述顶层金属层的第一槽线和第二槽线；所述第一槽线和所述第二槽线贯穿所述顶层金属层，且所述第二槽线的一端与所述第一槽线的中点连通。
2. 根据权利要求1所述的滤波器，其中，所述滤波器包括多个所述硅腔谐振单元；多个所述硅腔谐振单元呈矩阵排列；同一行相邻两个所述硅腔谐振单元共用一个所述槽线式双阻带谐振器。
3. 根据权利要求2所述的滤波器，其中，所述滤波器包括N列所述硅腔谐振单元，其中，N≥3且N为奇数；

   同一行第2i-1个槽线式双阻带谐振器和第2i个槽线式双阻带谐振器轴对称设置，其中，对称轴为所述第2i-1个槽线式双阻带谐振器的中心和所述第2i个槽线式双阻带谐振器的中心连线的中垂线，其中，i为整数且1≤i≤(N-1)/2。
4. 根据权利要求2所述的滤波器，其中，所述滤波器包括M列所述硅腔谐振单元，其中，M≥2且M为偶数；

   所述槽线式双阻带谐振器为轴对称结构。
5. 根据权利要求2所述的滤波器，还包括：输入馈线槽、输出馈线槽、第一缺陷耦合槽和第二缺陷耦合槽；所述输入馈线槽以及所述第一缺陷耦合槽形成于任一行硅腔谐振单元的首位硅腔谐振单元的顶层金属层；所述输出馈线槽以及第二缺陷耦合槽形成于任一行硅腔谐振单元的末位硅腔谐振单元的顶层金属层；

   所述输入馈线槽与所述第一缺陷耦合槽连通，所述输入馈线槽设置为将待滤波信号输入所述滤波器；

   所述输出馈线槽与所述第二缺陷耦合槽连通，所述输出馈线槽设置为输出所述待滤波信号滤波形成的滤波信号；

   所述输入馈线槽、所述第一缺陷耦合槽、所述输出馈线槽和所述第二缺陷耦合槽深度与所述顶层金属层的厚度相等。
6. 根据权利要求1所述的滤波器，其中，所述第一槽线为U型槽线，所述 第二槽线为直线型槽线、弧线型槽线和波浪型槽线中的任意一种。
7. 根据权利要求1所述的滤波器，其中，所述滤波器包括一个硅腔谐振单元；

   所述滤波器还包括：形成于所述硅腔谐振单元的顶层金属层的输入馈线槽、输出馈线槽、第一缺陷耦合槽和第二缺陷耦合槽；

   所述输入馈线槽与所述第一缺陷耦合槽连通，所述输入馈线槽设置为将待滤波信号输入所述滤波器；所述输出馈线槽与所述第二缺陷耦合槽连通，所述输出馈线槽设置为输出所述待滤波信号滤波形成的滤波信号；

   所述输入馈线槽、输出馈线槽、第一缺陷耦合槽和第二缺陷耦合槽的深度与所述顶层金属层的厚度相等。
8. 根据权利要求1所述的滤波器，其中，所述底层金属层的厚度为D1，所述顶层金属层的厚度为D2，所述高阻硅介质层的厚度为D3，其中，D1≤10um，D2≤10um，200um≤D3≤500um。
9. 根据权利要求1所述的滤波器，其中，所述高阻硅介质层的电阻率为R1，其中，R1≥3000Ω/cm。
10. 一种滤波器的制作方法，适用于上述权利要求1-9中任一项所述的滤波器，包括：

    在高阻硅介质层的下侧形成底层金属层，在所述高阻硅介质层的上侧形成顶层金属层，所述底层金属层、所述高阻硅介质层和所述顶层金属层形成叠层结构；

    所述叠层结构包括至少一个硅腔谐振单元；在每个所述硅腔谐振单元的边缘形成多个通孔；每个所述通孔贯穿所述底层金属层、所述高阻硅介质层和所述顶层金属层；

    在所述通孔的内侧表面形成金属沉积层；

    在顶层金属层形成至少一个槽线式双阻带模式谐振器，每个槽线式双阻带谐振器包括第一槽线和第二槽线；所述第一槽线和所述第二槽线的深度与所述顶层金属层的厚度相等，且所述第二槽线的一端与所述第二槽线的中点连通。

Images