CN104821717B - 功率转换器 - Google Patents

功率转换器 Download PDF

Info

Publication number
CN104821717B
CN104821717B CN201510048393.8A CN201510048393A CN104821717B CN 104821717 B CN104821717 B CN 104821717B CN 201510048393 A CN201510048393 A CN 201510048393A CN 104821717 B CN104821717 B CN 104821717B
Authority
CN
China
Prior art keywords
sub
terminal
restriction element
storage circuit
voltage terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510048393.8A
Other languages
English (en)
Other versions
CN104821717A (zh
Inventor
梅谷和弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN104821717A publication Critical patent/CN104821717A/zh
Application granted granted Critical
Publication of CN104821717B publication Critical patent/CN104821717B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/06—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
    • H02M7/10—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode arranged for operation in series, e.g. for multiplication of voltage
    • H02M7/103—Containing passive elements (capacitively coupled) which are ordered in cascade on one source
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0083—Converters characterised by their input or output configuration
    • H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0095—Hybrid converter topologies, e.g. NPC mixed with flying capacitor, thyristor converter mixed with MMC or charge pump mixed with buck
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H02M1/346—Passive non-dissipative snubbers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/071—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/072—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate an output voltage whose value is lower than the input voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H02M3/1586—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel switched with a phase shift, i.e. interleaved
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本发明描述了功率转换器，其中，包括电感器(L1，L2)和晶体管(Q1，Q2)的至少两个主电流路径(M1，M2)连接在输入端子(T1，T2)之间，包括电容器(C11‑C14，C21‑C24)的至少两个存储电路(S1，S2)相应地连接到所述主电流路径的分支节点(N1，N2)。二极管(D121‑D214)连接在所述存储电路(S1，S2)之间。所述主电流路径的晶体管(Q1，Q2)是交错的。在晶体管的其中之一(Q1)处于关断状态时，在相应的电感器(L1)中流动的电流(I1)流入相应的存储电路(S1)中，以接通二极管(D121，D122，…Dt)，并且为相应的存储电路的电容器(C21‑C24，C2)充电。在晶体管中的另一个晶体管(Q2)处于关断状态时，在相应的电感器(L2)中流动的电流(I2)流入相应的存储电路(S2)中，以接通二极管(D211，D212，…)，并且为相应存储电路的电容器充电。

Description

功率转换器
技术领域
本公开内容涉及提升或降低电压的非隔离功率转换器。
背景技术
利用放电的点火系统已广泛用于为引擎中的喷射燃料进行点火。在这种点火系统中，由蓄电池的升压电压来产生DC电压，并且然后利用回扫变压器进一步提升该DC电压以具有更高的电压值。将升压电压引导到火花塞并且放电，由此点燃燃料。
在这种情况下，在可以通过提升蓄电池的电压来获得高DC电压时，可以将回扫变压器的增压比设置为小值，并且因此可以减小绕组的匝数比。作为结果，可以减少次级绕组的匝数，并且可以减小回扫变压器的尺寸。同样，可以减小初级绕组的传导电流。因此，可以减小回扫变压器的传导损耗，从而提高效率。
普通升压斩波电路由以下元件的串联电路制成：连接在输入端子之间的电感器和开关元件、连接在输出端子之间的电容器、以及在关断开关元件时将电感器中流动的电流引导到输出侧的二极管。在尝试利用升压斩波电路来获得高增压比时，可能会增大功率消耗，导致效率降低。
例如，非专利文献1公开了实现高增压比的DC-DC转换器。在DC-DC转换器中，由电感器和开关元件制成的串联电路的两个系统均设置在低电压侧的输入端子之间，并且由电容器和二极管制成的电压倍增器单元的N级均设置在高电压侧的输出端子之间。
串联电路的其中之一的电感器和开关元件的连接节点直接连接到最低级上的电压倍增器单元。串联电路中的另一个串联电路的电感器和开关元件的连接节点通过辅助电容器连接到最低级上的电压倍增器单元。
在这种结构中，辅助电容器与电压倍增器单元之间的连接节点用作输出端子的其中之一，并且最高级上的电压倍增器单元的端子用作输出端子中的另一个输出端子。
在转换器中，由于根据具有180°的相位差的驱动信号，两个开关是交错的，所以消除了两个电感器的电流纹波。因此，与上述普通升压斩波电路相比，可以减小两个电感器的电感。作为结果，减少了绕组的匝数，并且减小了电感器的损耗。
此外，为开关施加低电压，该低电压具有通过将输出电压除以至多电压倍增器单元的级数而获得的值的一半的值。因此，与上述普通升压斩波电路相比，减小了开关损耗。
非专利文献1：P.Kim,S.Lee,J.Park和S Choi，“High Step-up InterleavedBoost Converters Using Voltage Multiplier Cells”，8thInternational Conferenceon Power Electronics，pp.2844-2851(2011)。
发明内容
本公开内容的目的是提供输出端子可以接地的功率转换器，并且其中在输入端子之间的电压和输出端子之间的电压下降时电荷不会残留在电路中。
根据本公开内容的第一方面，功率转换器包括低电压端子对、高电压端子对、主电流路径的N个系统、多个存储电路、多个子限制元件、平滑存储元件、末端子限制元件、以及控制电路。低电压端子对包括第一低电压端子和第二低电压端子。高电压端子对包括第一高电压端子和第二高电压端子。第二高电压端子通常连接到第二低电压端子。主电流路径的N个系统设置在第一低电压端子与第二低电压端子之间，其中N是2或大于2的整数。主电流路径中的每一个均包括存储磁能的磁性部分和限制传导电流的主限制元件，磁性部分和主限制元件通过分支节点彼此串联连接。
为主电流路径相应地提供多个存储电路。存储电路中的每一个均包括堆叠成一级或多级并且串联连接的一个或多个存储元件。存储电路中的每一个均具有连接到主电流路径中的相应主电流路径的分支节点的下端。多个子限制元件中的每一个均连接在存储电路的其中之一的存储元件的端子与存储电路中的另一个存储电路的存储元件的端子之间。平滑存储元件连接在第一高电压端子与第二高电压端子之间。末端子限制元件具有连接到第一高电压端子的末端。控制电路控制主限制元件、子限制元件和末端子限制元件的至少其中之一。
为主电流路径的N个系统和相应地连接到主电流路径的存储电路分配从第一到第N的顺序次序。第一存储电路的每级的存储元件的下部端子通过子限制元件中的相应的子限制元件连接到第二存储电路的相应级的存储元件的上部端子。
除了连接到末端子限制元件的存储元件之外，第二到第N存储电路中的每个存储电路的每级的存储元件的上部端子通过子限制元件中的相应的子限制元件而连接到随后的存储电路的相应级的存储元件的上部端子。
子限制元件通过其端子彼此连接以限定子限制元件的串联路径，以使子限制元件可以顺序地跟随相同的极性，串联路径从一端连接到第一存储电路的下端的子限制元件开始，并且串联路径以子限制元件中的另一个子限制元件结束。末端子限制元件连接在终结串联路径的子限制元件中的另一个子限制元件的上部端子与第一高电压端子之间。
通过串联路径，从最低级上的存储元件到最高级上的存储元件按照预定次序(例如第二存储电路、……、第N存储电路、第一存储电路……)跟随第一到第N存储电路的所有存储元件的上部端子。
连接限定串联路径的子限制元件以具有预定连接极性，以使得通过在相邻存储电路的存储元件之间转移电荷来在低电压端子对与高电压端子对之间以预定方向传输电功率。
由开关或整流元件提供所有主限制元件。在由开关提供所有主限制元件的情况下，由整流元件或开关提供子限制元件和末端子限制元件。控制电路周期性地接通和关断主限制元件，并且执行开关操作以根据连接极性在串联路径中产生电荷转移。在开关操作中，在连接到存储电路的主限制元件的其中之一处于关断状态的周期中的一部分或全部中，控制电路控制相应的子限制元件以使其处于接通状态，其中与串联路径的子限制元件连接的下侧上的子限制元件的端子的其中之一连接到所述存储电路。在主限制元件的其中之一处于接通状态的整个周期中，控制电路控制子限制元件以使其处于关断状态。
在由整流元件提供所有主限制元件的情况下，由开关提供所有子限制元件和末端子限制元件。控制电路周期性地切换子限制元件的接通状态和关断状态，以使得子限制元件中的连接到同一存储电路的子限制元件保持相同的接通或关断状态。
根据第一方面，主限制元件是交错的。因此，可以消除磁性部分的电流纹波。像这样，与上述普通升压斩波器相比，可以减小磁性部分的尺寸，并且可以减小磁性部分的损耗。此外，与上述普通升压斩波器相比，降低了施加到主限制元件的电压，并且减小了开关损耗。
根据第一方面，在第二低电压端子和第二高电压端子公共连接的状态下操作功率转换器。因此，在用作输入端子的第二低电压端子和第二高电压端子的其中之一接地时，第二低电压端子和第二高电压端子中的另一个也接地。像这样，功率转换器的输出端子的电势被固定，并且流经杂散电容的电流受到限制。因此，减小了传导噪声。在例如通过短路而使第一低电压端子与第二低电压端子之间的电压以及第一高电压端子与第二高电压端子之间的电压为零时，可以对平滑存储元件和存储电路中的其它所有存储元件的电荷进行放电，并且不会残留电荷。
根据本公开内容的第二方面，在第一方面的功率转换器中，在由开关提供所有主限制元件的情况下，由整流元件提供所有子限制元件和末端子限制元件。功率转换器被配置为对从低电压端子对输入的电压进行升压或逆变升压，并且将该电压从高电压端子对输出。控制电路控制主限制元件中的每一个，以使得每个主限制元件处于接通状态，并且然后仅在预定的电荷传输周期中处于关断状态，并且至少一个主限制元件处于接通状态。
根据第二方面，在控制主限制元件以使其处于接通状态时，磁性部分中存储的磁能增加。在控制主限制元件以使其处于关断状态时，磁能转移到存储电路的存储元件作为静电能。由于重复控制，将从低电压端子输入的能量传输到高电压端子。在这种情况下，如果所有主限制元件处于关断状态，则不会形成应用将磁能转移到存储电路的存储元件的转移路径。
根据本公开内容的第三方面，在第一方面的功率转换器中，在由开关提供所有主限制元件的情况下，由开关提供所有子限制元件和末端子限制元件。功率转换器被配置为具有第一操作状态和第二操作状态的其中之一，在第一操作状态中，对从低电压端子对输入的电压进行升压或逆变升压，并且将该电压从高电压端子对输出，在第二操作状态中，降低从高电压端子对输入的电压，并且将该电压从低电压端子对输出。控制电路控制主限制元件中的每一个，以使每个主限制元件处于接通状态，并且然后仅在预定的电荷传输周期中处于关断状态，并且至少一个主限制元件处于接通状态。此外，控制电路控制连接在第M存储电路与第M存储电路之后的存储电路之间的子限制元件，以使其处于与连接到第M存储电路的主限制元件的状态相反的接通状态和关断状态，其中M是1到N中的任何一个。
根据第三方面，在主限制元件和子限制元件中的任何一个中执行同步整流。因此，可以减小存储元件的传导损耗，并且可以进一步提高功率转换器的效率。
根据本公开内容的第四方面，在第一方面的功率转换器中，在由整流元件提供所有主限制元件的情况下，由开关提供所有子限制元件和末端子限制元件。功率转换器被配置为降低从高电压端子对输入的电压并且将该电压从低电压端子对输出。子限制元件和末端限制元件被分类成第一到第N子限制元件组，以使得具有连接到同一存储元件的端子的子限制元件和末端子限制元件被包括在同一子限制元件组中。控制电路控制子限制元件组中的每个子限制元件，以使每个子限制元件组处于关断状态，并且然后仅在预定的电荷传输周期中处于接通状态，并且至少一个子限制元件组处于关断状态。
根据第四方面，在包括设置在穿过串联路径的从第M存储电路到随后的存储电路的路线上的子限制元件的子限制元件组处于接通状态时，充电电流通过子限制元件从随后的存储电路的存储元件流到第M存储电路的存储元件。通过第M主电流路径的磁性部分从低电压端子输出充电电流。此时，第M主电流路径的主限制元件处于关断状态。在末端子限制元件连接到第M存储电路的情况下，充电电流通过末端子限制元件从高电压端子流到第M存储电路。
在包括设置在从第M存储电路到随后的存储电路的路线上的子限制元件的子限制元件组处于关断状态时，电流通过第M主电流路径的主限制元件和磁性部分回流。这样，降低了从高电压端子输入的电压，并且将该电压从低电压端子输出。
根据本公开内容的第五方面，在根据第一到第三方面中的任何一个方面的功率转换器中，提供了缓冲电路。缓冲电路包括缓冲第一整流元件、缓冲存储元件和缓冲第二整流元件。将缓冲第一整流元件和缓冲存储元件串联连接，以使缓冲第一整流元件和缓冲存储元件之间的中间节点插入在主电流路径的其中之一的分支节点与主电流路径中的另一个的分支节点之间。缓冲第二整流元件连接在第二存储电路的最低级上的存储元件的上部端子与中间节点之间。
在第一高电压端子的电势高于第二高电压端子的电势的情况下，缓冲第一整流元件的阳极连接到主电流路径的其中之一，并且缓冲第二整流元件的阳极连接到中间节点。在第一高电压端子的电势低于第二高电压端子的电势的情况下，缓冲第一整流元件的阴极连接到主电流路径的其中之一并且缓冲第二整流元件的阴极连接到中间节点。在缓冲电路连接到与第二存储电路相对应的主电流路径的情况下，缓冲第一整流元件中的与连接到中间节点的端子相对的端子连接到与第二存储电路相对应的主电流路径。
对于升压电路而言，在缓冲第一整流元件所连接到的主电流路径中的主限制元件关断时，主电流路径的磁路中流动的电流流入缓冲电路中并且为缓冲存储元件充电。另一方面，在缓冲电路的缓冲存储元件所连接到的主电流路径中的主限制元件关断时，缓冲存储元件中存储的电荷被放电并且被转移到缓冲第二整流元件所连接到的存储电路。由于这种操作，在缓冲电路所连接到的主限制元件关断时，减小了急剧的电压变化。同样，可以在零电压处实现软开关，并且可以限制浪涌电压。在该情况下，可以在输出侧重新产生缓冲存储元件中存储的缓冲能量。
根据本公开内容的第六方面，在根据第一到第五方面中的任何一个方面的功率转换器中，磁性部分为电感器。电感器被广泛使用，并且可以容易制作功率转换器。
根据本公开内容的第七方面，在根据第一到第六方面中的任何一个方面的功率转换器中，主电流路径的磁性部分彼此共享磁芯。与单独提供独立的磁性部分的情况相比，可以减小磁性部分的总体积和磁性部分布置中的无用空间。像这样，可以减小功率转换器的尺寸。
根据本公开内容的第八方面，根据第一到第七方面中的任何一个方面的功率转换器还包括中间端子对、平滑存储元件和中间子限制元件。中间端子对包括第一中间端子和第二中间端子。第一中间端子公共连接到第一低电压端子、第二低电压端子、第一高电压端子和第二高电压端子的其中之一。平滑存储元件连接在中间端子对之间。用于引出中间输出的中间子限制元件连接到存储电路的其中之一的存储元件的其中之一的上部端子或上部端子以及第二中间端子。以与末端子限制元件的极性相同的极性连接中间子限制元件。在该结构中，可以从一个功率转换器获得多个系统的输出电压。与为多个输出相应地提供多个功率转换器的情况相比，可以减小功率转换器的整体尺寸。同样，可以将多个系统的电压输入到一个功率转换器。
附图说明
根据参考附图做出的以下具体实施方式，本公开内容的以上和其它目的、特征和优点将变得更加显而易见，其中由相似的附图标记表示相似的部分，附图中：
图1是示出根据本公开内容的第一实施例的功率转换器的示意性结构的示图；
图2是示出根据第一实施例的与相应开关模式相对应的波形的波形图；
图3A到3D是示出根据第一实施例的相应开关模式中的电流路径的示图；
图4是示出根据本公开内容的第二实施例的功率转换器的示意性结构的示图；
图5是示出根据第二实施例的在占空比处于33％到66％的范围内时的与相应开关模式相对应的波形的波形图；
图6A到6F是示出根据第二实施例的在占空比处于33％到66％的范围内时的相应开关模式中的电流路径的示图；
图7是示出根据第二实施例的在占空比处于66％到100％的范围内时的与相应开关模式相对应的波形的波形图；
图8A到8D是示出根据第二实施例的在占空比处于66％到100％的范围内时的相应开关模式中的电流路径的示图；
图9是示出根据本公开内容的第三实施例的功率转换器的示意性结构的示图；
图10是示出根据本公开内容的第四实施例的功率转换器的示意性结构的示图；
图11是示出根据第四实施例的与相应开关模式相对应的波形的波形图；
图12是示出根据本公开内容的第五实施例的功率转换器的示意性结构的示图；
图13A到13F是示出根据第五实施例的相应开关模式中的电流路径的示图；
图14是示出根据本公开内容的第六实施例的功率转换器的示意性结构的示图；
图15是示出根据本公开内容的第七实施例的功率转换器的示意性结构的示图；
图16是示出根据本公开内容的第八实施例的功率转换器的示意性结构的示图；
图17是示出根据第八实施例的与相应开关模式相对应的波形的波形图；
图18A到18C是示出根据第八实施例的相应开关模式中的电流路径的示图；
图19是示出根据本公开内容的第九实施例的功率转换器的示意性结构的示图；
图20是示出根据第九实施例的与相应开关模式相对应的波形的波形图；
图21A到21C是示出根据第九实施例的相应开关模式中的电流路径的示图；
图22是示出根据本公开内容的第十实施例的功率转换器的示意性结构的示图；
图23是示出根据本公开内容的第十一实施例的功率转换器的示意性结构的示图；
图24是示出根据本公开内容的第十二实施例的功率转换器的示意性结构的示图；
图25是示出根据本公开内容的第十三实施例的功率转换器的示意性结构的示图；以及
图26是示出根据本公开内容的第十四实施例的功率转换器的示意性结构的示图。
具体实施方式
与普通升压斩波电路相比，非专利文献1中公开的转换器能够减少电感和开关损耗。然而，由于以下几点原因，难以在车辆的点火系统中实施非专利文献1的转换器。
第一，车载蓄电池的一端接地。为此，转换器的输出端子未连接到地电势。然而，为了减小辐射噪声，需要将包括引擎的点火系统的升压电源电路的输出端子接地。
第二，在实际使用中，出于检查或更换故障零件等的目的，可以将升压电源电路分开。在这种情况下，工人在检查到电源的输入端子之间的电压和输出端子之间的电压下降之后，将升压电源电路与火花塞分开。然而，在转换器中，即使电源的输入端子之间的电压和输出端子之间的电压充分下降，电荷也可能残留在辅助电容器和最低级的电压倍增器单元中。
在下文中，将参考附图来描述本公开内容的实施例。利用相似的附图标记来表示相似的部分，并且将不会重复对其的描述。
(第一实施例)
将参考图1到3描述第一实施例。图1中所示的功率转换器11是非逆变升压电路，其提升从低电压输入端子对T1和T2输入的蓄电池的输入电压Vin，并且从高电压输出端子对T3和T4输出升压电压Vout。
输出端子T4是与输入端子T2公共连接的公共端子。输入端子T2和输出端子T4被用作接地。内燃机(未示出)的点火系统利用回扫变压器进一步提升输出电压Vout，以具有更高的电压值，并且将升压电压引导到火花塞以进行放电，由此点燃喷射的燃料。
电容器C1连接在输入端子T1与输入端子T2之间。平滑电容器C2连接在输出端子T3与输出端子T4之间。
在输入端子T1与输入端子T2之间，并联连接主电流路径的N个系统。在第一实施例中，N为二。因此，主电流路径M1和M2的2个系统并联连接在输入端子T1与输入端子T2之间。
在主电流路径M1中，电感器L1和晶体管Q1通过分支节点N1彼此串联连接。在主电流路径M2中，电感器L2和晶体管Q2通过分支节点N2彼此串联连接。
电感器L1和L2是具有磁能的累积功能的磁性部件。晶体管Q1和Q2例如是N沟道型MOS晶体管。晶体管Q1和Q2对应于主限制元件，每个主限制元件限制传导电流。晶体管Q1和Q2用作开关。
为主电流路径M1和M2相应地提供存储电路S1和S2。在存储电路S1中，四个电容器C11、C12、C13和C14被堆叠成四级(层)并且被串联连接。存储电路S1的下端连接到主电流路径M1的分支节点N1。
在存储电路S2中，四个电容器C21、C22、C23和C24被堆叠成四级(层)并且被串联连接。存储电路S2的下端连接到主电流路径M2的分支节点N2。
电容器C11到C24对应于存储元件。与主电流路径M1和M2相邻的每个电容器C11到C24的端子，即低电势侧上的每个电容器C11到C24的端子将被称为下部端子。远离主电流路径M1和M2的每个电容器C11到C24的端子，即高电势侧上的每个电容器C11到C24的端子将被称为上部端子。
为主电流路径M1和M2的两个系统和连接到主电流路径M1和M2的两个系统的存储电路S1和S2分配第一和第二的顺序次序。为主电流路径M1和存储电路S1分配顺序次序中的第一，为主电流路径M2和存储电路S2分配顺序次序中的第二。在顺序次序中，第二在第一之后，并且然后顺序次序回到第一。该顺序次序与将在稍后描述的二极管的连接结构相关。
在存储电路S1和S2之间连接二极管。具体而言，二极管D121、D122、D123、D124、D211、D212、D213和D214连接在电容器C11到C14的端子与电容器C21到C24的端子之间。
第一存储电路S1的相应级上电容器C11、C12、C13和C14中的每个电容器的下部端子通过二极管D121、D122、D123和D124中的相应二极管连接到形成第二存储电路S2的同一级上的电容器C21、C22、C23和C24中的相应电容器的上部端子。
第二存储电路S2的相应级上的除了连接到末端二极管Dt的电容器之外的电容器C21、C22、C23和C24中的每个电容器的下部端子通过二极管D211、D212、D213和D214中的相应二极管连接到形成第一存储电路S1的同一级上的电容器C11、C12、C13和C14中的相应电容器的上部端子。注意，在本实施例中，第二存储电路S2没有连接到末端二极管Dt的电容器。
作为这种连接的结果，除了末端二极管Dt之外，所有二极管D121到D214都可以跟随相同的极性，即从阳极到阴极的正向极性，从二极管D121开始、到D214结束按照D121、D211、D211、D122、……D214的次序进行串联。对应于起始二极管的二极管D121的下部端子连接到第一存储电路S1的下端。二极管D121到D214的端子彼此连接。因此，形成了二极管D121到D214的串联路径P。
在跟随串联路径P时，按照从最低级上的电容器C21、C11到最高级上的电容器C24、C14的预定次序跟随存储电路S1和S2的所有电容器C11到C14以及C21到C24的上部端子。即，按照第二存储电路、第一存储电路、第二存储电路……的次序，即按照C21、C11、C22、……C24到C14的次序跟随所有电容器C11到C14以及C21到C24的上部端子。
末端二极管Dt连接在串联电路P在通过串联电路P之后最终到达的存储电路S1的上部端子与输出端子T3之间。
作为整流元件的二极管D121到D214和末端二极管Dt，对应于子限制元件。
确定串联路径P的二极管D121到D214的连接极性和末端二极管Dt的连接极性，以使得通过在存储电路S1的电容器与相邻存储电路S2的电容器之间相互转移电荷来沿着从输入端子T1和T2到输出端子T3和T4的方向传输电功率。
具体而言，二极管D121、D122、D123和D124中的与第一存储电路S1相邻的端子为阳极，并且二极管D211、D212、D213和D214中的与存储电路S2相邻的端子是阳极。同样，末端二极管Dt的与存储电路S1相邻的端子为阳极。
接下来，将参考图2和3描述本实施例的操作。
图2是示出与晶体管Q1和Q2的开关状态、栅极信号G1和G2的波形、以及电感器L1和L2中流动的电流I1和I2的波形相关的开关模式的波形图。
控制电路12周期性地切换晶体管Q1和Q2中的每个晶体管的接通状态(导通状态)和关断状态(非导通状态)。
在晶体管被控制处于接通状态的状态时，控制电路12仅在预定的电荷传输周期内控制晶体管Q1和Q2中的每个晶体管以使其处于关断状态。在该情况下，控制电路12控制晶体管Q1和Q2，以使晶体管Q1和Q2的至少其中之一处于接通状态。
在本实施例中，控制电路12控制晶体管Q1和Q2，以使得根据具有180°的相位差的相同波形的栅极信号G1和G2，晶体管Q1和Q2是交错的。作为结果，栅极信号G1和G2采用的占空比高于50％并且低于100％。
控制电路12通过检测电路(未示出)检测输出电压Vout，并且向例如PI控制器中输入检测到的电压与目标电压之间的电压差，由此控制栅极信号G1和G2的占空比。在检测到的电压变得低于目标电压时，占空比增大。在检测到的电压变得高于目标电压时，占空比减小。对于轻负载，在输出电压Vout超过目标电压时，即使在占空比减小到50％时，控制电路12也将操作从连续操作切换到间歇操作。
图3A到3D是示出相应的模式1到4中的电流路径的示图。在模式4中，接通晶体管Q1和Q2，并且分支节点N1和N2的电势实质上为0V。因此，电感器L1和L2的电流I1和I2增大。
在模式1中，关断晶体管Q1，并且提升存储电路S1的电势。因此，电感器L1中流动的电流I1从分支节点N1流到存储电路S1中。作为结果，接通二极管D121、D122、D123和D124，并且电荷转移到形成存储电路S2的电容器C21、C22、C23和C24中，以对存储电路S2进行充电。在该情况下，电容器C2也通过末端二极管Dt进行充电。
在模式2中，接通晶体管Q1和Q2，与模式4相似。因此，电感器L1和L2的电流I1和I2增大。
在模式3中，关断晶体管Q2，并且提升存储电路S2的电势。因此，电感器L2中流动的电流从分支节点N2流到存储电路S2中。作为结果，接通二极管D211、D212、D213和D214，并且电荷转移到形成存储电路S1的电容器C11、C12、C13和C14中，以对存储电路S1进行充电。在该情况下，不接通二极管Dt。
根据上述操作，在二极管的正向电压近似为零时，在模式1中，电容器C11的电压和电容器C22的电压彼此相等，并且电容器C12的电压和电容器C23的电压彼此相等。类似地，电容器C13的电压和电容器C24的电压彼此相等。在模式3中，电容器C12的电压和电容器C22的电压彼此相等，并且电容器C13的电压和电容器C23的电压彼此相等。类似地，电容器C14的电压和电容器C24的电压彼此相等。即，除了电容器C21之外，电容器C11到C24的电压都彼此相等。基于模式1中的二极管的接通状态，输出电压Vout等于电容器C21、C11、C12、C13和C14的电压之和。
在模式1中，晶体管Q1的漏极电压等于电容器C21的电压V(C21)。在模式3中，晶体管Q2的漏极电压等于通过从电容器C11的电压V(C11)中减去电容器C21的电压V(C21)而获得的电压V(C11)-V(C21)。
在本实施例中，晶体管Q1的占空比和晶体管Q2的占空比为相同的值D。考虑到施加到电感器L1和L2的电压的时间平均值需要为零，所以建立了以下表达式(1)和(2)。占空比的值D在0到1的范围内，这对于以后描述的表达式而言是真实的。
D·Vin+(1-D)(Vin-V(C21))＝0 ...(1)
D·Vin+(1-D)(Vin-(V(C11)-V(C21)))＝0 ...(2)
根据表达式(1)和(2)，电压V(C21)和电压V(C11)-V(C21)需要是与以下表达式(3)所给出的电压VA相同的电压。即，模式1中的晶体管Q1的漏极电压和模式3中的晶体管Q2的漏极电压均为电压VA。
VA＝1/(1-D)×Vin …(3)
像这样，除了电容器C21之外，电容器C11到C24的电压为电压2VA，并且电容器C21的电压为电压VA。在模式1中，输出电流流过末端二极管Dt。因此，在将存储电路S1和S2的电容器的级数限定为Ns时，在以下表达式(4)中给出了输出电压Vout。在本实施例中，级数Ns为四。
Vout＝(2Ns+1)VA＝(2Ns+1)/(1-D)×Vin ...(4)
在点火系统有故障时，出于检查或更换零件的目的，可以将功率转换器11分开。在这种情况下，工人将蓄电池与输入端子T1和T2分开，以使功率转换器11处于输入端子T1与T2之间的电压和输出端子T3与T4之间的电压充分降低的状态。最简单的方式是使输入端子T1与T2之间以及输出端子T3与T4之间在分开蓄电池之后立即短路。
在该情况下，电容器C1和C2的电荷为零。此外，存储电路S1和S2的所有电容器C11到C24的电荷通过二极管D121到D214和末端二极管Dt进行放电。因此，功率转换器11的任何节点中都未残留电压。在该状态下，工人可以分开与火花塞的连接。
根据本实施例的上述功率转换器11，晶体管Q1和Q2是交错的。因此，消除了电感器L1和L2中流动的电流的纹波。像这样，可以将电感器L1和L2做得很小，并且可以减少损耗。施加到晶体管Q1和Q2的电压与电压VA一样低，并且减小了晶体管Q1和Q2的开关损耗。由于功率转换器11具有两相结构，所以与以后描述的另一个实施例相比，功率转换器11可以为被配置有更少数量的晶体管。
在功率转换器11中，将输入端子T2和输出端子T4公共连接。因此，可以通过将输入端子T2接地来将输出端子T4接地。像这样，输出端子T3和T4的电势被固定，并且减小了流经杂散电容的电流。因此，减小了传导噪声，例如共模噪声。
在蓄电池与功率转换器11分开后输入端子T1与T2之间的电压和输出端子T3与T4之间的电压下降的状态确保了功率转换器11的所有电容器C1、C2、C11到C24的电荷被放电。因此，容易检查功率转换器11中的剩余电荷。
(第二实施例)
将参考图4到8描述第二实施例。如图4中所示，尽管图1中所示的功率转换器11具有两相结构，但是功率转换器13具有三相结构。在图4中，一个点A连接到另一个点A。类似地，一个点B连接到另一个点B，并且一个点C连接到另一个点C。
在输入端子T1与T2之间，主电流路径M1、M2和M3的N个系统被并联连接。在本实施例中，N为三，并且因此主路径M1、M2和M3的三个系统并联连接在输入端子T1与T2之间。与主电流路径M1和M2相似，主电流路径M3具有通过分支节点N3串联连接的电感器L3和晶体管Q3。
为主电流路径M1、M2和M3相应地提供存储电路S1、S2和S3。在存储电路S1中，电容器C11、C12和C13堆叠成三级(层)并被串联连接。在存储电路S2中，电容器C21、C22和C23堆叠成三级(层)并被串联连接。在存储电路S3中，电容器C31、C32和C33堆叠成三级(层)并被串联连接。存储电路S3的下端连接到主电流路径M3的分支节点N3。
分别为主电流路径M1、M2和M3的三个系统和相应地连接到主电流路径M1、M2和M3的存储电路S1、S2和S3分配第一、第二和第三的顺序次序。
第一存储电路S1的相应级上的电容器C11、C12和C13中的每个电容器的下部端子通过二极管D121、D122和D123中的相应二极管连接到形成下一顺序次序的第二存储电路S2的同一级上的电容器C21、C22和C23中的相应电容器的上部端子。
第二存储电路S2的相应级上的除了连接到末端二极管Dt的电容器之外的电容器C21、C22和C23中的每个电容器的下部端子通过二极管D231、D232和D233中的相应二极管连接到形成下一顺序次序的第三存储电路S3的同一级上的电容器C31、C32和C33中的相应电容器的上部端子。在本实施例中，第二存储电路S2没有连接到末端二极管Dt的电容器。
第三存储电路S3的相应级上的除了连接到末端二极管Dt的电容器之外的电容器C31、C32和C33中的每个电容器的上部端子通过二极管D311、D312和D313中的相应二极管连接到形成下一顺序次序的第一存储电路S1的同一级上的电容器的C11、C12和C13中的相应电容器的上部端子。在本实施例中，第三存储电路S3没有连接到末端二极管Dt的电容器。
作为这种连接的结果，除了末端二极管Dt之外，所有二极管D121到D214都可以跟随相同的极性，即从阳极到阴极的正向极性，从二极管D121开始并且到D214结束，按照D121、D231、D311、D122、……D233、D313的次序进行串联。对应于起始二极管的二极管D121的下部端子连接到第一存储电路S1的下端。二极管D121到D313的端子彼此连接。因此，形成了二极管D121到D313的串联路径P。
在跟随串联路径P时，按照从最低级上的电容器C21、C31和C11到最高级上的电容器C23、C33和C13的预定次序跟随存储电路S1、S2和S3的所有电容器C11到C13、C21到C23以及C31到C33的上部端子。即，按照第二存储电路S2、第三存储电路S3、第一存储电路S1……的次序，即按照C21、C31、C11、C22......C33、C13的次序跟随所有电容器C11到C13、C21到C23以及C31到C33的上部端子。
末端二极管Dt连接在串联电路P通过串联电路P之后最终到达的存储电路S1的上部端子与输出端子T3之间。
二极管D121到D313和末端二极管Dt具有与第一实施例中所描述的极性相似的极性。具体地，二极管D121、D122和D123在与第一存储电路S1相邻的一侧上具有阳极。二极管D231、D232和D233在与第二存储电路S2相邻的一侧上具有阳极。二极管D311、D312和D313在与第三存储电路S3相邻的一侧上具有阳极。末端二极管Dt在与第一存储电路S1相邻的一侧上具有阳极。
接下来，将参考图5到图8描述本实施例的操作。
控制电路12控制晶体管Q1、Q2和Q3中的每个晶体管，以使每个晶体管被控制处于导通状态，并且然后仅在预定的电荷传输周期内被控制处于非导通状态。在该情况下，控制电路12控制晶体管Q1、Q2和Q3，以使至少一个晶体管处于接通状态。通过创建使所有Q1、Q2和Q3都处于关断状态的状态的占空比不能维持连续操作。
在本实施例中，根据具有120°的相位差的相同波形的栅极信号G1、G2和G3，晶体管Q1、Q2和Q3是交错的。作为结果，栅极信号G1、G2和G3采用的占空比高于“100/相数”％并且低于100％。在下文中，将单独描述占空比为从33％到66％的情况的操作和占空比为从66％到100％的情况的操作。
(1)占空比33％到66％
图5是示出占空比为50％时的模式、以及栅极信号G1、G2和G3、电感器L1、L2和L3中流动的电流I1、I2和I3、以及晶体管Q1、Q2和Q3的漏极电压的波形的波形图。图6A到6F是示出相应模式1到6中的电流路径的示图。
在模式5中，接通晶体管Q1和Q2，电感器L1和L2的电流I1和I2增大。在操作从模式5改变成模式6时，晶体管Q1被关断，并且第一存储电路S1的电势升高。因此，电感器L1中流动的电流I1从分支节点N1流到第一存储电路S1中。由于晶体管Q2处于接通状态，所以二极管D121、D122和D123被接通。因此，电荷被转移到第二存储电路S2的电容器C21、C22和C23，并且电容器C21、C22和C23被充电。即使在操作从模式6改变成模式1时，电流I1也在相同路径中流动。
在操作从模式1改变成模式2时，晶体管Q2被关断。因此，电荷停止转移到电容器C21、C22和C23。然而，晶体管Q3处于接通状态。因此，除了二极管D121、D122和D123之外，二极管D231、D232和D233被接通。因此，电荷被转移到第三存储电路S3的电容器C31、C32和C33，并且电容器C31、C32和C33被充电。在该情况下，也通过末端二极管Dt对电容器C2进行充电。在模式3到5中，晶体管Q1处于接通状态，并且电感器L1的电流I1增大。这对于电流I2和I3而言是真实的。
通过该操作，电容器C21具有电压VA，并且电容器C31具有电压2VA。其它电容器具有电压3VA。在模式6和模式1中，晶体管Q1的漏极电压为VA(＝V(C21))。在模式2中，晶体管Q1的漏极电压为2VA(＝V(C31))。在模式3到5中，晶体管Q1的漏极电压为零。在模式6和模式1中，施加到电感器L1的电压为Vin-VA。在模式2中，施加到电感器L1的电压为Vin-2VA。在模式3到5中，施加到电感器L1的电压为Vin。
由于施加到每个电感器的电压的时间平均值需要为零，所以建立了以下表达式(5)。从模式3到模式5的宽度为D，从模式6到模式1的宽度为1/3，并且模式2的宽度为2/3-D。
D·Vin+(1/3)·(Vin-VA)+(2/3-D)·(Vin-2VA)＝0 …(5)
根据表达式(5)，电压VA具有由表达式(6)表示的值。
VA＝1/(5/3-2D)×Vin …(6)
在模式2中，输出电流流过末端二极管Dt。因此，在将第一到第三存储电路S1、S2和S3的电容器的级数限定为Ns时，由以下表达式(7)给出输出电压Vout。在本实施例中，级数Ns为三。
Vout＝(3Ns+2)VA＝(3Ns+2)/(5/3-2D)×Vin …(7)
(2)占空比66％到100％
图7是示出占空比为83％时的模式、以及栅极信号G1、G2和G3、电感器L1、L2和L3中流动的电流I1、I2和I3、以及晶体管Q1、Q2和Q3的漏极电压的波形的波形图。
图8A是示出模式1中的电流路径的示图。图8B是示出模式2、4和6中的电流路径的示图。图8C是示出模式3中的电流路径的示图。图8D是示出模式5中的电流路径的示图。
在该情况下，功率转换器13的操作与具有两相结构的功率转换器11的操作相似，除了功率转换器13具有三相结构。在模式1中接通末端二极管Dt。
电容器C21的电压为VA。电容器C31的电压为2VA。其它电容器的电压为3VA。模式1中的晶体管Q1的漏极电压、模式3中的晶体管Q2的漏极电压、模式5中的晶体管Q3的漏极电压为VA。
可以基于如下表达式(8)获得相对于占空比D的输出电压Vout，表达式(8)指示施加到每个电感器的电压的时间平均值为零。
D·Vin+(1-D)·(Vin-VA)＝0 …(8)
根据表达式(8)，电压VA具有由以下表达式(9)给出的值，与表达式(3)相似。
VA＝1/(1-D)×Vin …(9)
在模式1中，输出电流流过末端二极管Dt。因此，输出电压Vout由以下表达式(10)给出。
Vout＝(3Ns+1)VA＝(3Ns+1)/(1-D)×Vin ...(10)
同样在上文描述的本实施例中，可以实现与第一实施例的效果相似的效果。另外，相数增大到三。因此，可以进一步增大增压比。此外，晶体管Q1、Q2和Q3的占空比可以在从33％到100％的范围内广泛变化。因此，即使负载有很大变化，控制电路2也能够稳定而准确地执行电压反馈控制。
(第三实施例)
将参考图9描述第三实施例。
在功率转换器14中，用于将输出引导到末端二极管Dt的节点与图1中所示的功率转换器11的节点不同。即，在功率转换器11中，第一存储电路S1的级数和第二存储电路S2的级数彼此相等，并且从第一存储电路S1的上端引出输出。另一方面，在功率转换器14中，第二存储电路S2的级数比第一存储电路S1的级数多一个，并且从第二存储电路S2的上端引出输出。
第二存储电路S2的相应级上的除了连接到末端二极管Dt的电容器C24之外的电容器C21、C22和C23中的每个电容器的上部端子通过二极管D211、D212和D213中的相应二极管连接到形成第一存储电路S1的同一级上的电容器C11、C12和C13中的相应电容器的上部端子。控制电路12以与图2中所示的第一实施例的方式相似的方式执行开关操作。
电容器C11到C24(除了电容器C21之外)的电压为2VA，电容器C21的电压为VA。在图2中所示的模式3中，末端二极管Dt被接通，并且电容器C2被充电。在该情况下，通过将电压V(C11)、V(C22)、V(C23)和V(C24)相加，输出电压Vout为8VA。同样在本实施例中，可以实现与第一实施例相似的升压操作。同样，可以实现与第一实施例的效果相似的效果。
在本实施例的功率转换器14中，电容器的数量比第一实施例的电容器数量少一个。而输出电压Vout从9VA稍微减小到8VA。
(第四实施例)
将参考图10和11描述第四实施例。
通过分别利用晶体管Q121到Q214和末端晶体管Qt替代图1中所示的功率转换器11的二极管D121到D214和末端二极管Dt来提供图10中所示的功率转换器15。晶体管Q121到Q214对应于子限制元件。末端晶体管Qt对应于末端子限制元件。
如图11中所示，晶体管Q1和Q2的栅极信号G1P和G2P与第一实施例的栅极信号G1和G2相同。控制电路12根据从栅极信号G1P反转的栅极信号G1N来驱动连接在跟随路径P的从形成第一存储电路S1的电容器到形成第二存储电路S2的电容器的路线上的晶体管Q121、Q122、Q123和Q124。
控制电路12根据从栅极信号G2P反转的栅极信号G2N来驱动连接在跟随路径P的从形成第二存储电路S2的电容器到形成第一存储电路S1的电容器的路线上的晶体管Q211、Q212、Q213和Q214。由栅极信号G1N驱动末端晶体管Qt。
可以分别由电容器C11、C12、C13和C14的电压作为电源电压来产生晶体管Q121、Q122、Q123和Q124的栅极信号G1N。可以分别由电容器C22、C23和C24的电压作为电源电压来产生晶体管Q211、Q212和Q213的栅极信号G2N。
功率转换器15不具有用作晶体管Q214和末端晶体管Qt的电源的电容器。如有必要，可以进一步将附加电容器串联连接到存储电路S2的上端，并且可以将二极管连接在附加电容器的上部端子与晶体管Q214的漏极之间。在这种情况下，附加电容器中存储的电荷可以用作驱动晶体管Q214的电源。
在必须有用于驱动末端晶体管Qt的电源的情况下，可以进一步将附加电容器串联连接到存储电路S1的上端，并且可以连接阳极连接到附加电容器的上端的二极管。
在本实施例中，执行同步整流。因此，可以减小由于二极管的正向电压而导致的传导损耗，并且可以进一步提高效率。不必单独提供晶体管Q121、Q122、Q123和Q124以及晶体管Q211、Q212和Q213的电源电压。因此，可以简化电路的结构。
(第五实施例)
将参考图12和13描述第五实施例。
通过向图1中所示的功率转换器11添加缓冲电路F12来提供图12中所示的功率转换器16。缓冲电路F12包括二极管D12a和D12b以及电容器C12s。二极管D12a和二极管D12b分别对应于缓冲第一整流元件和缓冲第二整流元件。电容器C12S对应于缓冲存储元件。
电容器C12S和二极管D12a彼此串联连接，以使电容器C12S和二极管D12a的中间节点N12插入在主电流路径M1的分支节点N1与主电流路径M2的分支节点N2之间。二极管D12b连接在第二存储电路S2的最低级的电容器C21的上部端子与中间节点N12之间。二极管D12a的阳极连接到分支节点N2。二极管D12b的阳极连接到中间节点N12。
控制电路12以与图2中所示的第一实施例相似的方式执行开关操作。图13A、13B、13D和13E是分别示出模式1、模式2、模式3和模式4中的电流路径的示图。图13C是示出过渡到模式3的电流路径的示图。图13F是示出过渡到模式1的电流路径的示图。
在开关操作从模式2改变为模式3时，电感器L2中流动的电流I2流过缓冲电路F12的二极管D12a和电容器C12S，如图13C中所示。因此，电容器C12S被充电。在电容器C12S的电压升高到电压V(C11)-V(C21)时，二极管D211、D212、D213和D214被接通，如图13D中所示。因此，电容器C11、C12、C13和C14被充电。
在开关操作从模式4改变为模式1时，电感器L1中流动的电流I1流过电容器C12S和二极管D12b，如图13F中所示。因此，电容器C12S被放电。在该情况下，将电容器C12S中存储的电荷转移到电容器C21。
在电容器C12S的电压V(C12S)减小到0V时，二极管D121、D122、D123和D124被接通，如图13A中所示。因此，电容器C21、C22、C23和C24被充电。
在本实施例中，在晶体管Q1和Q2被关断时，可以限制漏源电压的急剧变化。由于这种软开关，提高了功率转换器16的可靠性，并且减小了EMI。除了二极管中的损耗之外，可以无损耗地执行电容器C12S的充电和放电。因此，可以通过电容器C21在输出侧中重新产生电容器C12S中存储的缓冲能量。像这样，提高了功率转换器16的效率。
(第六实施例)
将参考图14描述第六实施例。通过向图4中所示的三相功率转换器13添加缓冲电路F12和F23来提供图14中所示的功率转换器17。缓冲电路F12和F23具有与图12中所示的缓冲电路F12相似的结构。
缓冲电路F12包括在分支节点N1与分支节点N2之间通过中间节点N12而彼此串联连接的电容器C12S和二极管D12a。缓冲电路F12还包括二极管D12b。
缓冲电路F23包括在分支节点N2与分支节点N3之间通过中间节点N23而彼此串联连接的二极管D23a和电容器C23S。缓冲电路F23还包括二极管D23b。
二极管D12b的阴极和二极管D23b的阴极连接到第二存储电路S2的最低级上的电容器C21的上部端子。缓冲电路F12的一端连接到第二主电流路径M2。类似地，缓冲电路F23的一端连接到第二主电流路径M2。在这种缓冲电路F12和F23中，二极管D12a的阳极和二极管D23a的阳极需要连接到主电流路径M2。
控制电路12以与图5和7所示的第二实施例的方式相似的方式执行开关操作。
例如，在占空比处于66％到100％的范围内的情况下，如图7中所示，在开关操作从模式2改变为模式3时，电感器L2中流动的电流I2流过缓冲电路F12的二极管D12a和电容器C12S，以对电容器C12S进行充电，并且电流I2还流过缓冲电路F23的二极管D23a和电容器C23S，以对电容器C23S进行充电。
在电容器C12S的电压V(C12S)和电容器C23S的电压V(C23S)升高到电压V(C31)-V(C21)时，二极管D231、D232和D233被接通。因此，电容器C31、C32和C33被充电。
在开关操作从模式4改变为模式5时，电感器L3中流动的电流I3流过缓冲电路F23的电容器C23S和二极管D23b。因此，电容器C23S被放电。在该情况下，将电容器C23S中存储的电荷转移到电容器C21。
在电容器C23S的电压V(C23S)减小到0V时，二极管D311、D312和D313被接通。因此，为电容器C11、C12和C13被充电。
在开关操作从模式6改变为模式1时，电感器L1中流动的电流I1流过缓冲电路F12的电容器C12S和二极管D12b。因此，电容器C12S被放电。在该情况下，将电容器C12S中存储的电荷转移到电容器C21。在电容器C12S的电压V(C12S)减小到0V时，二极管D121、D122和D123被接通。因此，电容器C21、C22和C23被充电。
同样在本实施例中，在晶体管Q1、Q2和Q3被关断时，可以限制漏源电压的急剧变化。由于缓冲能量被重新产生到输出侧，所以可以实现与第五实施例的效果相似的效果。
(第七实施例)
将参考图15来描述第七实施例。
通过向图14中所示的功率转换器17添加缓冲电路F31来提供图15中所示的功率转换器18。缓冲电路F23包括在分支节点N3与分支节点N1之间通过中间节点N31而彼此串联连接的二极管D31a和电容器C31s。缓冲电路F23还包括二极管D31b。在图15中，一个点D连接到另一个点D。
二极管D31b的阴极连接到第二存储电路S2的最低级上的电容器C21的上部端子。与缓冲电路F12和F23不同，缓冲电路F31未连接到第二主电流路径M2。因此，二极管D31a和电容器C32S中的每一个任意连接到分支节点N3和N1中的任何节点。
在本实施例中，在占空比处于66％到100％的范围内的情况下，如图7中所示，在开关操作从模式6改变为模式1时，电感器L1中流动的电流I1对电容器C31S和C12S进行放电。在开关操作从模式2改变为模式3时，电感器L2中流动的电流I2对电容器C12S和C23S进行充电。在开关操作从模式4改变为模式5时，电感器L3中流动的电流I3对电容器C23S进行放电并且对电容器C31S进行充电。即，在发生使晶体管Q1、Q2和Q3中的任何一个关断的转变时，对缓冲电容器中的任何两个进行充电和放电。因此，可以进一步限制漏源电压的急剧变化。
(第八实施例)
将参考图16到18来描述第八实施例。
功率转换器19是非逆变降压电路，其对从高电压侧输入端子对T3和T4输入的电压Vin进行降压，并且从低电压侧输出端子对T1和T2输出降压电压Vout。
在输出端子T1与输出端子T2之间，并联连接主电流路径的N个系统。在本实施例中，N为二。因此，主电流路径M1和M2的两个系统并联连接在输出端子T1与T2之间。在主电流路径M1中，电感器L1和二极管D1通过分支节点N1而彼此串联连接。在主电流路径M2中，电感器L2和二极管D2通过分支节点N2而彼此串联连接。
二极管D1和D2是限制传导电流的主限制元件。存储电路S1和S2、晶体管Q121到Q214和末端晶体管Qt具有与图10中所示的第四实施例的功率转换器15的结构相同的结构。
接下来，将参考图17和18来描述本实施例的操作。
将所有晶体管分类成第一子限制元件组和第二子限制元件组。第一子限制元件组由晶体管Q121、Q122、Q123、Q124和Qt组成。晶体管Q121、Q122、Q123、Q124和Qt中的对应于元件端子的源极连接到同一存储电路S1。第二子限制元件组由晶体管Q211、Q212、Q213和Q214组成。晶体管Q211、Q212、Q213和Q214中的对应于元件端子的源极连接到存储电路S2。
控制电路12根据周期性栅极信号G1和G2来控制第一子限制元件组中的每个晶体管和第二子限制元件组中的每个晶体管，以使得在控制每个晶体管以使其处于关断状态之后，仅在预定电荷传输周期内控制每个晶体管以使其处于接通状态。在该情况下，控制电路12控制第一子限制元件组的晶体管和第二子限制元件组的晶体管，以使第一子限制元件组和第二子限制元件组的至少其中之一处于关断状态。
在本实施例中，栅极信号G1和G2具有相同波形，相位差为180°。因此，栅极信号G1和G2采用的占空比高于0％并且低于50％。图17是示出栅极信号G1和G2的模式和波形、电感器L1和L2中流动的电流I1和I2，以及二极管D1和D2的阴极电势的波形图。
图18A到18C是分别示出模式1、模式2和4、以及模式3中的电流路径的示图。在模式4中，所有晶体管被关断，并且电感器L1和L2的电流I1和I2分别通过二极管D1和D2而回流。
在开关操作从模式4改变为模式1时，第一子限制元件组被接通，并且电荷通过晶体管Q122、Q123和Q124从存储电路S2的电容器C22、C23和C24转移到存储电路S1的电容器C11、C12和C13。此外，充电电流通过晶体管Qt从高电压侧输入端子T3流到存储电路S1。这些充电电流和从电容器C21流过晶体管Q121的电流流到电感器L1中。
在开关操作从模式2改变为模式3时，第二子限制元件组被接通，并且电荷通过晶体管Q211、Q212、Q213和Q214从存储电路S1的电容器C11、C12、C13和C14转移到存储电路S2的电容器C21、C22、C23和C24。该充电电流流到电感器L2中。晶体管Qt处于截止状态。
通过该操作，电容器C21的电压为VA，并且其它电容器的电压为2VA。模式1中的二极管D1的阴极电势和模式3中的二极管D2的阴极电势为VA。可以从以下表达式(11)获得相对于占空比D的输入电压Vin和输出电压Vout，表达式(11)指示施加到每个电感器的电压的时间平均值为零。
D(Vout-VA)+(1-D)Vout＝0 …(11)
基于表达式(11)，电压VA具有由以下表达式(12)给出的值。
VA＝1/D×Vout …(12)
在模式1中，输入电流流过末端二极管Dt。因此，在将存储电路S1和S2的电容器的级数限定为Ns时，由以下表达式(13)给出输入电压Vin。因此，由以下表达式(14)给出输出电压Vout。在本实施例中，级数Ns为四。
Vin＝(2Ns+1)VA＝(2Ns+1)/D×Vout …(13)
Vout＝D/(2Ns+1)×Vin …(14)
如上所述，本实施例的功率转换器19是减小了输出电流纹波的非逆变降压电路。此外，可以实现与第一实施例的效果相似的效果。
(第九实施例)
将参考图19到21来描述第九实施例。
图19中所示的功率转换器20是逆变升压电路，其对从输入端子T1和T2输入的电压Vin进行逆变和升压，并且从输出端子T3和T4输出升压电压Vout。因此，主电流路径M1和M2的电感器L1和L2和晶体管Q1和Q2的连接次序与图1中所示的功率转换器11的连接次序相反。存储电路S1和S2形成两级结构，并且二极管D121到D212和Dt的极性与图1中所示的功率转换器11的极性相反。
从控制电路12输出的栅极信号G1和G2与图2中所示的第一实施例的栅极信号G1和G2相同。图21A到21C是分别示出模式1、模式2和4、以及模式3中的电流路径的示图。
在模式4中，晶体管Q1和Q2被接通，并且电感器L1和L2的电流I1和I2增大。在开关操作从模式4改变为模式1时，晶体管Q1被关断，并且存储电路S1的电势下降。二极管D121、D122和Dt被接通。这样，电流I1从存储电路S1和电容器C21流到电感器L1中，并且存储电路S1的电容器C11和C12被充电。
在开关操作从模式2改变为模式3时，晶体管Q2被关断，并且存储电路S2的电势下降。二极管D211和D212被接通。这样，电流I2从存储电路S2流到电感器L2中，并且存储电路S2的电容器C21和C22被充电。
通过该操作，电容器C21的电压为-VA，并且其它电容器的电压为-2VA。模式1中的施加到电感器L1的电压和模式3中的施加到电感器L2的电压为Vin-VA。
由于施加到每个电感器的电压的时间平均值需要为零，所以建立了以下表达式(15)。
D·Vin+(1-D)(Vin-VA)＝0 …(15)
基于表达式(15)，电压VA具有由以下表达式(16)给出的值。
VA＝1/(1-D)×Vin …(16)
在模式1中，输入电流流过末端二极管Dt。因此，在将存储电路S1和S2的电容器的级数限定为Ns时，由以下表达式(17)中给出输出电压Vout。在本实施例中，数量Ns为二。
Vout＝Vin-(2Ns+1)VA＝Vin-(2Ns+1)/(1-D)×Vin…(17)
在晶体管Q1和Q2处于关断状态的状态定期出现时，电容器C11、C12、C21和C22被放电。因此，定期施加的栅极信号G1和G2的占空比高于50％并且低于100％。在将D>0.5的关系应用到表达式(17)时，输出电压Vout满足以下表达式(18)。
Vout<-(4Ns+1)×Vin …(18)
如上所述，本实施例的功率转换器20是逆变升压电路，其输出绝对值大于输入电压Vin绝对值的负电压。另外，可以实现与第一实施例的效果相似的效果。
(第十实施例)
将参考图22来描述第十实施例。
通过向与图1中所示的功率转换器11相似的结构添加从输出端子T5与T4之间引出电压Vout2的结构来提供功率转换器21，功率转换器21从输出端子T3与T4之间输出电压Vout1。在该情况下，输出端子T5和T4对应于中间输入/输出端子，并且平滑电容器C3连接在输出端子T5与T4之间。
二极管Dm连接在存储电路S1的电容器C12的上部端子与输出端子T5之间，以具有与末端二极管Dt的极性相同的极性，即，使阳极与存储电路S1相邻。二极管Dm对应于中间子限制元件，其用于中间引导，即用于引导出中间输出。在晶体管Q1被关断的模式1中，输出电流在二极管Dm中流动。基于表达式(4)，将输出电压Vout2限定为5VA＝5/(1-D)×Vin。
在本实施例中，从一个功率转换器21获得升压电压Vout1和Vout2的两个系统。因此，与为输出电压Vout1和Vout2相应地提供功率转换器的结构相比，可以减小功率转换器21的尺寸。用于引出中间输出的位置不限于电容器C12的上部端子。可以从存储电路S1的包括晶体管Q1的漏极端子的电容器C11、C12和C13的上部和下部端子、以及存储电路S2的包括晶体管Q2的漏极端子的电容器C21、C22、C23和C24的上部和下部端子中的任何端子或多个端子同时获得输出。
(第十一实施例)
将参考图23来描述第十一实施例。
图23中所示的功率转换器22除了图1中所示的功率转换器11之外还具有P沟道型MOS晶体管Qa。P沟道型MOS晶体管Qa串联连接到末端二极管Dt。在输出电流超过阈值时，或在输出电压减小到低于阈值时，检测电路(未示出)输出输出异常信号Yc。在接收到输出异常信号Yc时，驱动器23输出栅极信号以关断晶体管Qa。
在本实施例的功率转换器22中，可以在发生诸如输出短路或过载之类的异常时将输出分开。可以将电容器C14的电压用作驱动器23的电源电压。不必单独提供用于驱动驱动器23的电源。像这样，可以简化电路的结构。
(第十二实施例)
将参考图24来描述第十二实施例。
功率转换器24具有磁性部分26，其包括彼此共享磁芯25的两个绕组W1和W2来取代电感器L1和L2。磁芯25由EE型铁芯制成。磁芯25具有中间腿部分和间隙两端的中间腿部分的相对外侧上的两个外部腿部分。绕组W1围绕外部腿部分的其中之一缠绕，并且绕组W2围绕外部腿部分中的另一个缠绕。在使得供应DC电流时通过中间腿部分的磁通量的DC分量彼此抵消的方向上缠绕绕组W1和绕组W2。
在本实施例中，与单独提供独立的多个电感器的结构相比，可以减小磁性部分26的总体积和磁性部分26的布置中的无用空间。可以减小中间腿部分的截面面积。这样，可以减小磁芯25的尺寸。像这样，可以减小功率转换器24的尺寸。
(第十三实施例)
将参考图25来描述第十三实施例。
功率转换器27具有磁性部分29，其包括彼此共享磁芯28的两个绕组W1和W2来取代电感器L1和L2。磁芯28由EE型铁芯制成。磁芯28的中间腿部分形成有间隙。绕组W1围绕一个外部腿部分缠绕，并且绕组W2围绕另一个外部腿部分缠绕。绕组W1和绕组W2具有图25所示的耦合。
同样在本实施例中，与单独提供独立的多个电感器的结构相比，可以减小磁性部分29的总体积和磁性部分29的布置中的无用空间。同样，在占空比接近50％时，可以减小输入和输出电流的纹波。因此，该结构对于需要在特定增压比下获得输入和输出电流的极小纹波的情况下是有效的。
在这种情况下，还可以减小绕组W1和W2中流动的电流的纹波。在绕组的电流的纹波较小时，可以减少趋肤效应的发生。因此，可以采用较薄的绕组W1和W2，并且可以进一步减小磁性部分的总体积。
(第十四实施例)
将参考图26来描述第十四实施例。
功率转换器30具有磁性部分32，其包括电感器L4和变压器31来取代电感器L1和L2。电感器L4的一端连接到输入端子T1，并且电感器L4的另一端公共连接到变压器31的初级绕组W1的一端和次级绕组的一端。初级绕组W1的另一端连接到分支节点N1，并且次级绕组W2的另一端连接到节点N2。该结构等价于图25中所示的磁性部分29。在占空比接近50％时，输入和输出电流的纹波非常小。
(其它实施例)
以上描述了本公开内容的实施例。然而，本公开内容将不限于上述实施例，而是可以在不脱离本公开内容的实质的情况下通过各种方式来修改或扩展上述实施例。
通常可以在N个系统(N为2或大于2的整数)中提供主电流路径和存储电路。可以由串联堆叠成至少一级(优选为两级或更多)的一个或多个电容器提供存储电路。
同样在第二、和第四到第十四实施例中，末端子限制元件可以连接到存储电路S2或存储电路S3，与第三实施例相似。
同样在第二、第三、和第五到第十四实施例中，功率转换器可以具有同步整流的结构，与第四实施例相似。
同样在第三、第四、和第八到第十四实施例中，功率转换器可以设置有(多个)缓冲电路，与第五到第七实施例相似。然而，在向高电压端子(高电压输入/输出端子)施加负电压的结构中，即，在高电压端子中的未公共连接的非公共侧端子的电势低于公共连接的公共侧端子的电势的情况下，必须替换缓冲电路的整流元件，以使缓冲电路的整流元件的极性与第五到第七实施例中的极性相反。
即，在第五到第七实施例中，缓冲第一整流元件的阴极和缓冲第二整流元件的阳极连接到中间节点。替代地，在施加负电压的结构中，缓冲第一整流元件的阳极和缓冲第二整流元件的阴极必须连接到中间节点。
同样在第二到第九、以及第十一到第十四实施例中，功率转换器可以具有带有中间端子(中间输入/输出端子)的结构，与第十实施例的结构相似。中间端子不限于一对。即，可以提供多对中间端子。在这种情况下，可以从一个功率转换器获得输出电压的多个系统，并且可以向一个功率转换器输入电压的多个系统。
在第十实施例中，中间端子的一端连接到低电压端子(低电压输入/输出端子)和高电压输入/输出端子所连接到的公共连接的端子T2和T4。然而，不一定总是需要将中间端子的一端连接到公共连接的端子。
中间端子的一端可以连接到低电压端子和高电压端子中的任何端子。中间端子的一端可以连接到另一个中间端子的任何一端。
同样在第二到第十、以及第十二到第十四实施例中，根据输出异常信号Yc的输入而关断的开关可以串联设置到末端子限制元件，与第十一实施例相似。在这种情况下，可以将形成存储电路的电容器的电压用作驱动开关的驱动器的电源电压。
同样在第二到第十一实施例中，可以采用第十二、第十三和第十四实施例的磁性部分26、29和32。
控制电路12可以利用单独的PI控制器来控制栅极信号G1、G2和G3。
在由开关提供主限制元件、子限制元件和末端限制元件的情况下，这种开关不限于MOS晶体管，而是可以由诸如双极性晶体管和IGBT之类的各种半导体开关元件来提供。
在上述实施例中，端子T1和T2是低电压端子，并且取决于功率转换器的结构而可以是输入端子或输出端子。端子T1和T2可以被称为低电压输入/输出端子。端子T1和T2也可以被称为第一低电压端子和第二低电压端子。类似地，端子T3和T4是高电压端子，并且取决于功率转换器的结构而可以是输入端子或输出端子。端子T3和T4可以被称为高电压输入/输出端子。端子T3和T4也可以被称为第一高电压端子和第二低电压端子。此外，端子T5和T4是输出端子，但是取决于功率转换器的结构而可以是中间输入或输出端子。此外，端子T5和T4也可以被称为第一中间端子和第二中间端子。
尽管仅选择了所选的示例性实施例和示例来示出本公开内容，但是根据本公开内容，对于本领域的技术人员来说显而易见的是，在不脱离由所附权利要求限定的本公开内容的范围的情况下，可以对本公开内容做出各种改变和修改。此外，仅为说明的目的而提供根据本公开内容的示例性实施例和示例的前述描述，而不是要限制由所附权利要求及其等同物限定的公开内容。

Claims (12)

1.一种功率转换器，包括：
低电压端子对(T1，T2)，其包括第一低电压端子(T1)和第二低电压端子(T2)；
高电压端子对(T3，T4)，其包括第一高电压端子(T3)和第二高电压端子(T4)，所述第二高电压端子(T4)公共连接到所述第二低电压端子(T2)；
设置在所述第一低电压端子与所述第二低电压端子之间的主电流路径(M1，M2，M3)的N个系统，其中，N为2或大于2的整数，所述主电流路径中的每个主电流路径包括存储磁能的磁性部分(L1，L2，L3，26，29，32)以及限制传导电流的主限制元件(Q1，Q2，Q3)，所述磁性部分和所述主限制元件通过分支节点(N1，N2，N3)彼此串联连接；
为所述主电流路径相应提供的多个存储电路(S1，S2，S3)，所述存储电路中的每个存储电路包括堆叠成一级或多级并且串联连接的一个或多个存储元件(C11-C14，C21-C24，C31-C33)，所述存储电路中的每个存储电路具有连接到所述主电流路径中的相应主电流路径的所述分支节点的下端；
多个子限制元件(D121-D124，D211-D214，D231-D233，D311-D313，Q121-Q124，Q211-Q214)，每个子限制元件连接在所述存储电路的其中之一的所述存储元件的端子与所述存储电路中的另一个存储电路的所述存储元件的端子之间；
平滑存储元件(C2)，其连接在所述第一高电压端子与所述第二高电压端子之间；
末端子限制元件(Dt，Qt)，所述末端子限制元件的一端连接到所述第一高电压端子；以及
控制电路(12)，其控制所述主限制元件、所述子限制元件和所述末端子限制元件的至少其中之一，其中
为所述主电流路径的N个系统和相应地连接到所述主电流路径的所述存储电路分配从第一到第N的顺序次序，
第一存储电路的每级的所述存储元件的下部端子通过所述子限制元件中的相应子限制元件连接到第二存储电路的相应级的所述存储元件的上部端子，
除了连接到所述末端子限制元件的所述存储元件，第二存储电路到第N存储电路中的每个存储电路的每级的所述存储元件的上部端子通过所述子限制元件中的相应子限制元件连接到随后的存储电路中的相应级的所述存储元件的上部端子，
所述子限制元件通过其端子而彼此连接，以限定所述子限制元件的串联路径，以使得能够以相同极性来顺序地跟随所述子限制元件，所述串联路径从一端连接到所述第一存储电路的所述下端的所述子限制元件开始，并且以所述子限制元件中的另一个子限制元件结束，
所述末端子限制元件连接在终结所述串联路径的所述子限制元件中的所述另一个子限制元件的上部端子与所述第一高电压端子之间，
通过所述串联路径，按照预定次序，从最低级上的所述存储元件到最高级上的所述存储元件跟随所述第一存储电路到所述第N存储电路的所有存储元件的上部端子，
连接限定所述串联路径的所述子限制元件，以具有预定连接极性，以使得通过在相邻的所述存储电路的所述存储元件之间转移电荷来在所述低电压端子对与所述高电压端子对之间沿预定方向传输电功率，
由开关提供所有所述主限制元件，
由整流元件(D121-D124，D211-D214，D231-D233，D311-D313，Dt)或开关(Q121-Q124，Q211-Q214，Qt)提供所述子限制元件和所述末端子限制元件，
所述控制电路周期性地接通和关断所述主限制元件，并且执行开关操作以根据所述连接极性来在所述串联路径中转移所述电荷，
其中，在所述开关操作中，
在连接到所述存储电路的所述主限制元件的其中之一处于关断状态的周期的一部分或全部中，所述控制电路控制相应的所述子限制元件以使其处于接通状态，其中，所述串联路径的所述子限制元件的连接中的下侧上的所述子限制元件的端子的其中之一连接到所述存储电路，并且
在所述主限制元件的其中之一处于接通状态的整个周期中，所述控制电路控制所述子限制元件以使其处于关断状态。
2.根据权利要求1所述的功率转换器，其中
由所述整流元件提供所有的所述子限制元件(D121-D124，D211-D214，D231-D233，D311-D313)和所述末端子限制元件(Dt)，
所述功率转换器被配置为对从所述低电压端子对输入的电压进行升压或逆变升压，并且从所述高电压端子对输出所述电压，
所述控制电路控制所述主限制元件中的每个主限制元件，以使每个主限制元件处于接通状态，并且然后仅在预定的电荷传输周期内处于关断状态，并且至少一个主限制元件处于接通状态。
3.根据权利要求1所述的功率转换器，其中
由所述开关提供所有的所述子限制元件(Q121-Q124，Q211-Q214)和所述末端子限制元件(Qt)，
所述功率转换器被配置为具有第一操作状态和第二操作状态的其中之一，在所述第一操作状态中，对从所述低电压端子对输入的电压进行升压或逆变升压，并且从所述高电压端子对输出所述电压，在所述第二操作状态中，对从所述高电压端子对输入的电压进行降压，并且从所述低电压端子对输出所述电压，
所述控制电路控制所述主限制元件中的每个主限制元件，以使每个主限制元件处于接通状态，并且然后仅在预定的电荷传输周期内处于关断状态，并且至少一个主限制元件处于接通状态，并且
所述控制电路控制连接在第M存储电路与所述第M存储电路后面的存储电路之间的所述子限制元件，以使其处于与连接到所述第M存储电路的所述主限制元件的状态相反的接通状态和关断状态中的一个，其中，M是1到N中的任何一个。
4.根据权利要求1到3中的任一项所述的功率转换器，还包括：
缓冲电路(F12，F23，F31)，其包括缓冲第一整流元件(D12a，D23a，D31a)、缓冲存储元件(C12s，C23s，C31s)、和缓冲第二整流元件(D12b，D23，D31b)，所述缓冲第一整流元件和所述缓冲存储元件串联连接，以使所述缓冲第一整流元件和所述缓冲存储元件之间的中间节点插入在所述主电流路径的其中之一的所述分支节点与所述主电流路径中的另一个主电流路径的所述分支节点之间，所述缓冲第二整流元件连接在所述第二存储电路的最低级上的所述存储元件的上部端子与所述中间节点之间，其中
在所述第一高电压端子的电势高于所述第二高电压端子的电势的情况下，所述缓冲第一整流元件的阳极连接到所述主电流路径的其中之一，并且所述缓冲第二整流元件的阳极连接到所述中间节点，
在所述第一高电压端子的电势低于所述第二高电压端子的电势的情况下，所述缓冲第一整流元件的阴极连接到所述主电流路径的其中之一，并且所述缓冲第二整流元件的阴极连接到所述中间节点，并且
在所述缓冲电路连接到对应于所述第二存储电路的所述主电流路径的情况下，所述缓冲第一整流元件中的与连接到所述中间节点的端子相对的端子连接到对应于所述第二存储电路的所述主电流路径。
5.根据权利要求1到3中的任一项所述的功率转换器，其中
所述磁性部分(L1，L2，L3)为电感器。
6.根据权利要求1到3中的任一项所述的功率转换器，其中
所述主电流路径的所述磁性部分(26，29)彼此共享磁芯(25，28)。
7.根据权利要求1到3中的任一项所述的功率转换器，还包括：
中间端子对(T5，T4)，其包括第一中间端子和第二中间端子，所述第一中间端子公共连接到所述第一低电压端子、所述第二低电压端子、所述第一高电压端子和所述第二低电压端子的其中之一；
平滑存储元件(C3)，其连接在所述中间端子对之间；以及
中间子限制元件(Dm)，其用于引出中间输出，所述中间子限制元件连接到所述存储电路的其中之一的所述存储元件的其中之一的上部端子或下部端子和所述第二中间端子，以与所述末端子限制元件的极性相同的极性连接所述中间子限制元件。
8.一种功率转换器，包括：
低电压端子(T1，T2)对，其包括第一低电压端子(T1)和第二低电压端子(T2)；
高电压端子(T3，T4)对，其包括第一高电压端子(T3)和第二高电压端子(T4)，所述第二高电压端子(T4)公共连接到所述第二低电压端子(T2)；
设置在所述第一低电压端子与所述第二低电压端子之间的主电流路径(M1，M2，M3)的N个系统，其中，N为2或大于2的整数，所述主电流路径(M1，M2，M3)中的每个主电流路径包括存储磁能的磁性部分(L1，L2，L3，26，29，32)以及限制传导电流的主限制元件(D1，D2)，所述磁性部分和所述主限制元件通过分支节点(N1，N2，N3)彼此串联连接；
为所述主电流路径相应提供的多个存储电路(S1，S2，S3)，所述存储电路中的每个存储电路包括堆叠成一级或多级并且串联连接的一个或多个存储元件(C11-C14，C21-C24，C31-C33)，所述存储电路中的每个存储电路具有连接到所述主电流路径中的相应主电流路径的所述分支节点的下端；
多个子限制元件(D121-D124，D211-D214，D231-D233，D311-D313，Q121-Q124，Q211-Q214)，每个子限制元件连接在所述存储电路的其中之一的所述存储元件的端子与所述存储电路中的另一个存储电路的所述存储元件的端子之间；
平滑存储元件(C2)，其连接在所述第一高电压端子与所述第二高电压端子之间；
末端子限制元件(Qt)，所述末端子限制元件的一端连接到所述第一高电压端子；以及
控制电路(12)，其控制所述主限制元件、所述子限制元件和所述末端子限制元件的至少其中之一，其中
为所述主电流路径的N个系统和相应地连接到所述主电流路径的所述存储电路分配从第一到第N的顺序次序，
第一存储电路的每级的所述存储元件的下部端子通过所述子限制元件中的相应子限制元件连接到第二存储电路的相应级的所述存储元件的上部端子，
除了连接到所述末端子限制元件的所述存储元件，第二存储电路到第N存储电路中的每个存储电路的每级的所述存储元件的上部端子通过所述子限制元件中的相应子限制元件连接到随后的存储电路中的相应级的所述存储元件的上部端子，
所述子限制元件通过其端子而彼此连接，以限定所述子限制元件的串联路径，以使得能够以相同极性来顺序地跟随所述子限制元件，所述串联路径从一端连接到所述第一存储电路的所述下端的所述子限制元件开始，并且以所述子限制元件中的另一个子限制元件结束，
所述末端子限制元件连接在终结所述串联路径的所述子限制元件中的所述另一个子限制元件的上部端子与所述第一高电压端子之间，
通过所述串联路径，按照预定次序，从最低级上的所述存储元件到最高级上的所述存储元件跟随所述第一存储电路到所述第N存储电路的所有存储元件的上部端子，
连接限定所述串联路径的所述子限制元件，以具有预定连接极性，以使得通过在相邻的所述存储电路的所述存储元件之间转移电荷来在所述低电压端子对与所述高电压端子对之间沿预定方向传输电功率，
由整流元件提供所有的所述主限制元件，
由开关(Q121-Q124，Q211-Q214，Qt)提供所有的所述子限制元件和所述末端子限制元件，并且
所述控制电路周期性地将所述子限制元件切换为接通状态和关断状态，以使得在所述子限制元件中，连接到同一存储电路的所述子限制元件保持相同的接通或关断状态。
9.根据权利要求8所述的功率转换器，其中
所述功率转换器被配置为对从所述高电压端子对输入的电压进行降压并且从所述低电压端子对输出所述电压，
所述子限制元件和所述末端子限制元件被分类成第一到第N子限制元件组，以使得具有连接到同一存储元件的端子的所述子限制元件和所述末端子限制元件被包括在同一子限制元件组中，并且
所述控制电路控制所述子限制元件组中的每个子限制元件，以使每个子限制元件组处于关断状态，并且然后仅在预定的电荷传输周期内处于接通状态，并且至少一个子限制元件组处于关断状态。
10.根据权利要求8或9所述的功率转换器，其中
所述磁性部分(L1，L2，L3)为电感器。
11.根据权利要求8或9所述的功率转换器，其中
所述主电流路径的所述磁性部分(26，29)彼此共享磁芯(25，28)。
12.根据权利要求8或9所述的功率转换器，还包括：
中间端子(T5，T4)对，其包括第一中间端子和第二中间端子，所述第一中间端子公共连接到所述第一低电压端子、所述第二低电压端子、所述第一高电压端子和所述第二低电压端子的其中之一；
平滑存储元件(C3)，其连接在所述中间端子对之间；以及
中间子限制元件(Dm)，其用于引出中间输出，所述中间子限制元件连接到所述存储电路的其中之一的所述存储元件的其中之一的上部端子或下部端子和所述第二中间端子，以与所述末端子限制元件的极性相同的极性连接所述中间子限制元件。
CN201510048393.8A 2014-01-30 2015-01-30 功率转换器 Active CN104821717B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014015605A JP6213268B2 (ja) 2014-01-30 2014-01-30 電力変換装置
JP2014-015605 2014-01-30

Publications (2)

Publication Number Publication Date
CN104821717A CN104821717A (zh) 2015-08-05
CN104821717B true CN104821717B (zh) 2018-07-03

Family

ID=53680015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510048393.8A Active CN104821717B (zh) 2014-01-30 2015-01-30 功率转换器

Country Status (3)

Country Link
US (1) US9413230B2 (zh)
JP (1) JP6213268B2 (zh)
CN (1) CN104821717B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015146695A1 (ja) * 2014-03-24 2015-10-01 株式会社村田製作所 Ｄｃ－ｄｃコンバータ
US9582016B2 (en) * 2015-02-05 2017-02-28 Silicon Laboratories Inc. Boost converter with capacitive boost stages
CN105096893B (zh) * 2015-09-09 2017-08-04 深圳市华星光电技术有限公司 驱动电路以及液晶显示装置
US10256733B2 (en) * 2015-09-30 2019-04-09 Apple Inc. Tapped winding flyback converter for multiple output voltages
DE102016112117B3 (de) * 2016-07-01 2017-08-10 Borgwarner Ludwigsburg Gmbh Versorgungsschaltung für eine Koronazündeinrichtung
US10312724B2 (en) * 2017-05-19 2019-06-04 Nxp B.V. Implementation of high-voltage direct-charging 2:1 switched-capacitor converter for battery charging of electronic devices
US10468898B2 (en) 2017-05-19 2019-11-05 Nxp B.V. Implementation of high efficiency battery charger for electronic devices
US10218282B1 (en) * 2018-05-31 2019-02-26 Power Integrations, Inc. Method and apparatus for sequencing outputs in a multi-output power converter system
US10523114B1 (en) * 2018-11-29 2019-12-31 Texas Instruments Incorporated Decoupling circuits for converters
EP3739741A1 (en) * 2019-05-15 2020-11-18 Goodrich Corporation Interleaved boost converter with capacitive multiplier for led drive
EP3764748A1 (en) * 2019-07-12 2021-01-13 Goodrich Corporation Pulse phase modulation based dc-dc converter with adjustable current control drive
WO2021221680A1 (en) * 2020-04-30 2021-11-04 Hewlett-Packard Development Company, L.P. Dynamically altering capacitance value of capacitors
US20230327551A1 (en) * 2022-04-11 2023-10-12 Hamilton Sundstrand Corporation Dc to dc converter with improved duty ratio and configurable output polarity
US20240030821A1 (en) * 2022-07-25 2024-01-25 P-Duke Technology Co., Ltd. Novel power supply apparatus
DE102022118507A1 (de) 2022-07-25 2024-01-25 P-Duke Technology Co., Ltd. Neuartige Stromversorgungsvorrichtung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1950995A (zh) * 2004-04-30 2007-04-18 美蓓亚株式会社 Dc－dc转换器
CN101018015A (zh) * 2006-01-10 2007-08-15 美蓓亚株式会社 Dc－dc转换器
CN101286694A (zh) * 2007-04-12 2008-10-15 三菱电机株式会社 Dc/dc电力变换装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07123702A (ja) 1993-10-18 1995-05-12 Sumitomo Metal Ind Ltd Ｄｃ−ｄｃコンバータ
JPH0993914A (ja) * 1995-09-22 1997-04-04 Toshiba Corp 多出力ｄｃ／ｄｃコンバータ
US5986909A (en) * 1998-05-21 1999-11-16 Robicon Corporation Multiphase power supply with plural series connected cells and failed cell bypass
JP2002233136A (ja) 2001-02-06 2002-08-16 Matsushita Electric Ind Co Ltd Ｄｃ−ｄｃコンバータ
US6853171B2 (en) * 2002-11-29 2005-02-08 Sigmatel, Inc. Low loss multiple output stage for a DC-to-DC converter
JP5297116B2 (ja) 2008-08-18 2013-09-25 ローム株式会社 昇圧回路及びこれを用いた電源装置
US8773874B2 (en) * 2009-06-02 2014-07-08 Toyota Jidosha Kabushiki Kaisha Power supply system and plurality parallel resonant converters having current blocking circuit
US8829866B2 (en) * 2011-12-14 2014-09-09 Volterra Semiconductor Corporation DC to DC converter designed to mitigate problems associated with low duty cycle operation
JP6008079B2 (ja) 2011-12-19 2016-10-19 株式会社デンソー 電力変換装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1950995A (zh) * 2004-04-30 2007-04-18 美蓓亚株式会社 Dc－dc转换器
CN101018015A (zh) * 2006-01-10 2007-08-15 美蓓亚株式会社 Dc－dc转换器
CN101286694A (zh) * 2007-04-12 2008-10-15 三菱电机株式会社 Dc/dc电力变换装置

Also Published As

Publication number Publication date
JP6213268B2 (ja) 2017-10-18
US20150214848A1 (en) 2015-07-30
US9413230B2 (en) 2016-08-09
JP2015142482A (ja) 2015-08-03
CN104821717A (zh) 2015-08-05

Similar Documents

Publication Publication Date Title
CN104821717B (zh) 功率转换器
US7830686B2 (en) Isolated high power bi-directional DC-DC converter
KR101734210B1 (ko) 양방향 직류-직류 컨버터
CN105490539A (zh) 双模式dc-dc转换器
US9768682B2 (en) Switched capacitors with inverted break-before-make without external filtering load capacitor
US11022992B2 (en) Voltage regulator
CN102067425A (zh) 具有缓冲电路的dc-dc变换器
US20130207626A1 (en) Switching Power Supply Circuit
CN103490629A (zh) 开关模式电源和两阶段dc到dc转换器
CN103929074B (zh) 单级交流/直流变换器
JP2008072856A (ja) Ｄｃ／ｄｃ電力変換装置
Martinez et al. Analysis of coupled-inductor configuration for an interleaved high step-up converter
CN103427633A (zh) 高压应用的开关模式功率转换器
Hosoki et al. High-step-up dc-dc converter using voltage multiplier cell with ripple free input current
CN104426399B (zh) 电力供给装置、ac适配器以及电子设备
JP2020533946A (ja) Ｄｃ／ｄｃコンバータを備える車両充電器
JP5389505B2 (ja) 電力変換システム
TW202207598A (zh) 高電壓增益轉換器
Kim et al. Series-connected isolated-switched-capacitor boost converter
US20230026364A1 (en) Hybrid Architecture for DC-DC Conversion
Dalla Vecchia et al. Hybrid DC-DC buck converter with active switched capacitor cell and low voltage gain
KR102371910B1 (ko) Dc-dc 컨버터
CN113346755A (zh) 一种车载隔离式双向dcdc变换器
TWI411210B (zh) 具電荷泵控制之單電感多重輸出直流轉換器
Yang et al. Analysis of isolated high boost quasi-two switch boosting switched-capacitor converter

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant