CN104811634A - 支持多种电压的紧凑型行解码器 - Google Patents

支持多种电压的紧凑型行解码器 Download PDF

Info

Publication number
CN104811634A
CN104811634A CN201410591538.4A CN201410591538A CN104811634A CN 104811634 A CN104811634 A CN 104811634A CN 201410591538 A CN201410591538 A CN 201410591538A CN 104811634 A CN104811634 A CN 104811634A
Authority
CN
China
Prior art keywords
level
signal
driver
low
row decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410591538.4A
Other languages
English (en)
Other versions
CN104811634B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xin Shida System House
Cista System Corp
Original Assignee
Xin Shida System House
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xin Shida System House filed Critical Xin Shida System House
Publication of CN104811634A publication Critical patent/CN104811634A/zh
Application granted granted Critical
Publication of CN104811634B publication Critical patent/CN104811634B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/1506—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements
    • H04N3/1512—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements for MOS image-sensors, e.g. MOS-CCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种固态集成电路设计技术领域的支持多种电压的紧凑型行解码器，包括：一个全局驱动器以及若干个行电平驱动器，每个行电平驱动器包括：地址解码器、行驱动器以及位于其之间的用于将来自地址解码器的数字电压转换为最高摆动控制电压的电平移位器；全局驱动器向上述行驱动器提供所需的电压电平转换以实现将低电平数字域信号转换到高电平模拟域信号。本发明通过将大部分电压电平转换器从行级转放至全局层面上，显著减少行解码器的布局面积，提供多种高和低电平的支持，并且具有用很少的布局面积成本来添加额外的逻辑功能的灵活性。

Description

支持多种电压的紧凑型行解码器
技术领域
本发明涉及的是一种固态集成电路设计技术领域的装置，具体是一种用于CMOS(互补金属氧化物半导体)图像传感器的支持多种电压的紧凑型行解码器。
背景技术
行解码器被广泛应用于CMOS图像传感器，以控制二维光电二极管传感器像素阵列的功能。行解码器通常需要多种高和低电平来驱动像素。然而，逻辑控制信号通常是在低电平域，这通常不能驱动所需要的高和低电平电路。为了解决这个问题，电压移位器电路通常被放置在每一行中，以驱动高的低电平。由于这些电平移位器重复放置在每一行中，在数百万像素阵列中会重复数千次，它会浪费很大的布局面积，从而增加了整个芯片的成本。
经过对现有技术的检索发现，中国专利文献号CN1790451公开(公告)日2006.06.21，公开了一种缓冲电路，其中，将其配置在显示面板外围部，使从电平移位器输出的一对放大振幅的相补脉冲信号稳定化，并将其作为显示面板的水平转送时钟而输出，其特征在于，包括：第1缓冲电路，其由多个反相器串联连接而构成，并使上述电平移位器的一方输出稳定化；以及第2缓冲电路，其由多个反相器串联连接而构成，并使上述电平移位器的另一方输出稳定化；另外，将上述第1及第2缓冲电路组合并呈大致直线而排列于显示面板外围部，并且，将第1或第2缓冲电路的一者的缓冲电路的多个反相器分开配置且夹着另一者的反相器。但该技术无法提供CMOS图像传感器所需要的不同高低驱动电压。
中国专利文献号CN101488757公开(公告)日2009.07.22，公开了一种转换器，不仅能够维持相同的稳定时间和相同的分辨率而且还能够削减DAC构成元件数。在6位输入的DAC中设置：基准电压产生电路100，产生17个基准电压；第1开关电路200，具有分别由MOS晶体管构成的19个开关对，以便根据上位4位选择彼此相邻的2个基准电压；第2开关电路300，由MOS晶体管的串联电路构成，以便用总导通电阻4分割选择出的2个基准电压的差获得3个中间电压；以及第3开关电路400，根据下位2位选择地输出选择出的2个基准电压中低的电压或3个中间电压中的1个。在与第1模式相比、选择MOS晶体管的导通电阻变小的灰度级的第2模式中，增加在第1及第2开关电路200、300中用于分压的MOS晶体管数。但该技术对高像素的CMOS图像传感器，会需要更大量的元件，版图面积增加，成本提高。
发明内容
本发明针对现有技术存在的上述不足，提出一种支持多种电压的紧凑型行解码器，通过将大部分电压电平转换器从行级转放至全局层面上，显著减少行解码器的布局面积，提供多种高和低电平的支持，并且具有用很少的布局面积成本来添加额外的逻辑功能的灵活性。
本发明是通过以下技术方案实现的，本发明包括：
一个全局驱动器以及若干个行电平驱动器，
每个行电平驱动器包括：地址解码器、行驱动器以及位于其之间的用于将来自地址解码器的数字电压转换为最高摆动控制电压的电平移位器；
所述的全局驱动器向上述行驱动器提供所需的电压电平转换以实现将低电平数字域信号转换到高电平模拟域信号。
技术效果
与现有技术相比，本发明的技术效果包括：
1)所有行级驱动器均工作于模拟域且无需电压电平转换器进行驱动。
2)除了一个位于行级且用于转换行访问控制信号的最高摆动电压电平移位器以外，其他必要的电压电平转换器均设置于全局驱动器模块内，使得本解码器的布局面积进一步减小。
3)行级地址解码器工作于数字域。
附图说明
图1为本发明所提出的紧凑行解码器的结构示意图。
图2为行驱动器和相关的像素的实现示意图。
图3为行地址解码器与电压电平移位器的实现示意图。
图4为在全局层面上的电压电平转换器和驱动器示意图。
具体实施方式
下面对本发明的实施例作详细说明，本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。
实施例1
如图1所示，本实施例包括：一个全局驱动器20以及若干个行电平驱动器10，其中：每个行电平驱动器10包括：地址解码器30、行驱动器50以及位于其之间的用于将来自地址解码器30的数字电压转换为最高摆动控制电压的电平移位器40；全局驱动器20向所有行驱动器50提供所需的电压电平转换以实现将低电平数字域信号转换到高电平模拟域信号。
所述的地址解码器30和行驱动器50对应每一行设置。
本实施例中，工作在数字域的地址解码器30采用数字电源和数字核心的MOS管，工作在模拟域的行驱动器50使用相应的高电平电源或低电平电源而无需行内的电压电平移位器。
虽然全局驱动器20内设有电平移位电路，且需要相对大的电平移位器来驱动所有的行驱动器电路，但与现有技术中将电平位移器置于每一行所带来的总和布局面积的花费要小得多，因为它仅重复一次。
行层面中1位低到高驱动器会增加一些面积，但仍比用多个行内电平移位电路小得多。每行中的地址解码器30使用低电平以便通过更小的数字型的MOS管实现。这样使得更复杂的地址解码逻辑可以在该子块实现且不添加大的布局面积。
如图2所示，为行驱动器50驱动与之对应的一个像素单元110的实现示意。
作为一个典型的CMOS图像传感器的像素单元110，其与行驱动器50通过RST、TX和RS输入端相连，其中每个输入端需要高、低两种电压。
所述的行驱动器50由三个相同的逻辑驱动单元组成，每个逻辑驱动单元包括：依次串联的逻辑与门和反相器，其中：逻辑与门的供电端与全局驱动器相连，输入端与电平移位器的输出端相连，并通过全局驱动器提供对应的高电平和低电平供电。
三个逻辑驱动单元分别构成RST、TX和RS通道，具体为：
1)对于RST通道，ADD_SEL_H(像素单元使能信号)和RST_H(重置信号)的逻辑与结果确定像素单元110的重置与否；
2)对于TX通道，ADD_SEL_H和TX_H(输出信号)的逻辑与结果确定像素单元110接收信号与否；
3)对于RS通道，ADD_SEL_H和RS_H(锁存信号)的逻辑与结果确定像素单元110保留状态与否；
例如：像素单元使能信号来自同一个行电平驱动器10内的电平移位器40，当该信号为高电平时，意味着选择访问该行电平驱动器10对应的像素单元110，否则该像素单元110为非接入状态。
上述信号如ADD_SEL_H、RS_H、RST_H、TX_H均转换为最高摆动控制电压形式。
所述的转换为最高摆动控制电压形式是指：驱动像素所需的不同高低驱动电压，即V_input_HIGH＝max(V_RS_High，V_RST_High，V_TX_High)，其具体含义是指：V_RS_High，V_RST_High，V_TX_High中任一一个最高的电平将作为其他两者的更新后的电平；V_input_LOW＝min(V_RS_Low，V_RST_Low，V_TX_Low)，其具体含义是指：V_RS_Low，V_RST_Low，V_TX_Low中任一一个最低的电平将作为其他两者的更新后的输入电平。
如图3所示，为本实施例中的一种地址解码器300及其对应的电平移位器310。
所述的地址解码器300包括：三个依次与地址总线A<0>到A<n>串联的逻辑与非门320、330和340以及一个分别与之相连的逻辑或非门350，当地址总线输出全高电平时，地址解码器输出信号ADD_sel_D为高电平，即选择访问对应该行。
所述的逻辑与非门和逻辑或非门均采用低电平数字型的MOS管，它们占据非常小的布局面积；由于基本的布局区域是纯数字域，它也很容易添加额外的行级的逻辑功能，例如增加一个锁存器或其他逻辑，而无需添加大量的布局面积成本。
所述的电平移位器310为四个PMOS400、410、430、440、两个NMOS420、450以及一个数字域反向器360组成的差分放大器结构，该电平移位器将数字域的行访问信号ADD_sel_D经数字域反向器360经输入和输出驱动交叉耦合倒相对转换成ADD_SEL_H(像素单元使能信号)，并用于驱动行驱动器50。
如图4所示，为全局驱动器20的一种实现。
所述的全局驱动器20包括：地址信号驱动器以及三个控制信号驱动器，其中：工作在数字域的反相器500、510、520、530组成地址信号驱动器，通过将数字输入信号地址<8:0>转换成互补信号A<8:0>和NA<8:0>并输出至行驱动器50，从而方便地址解码器300的连接；电压转换器以及两个反相器组成控制信号驱动器，将位于低电平数字域的输入信号转换为高电平模拟域信号，例如：位于低电平数字域的输入信号RS_D首先通过电压转换器540转换至模拟域RS_High/RS_Low，然后串联的两级反相器550、560输出高电平模拟域信号RS_H。
对于RST和TX信号可以使用RS信号一样相同的电压移位和反相器的结构。
与现有装置相比，上述装置实施后能够支持高低电压，同时显著减小版图布局面积。

Claims (11)

1.一种支持多种电压的紧凑型行解码器，其特征在于，其特征在于，包括：一个全局驱动器以及若干个行电平驱动器，每个行电平驱动器包括：地址解码器、行驱动器以及位于其之间的用于将来自地址解码器的数字电压转换为最高摆动控制电压的电平移位器；
所述的全局驱动器向上述行驱动器提供所需的电压电平转换以实现将低电平数字域信号转换到高电平模拟域信号。
2.根据权利要求1所述的支持多种电压的紧凑型行解码器，其特征是，所述的地址解码器和行驱动器对应每一行设置。
3.根据权利要求2所述的支持多种电压的紧凑型行解码器，其特征是，所述的地址解码器工作在数字域，采用数字电源和数字核心的MOS管，所述的行驱动器工作在模拟域，采用相应的高电平电源或低电平电源。
4.根据权利要求1或2或3所述的支持多种电压的紧凑型行解码器，其特征是，所述的行驱动器由三个相同的逻辑驱动单元组成，每个逻辑驱动单元包括：依次串联的逻辑与门和反相器，其中：逻辑与门的供电端与全局驱动器相连，输入端与电平移位器的输出端相连，并通过全局驱动器提供对应的高电平和低电平供电。
5.根据权利要求4所述的支持多种电压的紧凑型行解码器，其特征是，三个逻辑驱动单元分别构成RST、TX和RS通道，具体为：
1)对于RST通道，ADD_SEL_H和RST_H的逻辑与结果确定像素单元的重置与否；
2)对于TX通道，ADD_SEL_H和TX_H的逻辑与结果确定像素单元接收信号与否；
3)对于RS通道，ADD_SEL_H和RS_H的逻辑与结果确定像素单元保留状态与否；
像素单元使能信号来自同一个行电平驱动器内的电平移位器，当该信号为高电平时，意味着选择访问该行电平驱动器对应的像素单元，否则该像素单元为非接入状态。
6.根据权利要求4所述的支持多种电压的紧凑型行解码器，其特征是，ADD_SEL_H、RS_H、RST_H、TX_H均转换为最高摆动控制电压形式，具体为：
V_input_HIGH＝max(V_RS_High，V_RST_High，V_TX_High)，即：V_RS_High，V_RST_High，V_TX_High中任一一个最高的电平将作为其他两者的更新后的电平；
V_input_LOW＝min(V_RS_Low，V_RST_Low，V_TX_Low)，即：V_RS_Low，V_RST_Low，V_TX_Low中任一一个最低的电平将作为其他两者的更新后的输入电平。
7.根据权利要求1或2或3所述的支持多种电压的紧凑型行解码器，其特征是，所述的地址解码器包括：三个依次与地址总线A<0>到A<n>串联的逻辑与非门以及一个分别与所述逻辑与非门相连的逻辑或非门，当地址总线输出全高电平时，地址解码器输出信号ADD_sel_D为高电平，即选择访问对应该行。
8.根据权利要求7所述的支持多种电压的紧凑型行解码器，其特征是，所述的逻辑与非门和逻辑或非门均采用低电平数字型的MOS管实现。
9.根据权利要求1所述的支持多种电压的紧凑型行解码器，其特征是，所述的电平移位器为四个PMOS、两个NMOS以及一个数字域反向器组成的差分放大器结构，该电平移位器将数字域的行访问信号ADD_sel_D经数字域反向器经输入和输出驱动交叉耦合倒相对转换成ADD_SEL_H，并用于驱动行驱动器。
10.根据权利要求1所述的支持多种电压的紧凑型行解码器，其特征是，所述的全局驱动器包括：地址信号驱动器以及三个控制信号驱动器。
11.根据权利要求10所述的支持多种电压的紧凑型行解码器，其特征是，所述的地址信号驱动器由工作在数字域的反相器组成，通过将数字输入信号地址<8:0>转换成互补信号A<8:0>和NA<8:0>并输出至行驱动器，以便地址解码器的连接；所述的控制信号驱动器由电压转换器以及两个反相器组成，将位于低电平数字域的输入信号转换为高电平模拟域信号。
CN201410591538.4A 2013-12-29 2014-10-29 支持多种电压的紧凑型行解码器 Active CN104811634B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361921467P 2013-12-29 2013-12-29
US61/921,467 2013-12-29

Publications (2)

Publication Number Publication Date
CN104811634A true CN104811634A (zh) 2015-07-29
CN104811634B CN104811634B (zh) 2018-07-31

Family

ID=53483383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410591538.4A Active CN104811634B (zh) 2013-12-29 2014-10-29 支持多种电压的紧凑型行解码器

Country Status (2)

Country Link
US (1) US9609254B2 (zh)
CN (1) CN104811634B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111163273A (zh) * 2018-11-07 2020-05-15 半导体元件工业有限责任公司 用于图像传感器的面积和功率高效的多电压行驱动器电路
CN112019779A (zh) * 2020-08-24 2020-12-01 西安微电子技术研究所 一种超大阵列图像传感器的校准型面阵驱动电路及方法
CN113870929A (zh) * 2021-09-29 2021-12-31 上海华虹宏力半导体制造有限公司 行解码电路及sonos结构的eeprom

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10708529B2 (en) 2017-12-20 2020-07-07 Semiconductor Components Industries, Llc Image sensors with low-voltage transistors
JP2019161520A (ja) * 2018-03-15 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置駆動回路および撮像装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008236634A (ja) * 2007-03-23 2008-10-02 Sony Corp 固体撮像装置及び撮像装置
US20120112039A1 (en) * 2010-11-05 2012-05-10 Renesas Electronics Corporation Image sensor
US20120199723A1 (en) * 2011-02-03 2012-08-09 Kabushiki Kaisha Toshiba Solid-state imaging device
CN103051846A (zh) * 2011-10-11 2013-04-17 全视科技有限公司 用于具有背侧照明的高速cmos图像传感器的多行同时读出方案

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515701B2 (en) * 1997-07-24 2003-02-04 Polaroid Corporation Focal plane exposure control system for CMOS area image sensors
ITUD20020084A1 (it) * 2002-04-12 2003-10-13 Neuricam Spa Dispositivo elettronico selezionatore per sensori elettro-ottici
US20030193594A1 (en) * 2002-04-16 2003-10-16 Tay Hiok Nam Image sensor with processor controlled integration time
KR100562489B1 (ko) * 2002-11-11 2006-03-21 삼성전자주식회사 셔터 타이밍 조절 가능한 로우 디코더를 갖는 이미지 센서
US7215370B2 (en) * 2003-07-23 2007-05-08 Alphaplus Semiconductor Inc. Pseudo-BJT based retinal focal-plane sensing system
KR100494098B1 (ko) 2004-06-28 2005-06-10 엠텍비젼 주식회사 Cmos 이미지 센서
JP2007232977A (ja) * 2006-02-28 2007-09-13 Toshiba Corp デコーダ回路およびこのデコーダ回路を用いる液晶駆動装置
US7447085B2 (en) * 2006-08-15 2008-11-04 Micron Technology, Inc. Multilevel driver
JP4973115B2 (ja) * 2006-10-16 2012-07-11 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP4442675B2 (ja) * 2007-09-28 2010-03-31 ソニー株式会社 画素駆動回路および撮像装置ならびにカメラシステム
US8179389B2 (en) * 2008-05-15 2012-05-15 Himax Technologies Limited Compact layout structure for decoder with pre-decoding and source driving circuit using the same
US8093541B2 (en) * 2008-06-05 2012-01-10 Aptina Imaging Corporation Anti-blooming protection of pixels in a pixel array for multiple scaling modes
US8351264B2 (en) * 2008-12-19 2013-01-08 Unity Semiconductor Corporation High voltage switching circuitry for a cross-point array
JP5598126B2 (ja) * 2010-07-09 2014-10-01 ソニー株式会社 固体撮像素子およびカメラシステム
JP2013012809A (ja) * 2011-06-28 2013-01-17 Toshiba Corp 固体撮像装置
US8735795B2 (en) * 2012-01-20 2014-05-27 Omnivision Technologies, Inc. Image sensor with integrated ambient light detection
US8885085B2 (en) * 2012-02-01 2014-11-11 Omnivision Technologies, Inc. Variable voltage row driver for CMOS image sensor
CN102833497B (zh) * 2012-08-03 2014-11-19 昆山锐芯微电子有限公司 图像传感器及图像处理系统
JP2014072788A (ja) * 2012-09-28 2014-04-21 Sony Corp 固体撮像装置および駆動方法、並びに電子機器
CN104714584B (zh) * 2013-12-13 2016-04-06 芯视达系统公司 具有多输出范围的电压调节器及其控制方法
JP2015177320A (ja) * 2014-03-14 2015-10-05 株式会社東芝 固体撮像装置
US9940987B2 (en) * 2015-03-16 2018-04-10 Qualcomm Incorporated High-speed word line decoder and level-shifter
KR102553553B1 (ko) * 2015-06-12 2023-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 및 그 동작 방법 및 전자 기기
US9466347B1 (en) * 2015-12-16 2016-10-11 Stmicroelectronics International N.V. Row decoder for non-volatile memory devices and related methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008236634A (ja) * 2007-03-23 2008-10-02 Sony Corp 固体撮像装置及び撮像装置
US20120112039A1 (en) * 2010-11-05 2012-05-10 Renesas Electronics Corporation Image sensor
US20120199723A1 (en) * 2011-02-03 2012-08-09 Kabushiki Kaisha Toshiba Solid-state imaging device
CN103051846A (zh) * 2011-10-11 2013-04-17 全视科技有限公司 用于具有背侧照明的高速cmos图像传感器的多行同时读出方案

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111163273A (zh) * 2018-11-07 2020-05-15 半导体元件工业有限责任公司 用于图像传感器的面积和功率高效的多电压行驱动器电路
CN111163273B (zh) * 2018-11-07 2023-03-24 半导体元件工业有限责任公司 用于图像传感器的面积和功率高效的多电压行驱动器电路
CN112019779A (zh) * 2020-08-24 2020-12-01 西安微电子技术研究所 一种超大阵列图像传感器的校准型面阵驱动电路及方法
CN112019779B (zh) * 2020-08-24 2022-10-21 西安微电子技术研究所 一种超大阵列图像传感器的校准型面阵驱动电路及方法
CN113870929A (zh) * 2021-09-29 2021-12-31 上海华虹宏力半导体制造有限公司 行解码电路及sonos结构的eeprom

Also Published As

Publication number Publication date
US9609254B2 (en) 2017-03-28
CN104811634B (zh) 2018-07-31
US20150189197A1 (en) 2015-07-02

Similar Documents

Publication Publication Date Title
CN104811634A (zh) 支持多种电压的紧凑型行解码器
JP4891308B2 (ja) 固体撮像装置及び固体撮像装置を用いた撮像システム
KR100847090B1 (ko) 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치
KR102140250B1 (ko) 출력 버퍼, 이를 포함하는 소스 드라이버 및 디스플레이 장치
KR102448227B1 (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
CN101465643B (zh) 电平移位电路及使用该电路的驱动器和显示装置
CN101887676A (zh) 源极驱动器
KR101562899B1 (ko) 데이터 드라이버 및 이를 포함하는 디스플레이 장치
US20070237407A1 (en) Decoding circuit and display apparatus
KR102554201B1 (ko) 디스플레이 드라이버 ic 및 이를 포함하는 디스플레이 장치
US9137467B2 (en) Image data processing method, image sensor and image data processing system using the method
US9230470B2 (en) Data driver and a display apparatus including the same
CN100565711C (zh) 移位寄存器电路及设有该电路的图像显示装置
US11252364B2 (en) Image sensing device generating ramp voltage with coarse ramp current and fine ramp current for single ramp period
JP2009296311A (ja) 半導体装置および固体撮像装置
CN102959949A (zh) 信号传输电路和摄像装置
CN104270584A (zh) 用于cmos-tdi图像传感器的电流累加型像素结构
US9430961B2 (en) Data driver
US11641533B2 (en) On-chip multiplexing pixel control circuit
JP5128805B2 (ja) 表示駆動装置
CN101888239A (zh) 输出缓冲器、源极驱动器以及电子系统
CN101197125A (zh) 电平移位电路以及使用电平移位电路的显示器
CN101277116B (zh) 数字模拟转换器及转换方法
JPWO2006075601A1 (ja) 容量性負荷駆動回路
US8964059B2 (en) Scanning circuit, solid-state image sensor, and camera

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Compact row decoder supporting multiple voltages

Granted publication date: 20180731

Pledgee: Zhenjiang Tuanshan Capital Management Co.,Ltd.

Pledgor: CISTA SYSTEM Corp.

Registration number: Y2024990000274

PE01 Entry into force of the registration of the contract for pledge of patent right