CN111163273A - 用于图像传感器的面积和功率高效的多电压行驱动器电路 - Google Patents

Abstract

本发明题为“用于图像传感器的面积和功率高效的多电压行驱动器电路”。本发明提供了图像传感器像素，该图像传感器像素可以接收用于行驱动器电路的行控制信号。行驱动器电路可以包括多个行驱动器电路，该多个行驱动器电路中的每个行驱动器电路能够输出处于多于两个供电电压电平的行控制信号。行驱动器电路可以仅包括两个电平移位电路。第一电平移位电路可以控制第一上拉路径，该第一上拉路径可操作以将行驱动器输出部驱动至第一供电电压电平，并且还可以控制第二上拉路径，该第二上拉路径可操作以将行驱动器输出部驱动至第二供电电压电平。第二电平移位电路可以控制第一下拉路径，该第一下拉路径可操作以将行驱动器输出部驱动至第三供电电压电平，并且还可以控制第二下拉路径，该第二下拉路径可操作以将行驱动器输出部驱动至第四供电电压电平。

Description

用于图像传感器的面积和功率高效的多电压行驱动器电路

背景技术

本发明整体涉及成像设备，并且更具体地讲，涉及包括多电压行驱动器的图像传感器。

图像传感器常常在电子设备诸如移动电话、相机和计算机中用来捕获图像。在典型布置中，电子设备设置有布置成像素行和像素列的图像像素阵列。阵列中的每个图像像素包括经由转移栅极耦接到浮动扩散区域的光电二极管。将列电路耦接到每个像素列以用于读出来自图像像素的像素信号。行控制电路耦接到每个像素行以用于重置、启动电荷转移，或选择性地激活特定像素行以进行读出。

通常使用正供电电压和接地供电电压来对图像传感器像素进行供电。例如，当执行电荷转移操作时，可以通过使用行电路来接通转移栅极以将正供电电压供应到转移栅极的栅极端子。当电荷转移操作完成时，然后可以通过使用行电路来关断转移栅极以将接地供电电压供应到转移栅极的栅极端子。然而，仅使用两个供电电压电平来控制图像像素可能无法提供最佳性能。

用于改善成像性能的技术包括使用高于正供电电压的升高电压来暂时过驱动转移栅极，以确保所有累积电荷从光电二极管充分地转移到浮动扩散区域。此外，可以将小于接地供电电压的负电压暂时供应到转移栅极的栅极端子以减小暗电流的风险，这可以有助于使电荷泄漏最小化。为了除了正供电电压和接地供电电压之外还生成升高电压和负电压，常规行驱动器利用占用大量电路面积并同时消耗大量功率的大电平移位器。在其中所有行驱动器被同时激活以重置整个像素阵列的全局快门像素中，尤其加剧了这个问题。

本文的实施方案就是在这种背景下出现的。

附图说明

图1是根据一个实施方案的具有图像传感器的示例性电子设备的示意图。

图2是根据一个实施方案的用于从图像传感器读出图像信号的示例性像素阵列以及相关联的行和列控制电路的示意图。

图3为根据一个实施方案的图像传感器像素的电路图，该图像传感器像素使用全局快门读出方法。

图4是常规多电压行驱动器的电路图。

图5是根据一个实施方案的示例性多电压行驱动器电路的电路图，该示例性多电压行驱动器电路与图4所示的常规行驱动器相比利用更少的电平移位器。

图6是示出根据一个实施方案的用于操作图5的多电压行驱动器电路的相关信号波形的时序图。

图7是示出根据一个实施方案的如何可以扩展图5的多电压行驱动器电路以支持附加电压电平的电路图。

图8是示出根据一个实施方案的用于操作图7的多电压行驱动器电路的相关信号波形的时序图。

具体实施方式

本发明的实施方案涉及图像传感器。本领域的技术人员应当理解，本发明的示例性实施方案可在不具有一些或所有这些具体细节的情况下实践。在其他情况下，为了避免不必要地模糊本发明的实施方案，未详细描述众所周知的操作。

电子设备诸如数字相机、计算机、移动电话和其他电子设备可包括图像传感器，该图像传感器收集入射光以捕获图像。图像传感器可包括像素阵列。图像传感器中的像素可包括光敏元件，诸如将入射光转换成图像信号的光电二极管。图像传感器可具有任何数量(例如，数百或数千或更多)的像素。典型图像传感器可例如具有数十万或数百万像素(例如，数兆像素)。图像传感器可包括控制电路(诸如，用于操作像素的电路)和用于读出图像信号的读出电路，该图像信号与光敏元件生成的电荷相对应。

图1是示例性成像和响应系统的示意图，该系统包括使用图像传感器捕获图像的成像系统。图1的系统100可以是电子设备，诸如相机、移动电话、摄像机、或捕获数字图像数据的其他电子设备，可以是车辆安全系统(例如，主动制动系统或其他车辆安全系统)，或者可以是监视系统。

如图1所示，系统100可包括成像系统(诸如成像系统10)和主机子系统(诸如主机子系统20)。成像系统10可包括相机模块12。相机模块12可包括一个或多个图像传感器14以及一个或多个透镜。

相机模块12中的每个图像传感器可相同，或者，在给定图像传感器阵列集成电路中可以有不同类型的图像传感器。在图像捕获操作期间，每个透镜可将光聚集到相关联的图像传感器14上。图像传感器14可包括将光转换成数字数据的光敏元件(即，像素)。图像传感器可具有任何数量(例如，数百、数千、数百万或更多)的像素。典型图像传感器可例如具有数百万的像素(例如，数兆像素)。例如，图像传感器14可包括偏置电路(例如，源极跟随器负载电路)、采样和保持电路、相关双采样(CDS)电路、放大器电路、模拟-数字转换器电路、数据输出电路、存储器(例如，缓冲电路)、寻址电路等。

可以将来自相机传感器14的静态图像数据和视频图像数据经由路径28提供给图像处理和数据格式化电路16。图像处理和数据格式化电路16可用于执行图像处理功能，诸如数据格式化、调节白平衡和曝光、实现视频图像稳定、脸部检测等。图像处理和数据格式化电路16也可用于根据需要压缩原始相机图像文件(例如，压缩成联合图像专家组格式或简称JPEG格式)。在典型布置(有时称为片上系统(SoC)布置)中，相机传感器14以及图像处理和数据格式化电路16在共用半导体衬底(例如，共用硅图像传感器集成电路管芯)上实现。如果需要，相机传感器14和图像处理电路16可以形成在单独半导体衬底上。例如，相机传感器14和图像处理电路16可以形成在已堆叠的单独衬底上。

成像系统10(例如，图像处理和数据格式化电路16)可通过路径18将采集的图像数据传送到主机子系统20。主机子系统20可包括处理软件，该处理软件用于检测图像中的物体、检测物体在图像帧之间的运动、确定图像中物体的距离、过滤或以其他方式处理成像系统10提供的图像。

如果需要，系统100可为用户提供许多高级功能。例如，在计算机或高级移动电话中，可为用户提供运行用户应用的能力。为实现这些功能，系统100的主机子系统20可具有输入-输出设备22(诸如小键盘、输入-输出端口、操纵杆和显示器)以及存储和处理电路24。存储和处理电路24可包括易失性存储器和非易失性存储器(例如，随机存取存储器、闪存存储器、硬盘驱动器、固态驱动器等)。存储和处理电路24还可包括微处理器、微控制器、数字信号处理器、专用集成电路等。

图2中示出了图1的相机模块12的布置的示例。如图2所示，相机模块12包括图像传感器14以及控制和处理电路44。控制和处理电路44(有时被称为控制和处理逻辑部件)可对应于图1中的图像处理和数据格式化电路16。图像传感器14可包括像素阵列，诸如像素34(在本文中有时称为图像传感器像素、成像像素或图像像素34)的阵列32。控制和处理电路44可经由控制路径27耦接到行控制电路40，并且可经由数据路径26耦接到列控制和读出电路42。

行控制电路40可从控制和处理电路44接收行地址，并可通过控制路径36向图像像素34供应对应的行控制信号(例如，像素重置控制信号、电荷转移控制信号、光晕控制信号、行选择控制信号、双重转换增益控制信号、或任何其他期望像素控制信号)。行控制电路40包括被配置成针对像素行中的每个像素行生成这些行控制信号的单个行驱动器电路200，并且因此有时称为行驱动器电路。虽然图2示出了给定行中的仅一个行驱动器电路200，但每个像素行实际上可以包括多个行驱动器电路，该多个行驱动器电路中的每个行驱动器电路负责生成不同的行控制信号(例如，重置控制信号、转移控制信号、光晕控制信号、行选择信号等)。

列控制和读出电路42可经由一条或多条导线诸如列线38耦接到像素阵列32的列。列线38可耦接到图像像素阵列32中的每列图像像素34(例如，每列像素可耦接到对应列线38)。列线38可用于从图像像素34读出图像信号，并向图像像素34供应偏置信号(例如，偏置电流或偏置电压)。在图像像素读出操作期间，可使用行驱动器电路40来选择图像像素阵列32中的像素行，并且与该像素行的图像像素34相关联的图像数据可由列读出电路42在列线38上读出。列读出电路42可包括列电路，诸如用于放大从阵列32读出的信号的列放大器、用于对从阵列32读出的信号进行采样和存储的采样和保持电路、用于将读出的模拟信号转换为对应数字信号的模拟-数字转换器电路、以及用于对读出信号和任何其他期望数据进行存储的列存储器。列控制和读出电路42可通过线26将数字像素读出值输出到控制和处理逻辑部件44。

阵列32可以具有任何数量的行和列。一般来讲，阵列32的大小以及阵列32中的行和列的数量将取决于图像传感器14的特定具体实施。虽然行和列在本文中一般相应被描述为水平和竖直的，但是行和列可以指任何网格状的结构(例如，本文中描述为行的特征部可竖直地布置，并且本文中描述为列的特征部可水平地布置)。

图3为图像传感器像素34的电路图，该图像传感器像素使用全局快门读出方法。图像传感器像素34表示具有钉扎光电二极管310(PD)的全局快门像素，该钉扎光电二极管耦接到电荷存储区域302(本文有时称为存储节点)。在一些实施方案中(如图3中)，电荷存储区域302可以是存储二极管(SD)。可替代地，电荷存储区域302可以是存储栅极或其他期望类型的电荷存储区域。可以使用控制信号AB部分地激活抗光晕晶体管308，以便汲取累积在光电二极管310上的暗电流。如果需要，可使用控制信号AB完全地激活抗光晕晶体管308，以便重置光电二极管。

入射的光(即，入射光)可在传感器阵列(例如，图2中的阵列32)中的光电二极管310中生成电荷。该电荷可以在光电二极管310处累积，并且然后可以通过断言控制信号TX1以激活转移晶体管304而对于所有像素全局地同时转移到电荷存储区域302。然后通过断言控制信号TX2，使得经由电荷转移晶体管306将电荷转移到浮动扩散(FD)节点314，从而以按顺序的方式逐行从电荷存储区域302读出电荷。浮动扩散节点314可具有用于对电荷进行存储的浮动扩散电容316。光电二极管310、存储二极管302和浮动扩散电容316可耦接到地318。转移到浮动扩散节点314的电荷致使该节点上的电势改变，并且该改变由源极跟随器晶体管320感测。源极跟随器晶体管320的源极端子经由行选择晶体管324连接到传感器阵列列感测线38，该传感器阵列列感测线将像素信号递送到阵列的周边以用于进一步处理。断言控制信号RS以激活行选择晶体管324，从而将像素信号转移到列感测线38。在已经完成电荷感测之后，通过断言控制信号RST以接通重置晶体管312，将浮动扩散节点314重置为供电电压Vaa(例如，在电源线322上提供的标称正供电电压)。如果需要，通过同时接通晶体管306和312，可以与浮动扩散节点314同时重置电荷存储区域302。

图3所示的全局快门图像传感器像素34仅是示例性的并不旨在限制本实施方案的范围。一般来讲，全局快门图像传感器像素34可以包括任何数量的电荷存储区域以及任何数量的相关联电荷转移晶体管、电荷重置晶体管、读出晶体管和选择晶体管以用于支持全局快门读出操作。

图3的图像传感器像素34可以从多电压行驱动器诸如多电压行驱动器400(参见图4)接收行控制信号。多电压行驱动器400能够供应处于Vaa、Vss的偏置电压，以及两个附加电压电平Vhi和Vlo。电压Vhi大于电压Vaa，然而电压Vlo小于电压Vss。例如，如果Vaa和Vss分别是3V和0V，则电压Vhi和Vlo分别可以是4V和-0.5V。行驱动器400将Vhi供应到像素晶体管(诸如晶体管304、306、308、312和324)的能力可以有助于改善电荷转移操作、重置操作和读出操作的速度和效率。行驱动器400将Vlo供应到像素晶体管(诸如晶体管304、306、308、312和324)的能力可以有助于减小在像素34中生成暗电流，这可以抑制像素34内的电流泄漏。

如图4所示，行驱动器400包括第一电平移位器402-1、第二电平移位器402-2、第三电平移位器402-3、第四电平移位器402-4和相关联晶体管Q1-Q6。晶体管Q1、Q3和Q6是n型金属氧化物半导体(NMOS)晶体管，然而晶体管Q2、Q4和Q5是p型金属氧化物半导体(PMOS)晶体管。N型晶体管Q1和Q3串联连接在驱动器400的输出端子(图4中标记为“out”)与电源线319(即，其上提供Vlo的负电源线)之间。晶体管Q1具有不断接收Vaa的栅极端子，因此晶体管Q1总是接通。N型晶体管Q6具有连接到电源线318(即，其上提供Vss的接地电源线)的源极端子、以及连接到插置在晶体管Q1和Q3之间的节点的漏极端子。以这种方式配置时，晶体管Q3和Q6被选择性地接通以将行驱动器输出部拉低，并且因此有时被称为“下拉”晶体管。

P型晶体管Q2和Q4串联连接在驱动器400的输出端子和电源线323(即，在其上提供Vhi的正电源线)之间。晶体管Q2具有不断接收Vss的栅极端子，因此晶体管Q2总是接通。P型晶体管Q5具有连接到电源线322(即，其上提供Vaa的正电源线)的源极端子、以及连接到插置在晶体管Q2和Q4之间的节点的漏极端子。以这种方式配置时，晶体管Q4和Q5被选择性地接通以将行驱动器输出部拉高，并且因此有时被称为“上拉”晶体管。

第一电平移位器402-1接收第一驱动控制输入信号drv_vhi，并且将对应信号输出到晶体管Q4的栅极端子以选择性地接通晶体管Q4。由于第一电平移位器402-1由供电电压Vhi和Vss供电，因此电平移位器402-1将输出Vss以接通晶体管Q4并将输出Vhi以关断晶体管Q4。类似地，第四电平移位器402-4接收第四驱动控制输入信号drv_vaa，并且将对应信号输出到晶体管Q5的栅极端子以选择性地接通晶体管Q4。由于第四电平移位器402-4也由供电电压Vhi和Vss供电，因此电平移位器402-4将输出Vss以接通晶体管Q5并将输出Vhi以关断晶体管Q5。以这种方式配置时，断言控制输入信号drv_vaa将致使晶体管Q5接通并将行驱动器输出部驱动至Vaa，然而断言控制输入信号drv_vhi将致使晶体管Q4接通并将行驱动器输出部驱动至Vhi。在任何时间点都应当断言信号drv_vaa和drv_vhi中的至多一者。

第二电平移位器402-2接收第二驱动控制输入信号drv_vlo，并且将对应信号输出到晶体管Q3的栅极端子以选择性地接通晶体管Q3。由于第二电平移位器402-2由供电电压Vaa和Vlo供电，因此电平移位器402-2将输出Vaa以接通晶体管Q3并将输出Vlo以关断晶体管Q3。类似地，第三电平移位器402-3接收第三驱动控制输入信号drv_vss，并将对应信号输出到晶体管Q6的栅极端子以选择性地接通晶体管Q6。由于第三电平移位器402-3也由供电电压Vaa和Vlo供电，因此电平移位器402-3将输出Vaa以接通晶体管Q6并将输出Vlo以关断晶体管Q6。以这种方式配置时，断言控制输入信号drv_vss将致使晶体管Q6接通并将行驱动器输出部驱动至Vss，然而断言控制输入信号drv_vlo将致使晶体管Q3接通并将行驱动器输出部驱动至Vlo。在任何时间点都应当断言信号drv_vss和drv_vlo中的至多一者。

在图4的多电压行驱动器400能够将行驱动器输出部驱动至电压电平Vaa、Vhi、Vss和Vlo的同时，该多电压行驱动器需要至少四个电平移位器402-1、402-2、402-3和402-4。每个电平移位器402是相当大的，这可导致整个行驱动器电路占据图像传感器管芯的周边处的大量面积。在某些成像应用中，可能期望将管芯的光学中心(即，图2中的图像像素阵列32的中心)与图像传感器管芯的中心对准。重新参考图2的示例，列读出电路可以分成两半，即分成子电路42-1和42-2，以有助于在Y维度上实现这种对准。然而，包括图4的行驱动器400的行驱动器电路40的尺寸可以比控制处理逻辑部件44的尺寸相对大，这将致使X维度上的未对准(即，过大的行驱动器电路将致使像素阵列光学中心与管芯中心不匹配)。

此外，每个电平移位器402汲取大量电流。作为示例，每个电平移位器402可以针对每个输入电压转变汲取最多至200μA或更多的动态电流。对于支持全局快门操作的像素(参见图3所示类型的像素34)，尤其加剧了这个问题，由于通过跨整个像素阵列同时断言信号TX1而启动的全局转移操作、或者通过跨整个像素阵列同时断言抗光晕信号AB而启动的全局耗尽操作将致使每个行驱动器400中的电平移位器同时全部接通，这将需要巨大的瞬态电流汲取，该巨大的瞬态电流汲取可能导致电源网络和接地网络的暂时电压下降。电源网络处的大电流浪涌消耗了大量动态电力并且通常是不期望的。

根据一个实施方案，行驱动器电路40可以设置有能够供应多于两个供电电压电平而不必使用四个电平移位器的行驱动器电路200。图5是示例性多电压行驱动器电路200的电路图，该示例性多电压行驱动器电路与图4的常规行驱动器400相比利用更少的电平移位器。如图5所示，行驱动器电路200可以包括仅两个电平移位电路502-1和502-2以及相关联晶体管Q7-Q14。晶体管Q7、Q9、Q12和Q14可以是NMOS晶体管、n型双极结晶体管(BJT)、n沟道晶体管(例如，具有n掺杂的沟道区域的晶体管)、或其他类型的下拉晶体管，然而晶体管Q8、Q10、Q11和Q13可以是PMOS晶体管、p型BJT、p沟道晶体管(例如，具有p掺杂的沟道区域的晶体管)、或其他类型的上拉晶体管。一般来讲，晶体管Q7-Q14可以是任何合适类型的电气/机械开关部件。

P型晶体管Q8和Q10串联耦接在行驱动器200的输出端子(在图5中标记为输出节点550)与电源线523(例如，在其上提供Vhi的正电源线)之间。晶体管Q8具有不断接收Vss的栅极端子，因此晶体管Q8总是接通。晶体管Q8可以用于保护晶体管Q10免受过载(overstress)。由于行驱动器输出部550在没有像素活动的大部分时间内连接到Vlo，因此如果晶体管Q8不存在，则跨晶体管Q10的栅极至漏极电压Vgd可能过高，这可随时间推移导致可靠性问题。通过包括晶体管Q8，节点int1将是高于Vss的至少一个阈值电压，这有助于减小跨晶体管Q10的Vgd。晶体管Q8可以是任选的，并且可以从行驱动器200中省略。第一电平移位器502-1具有输入部、第一输出部和第二输出部，该输入部被配置成接收驱动控制输入信号drv_vhi，该第一输出部在其上生成信号drv_vhi的反相版本(如由反相“b”指示)，该第二输出部其上生成信号drv_vhi的真实非反相版本。电平移位器502-1在任何时间点只能将其两个输出部中的一个输出部驱动为低。由于第一电平移位器502-1由供电电压Vhi和Vss供电，因此断言信号drv_vhi将致使电平移位器502-1暂时将其第一输出部偏置到Vss以接通晶体管Q10，使得行驱动器输出节点550朝向Vhi被向上驱动。

P型晶体管Q11和Q13串联耦接在中间节点int1(即，将晶体管Q8连接到Q10的节点)与电源线522(例如，其上提供Vaa的正电源线)之间。晶体管Q11具有从电平移位器502-1的第二输出部接收信号的栅极端子。当晶体管Q10接通时，晶体管Q11将关断，由于电平移位器502-1的第二输出部总是相对于第一输出部反相。否则，当晶体管Q10关断时，晶体管Q11将接通。晶体管Q13具有被配置成接收驱动控制输入信号drv_vaa的栅极端子。断言信号drv_vaa(例如，通过将drv_vaa暂时施加脉冲为低，由于p型晶体管是“低电平有效”开关)接通晶体管Q13，使得行驱动器输出节点550朝向Vaa被向上驱动。

N型晶体管Q7和Q9串联耦接在行驱动器输出部550与电源线519(例如，其上提供Vlo的低或负电源线)之间。晶体管Q7具有不断接收Vaa的栅极端子，因此晶体管Q7总是接通。晶体管Q7可以用于保护晶体管Q9免受过载。当驱动器输出部550在drv_vhi被断言时连接到Vhi时，如果晶体管Q7不存在，则跨晶体管Q9的栅极至漏极电压Vgd可能过高，这可随时间推移导致可靠性问题。通过包括晶体管Q7，节点int2将是低于Vaa的至少一个阈值电压，这有助于减小跨晶体管Q9的Vgd。晶体管Q7可以是任选的，并且可以从行驱动器200中省略。第二电平移位器502-2具有输入部、第一输出部和第二输出部，该输入部被配置成接收驱动控制输入信号drv_vlo，该第一输出部在其上生成信号drv_vlo的真实非反相版本，该第二输出部其上生成信号drv_vlo的反相版本(如由反相“b”指示)。电平移位器502-2在任何时间点只能将其两个输出部中的一个输出部驱动为低。由于第二电平移位器502-2由供电电压Vaa和Vlo供电，因此断言信号drv_vlo将致使电平移位器502-2暂时将其第一输出部偏置到Vaa以接通晶体管Q9，使得行驱动器输出节点550朝向Vlo被向下驱动。

N型晶体管Q12和Q14串联耦接在中间节点int2(即，将晶体管Q7连接到Q9的节点)与电源线518(例如，其上提供Vss的接地电源线)之间。晶体管Q12具有从电平移位器502-2的第二输出部接收信号的栅极端子。当晶体管Q9接通时，晶体管Q12将关断，由于电平移位器502-2的第二输出部总是相对于其第一输出部反相。否则，当晶体管Q9关断时，晶体管Q12被激活。晶体管Q14具有被配置成接收驱动控制输入信号drv_vss的栅极端子。断言信号drv_vss(例如，通过将drv_vss暂时施加脉冲为高，由于n型晶体管是“高电平有效”开关)接通晶体管Q14，使得行驱动器输出端子550朝向Vss被向下驱动。

其中Vaa和Vhi分别为3V和4V并且Vss和Vlo分别为0V和-0.5V的示例仅是示意性的，并且不旨在限制本实施方案的范围。一般来讲，Vaa可以是1V、2V、3V、3V-10V或其他合适的正供电电压电平以用于为图像传感器管芯的核心中的大多数电路部件供电；Vhi可以是大于Vaa的至少一个晶体管阈值电压或大于Vaa的任何合适的电压电平；Vss可以是0V、0V-2V、-1V、-2V、或任何合适的接地电压电平以用于为图像传感器管芯的核心中的大多数电路部件供电；并且Vlo可以是小于Vss的至少一个晶体管阈值电压或小于Vss的任何合适的电压。

图6是示出用于操作结合图5描述的类型的多电压行驱动器电路200的相关信号波形的时序图。在时间t1之前，所有行驱动器输入信号被解除断言。应当注意，驱动器控制信号drv_vaa、drv_vhi、drv_vss和drv_vlo的信号波形表示这些信号的逻辑断言或解除断言，而不是实际信号电平。例如，在时间t1之前，信号drv_vaa被示为解除断言，这意味着信号drv_vaa实际上将为高以便关断晶体管Q13。作为另一个示例，在时间t1之前，信号drv_vss也被解除断言，这意味着信号drv_vss实际上将为低以便关断晶体管Q14。一般来讲，在时间t1之前，所有晶体管Q10、Q13、Q9和Q14应当被关断，并且行驱动器输出节点被偏置在接地电压电平Vss。

在时间t1处，暂时断言驱动器输入信号drv_vaa(例如，drv_vaa应当被施加脉冲为低)以接通上拉晶体管Q13，这将致使行驱动器输出节点550被向上驱动至Vaa。然后在一段时间之后对输入信号drv_vaa解除断言(例如，drv_vaa被向上驱动回为高)以停用晶体管Q13。

在时间t2处，暂时断言驱动器输入信号drv_vhi(例如，drv_vhi实际上被施加脉冲为高，这将指示第一电平移位器502-1将其第一输出部暂时驱动为低)以接通上拉晶体管Q10，这将致使行驱动器输出节点550被进一步向上驱动至Vhi。然后在一段时间之后对输入信号drv_vhi解除断言(例如，drv_vhi被驱动回为低)以停用晶体管Q10。

在时间t3处，暂时断言驱动器输入信号drv_vss(例如，drv_vss应当被施加脉冲为高)以接通下拉晶体管Q14，这将致使行驱动器输出节点550被向下驱动至Vss。然后在一段时间之后对输入信号drv_vss解除断言(例如，drv_vss被向下驱动回为低)以停用晶体管Q14。

在时间t4处，暂时断言驱动器输入信号drv_vlo(例如，drv_vlo实际上被施加脉冲为高，这将指示第二电平移位器502-2将其第一输出部暂时驱动为高)以接通下拉晶体管Q9，这将致使行驱动器输出节点550被进一步向下驱动至Vlo。然后在一段时间之后对输入信号drv_vlo解除断言(例如，drv_vhi被驱动回为低)以停用晶体管Q9。

以这种方式配置和操作时，晶体管Q11和Q13用于将行驱动器输出节点驱动至Vaa，而不需要电平移位器(即，图4中的电平移位器402-4)。类似地，晶体管Q12和Q14用于将行驱动器输出端子驱动至Vss，而不需要电平移位器(即，图4中的电平移位器402-3)。通过降低多电压行驱动器200中的电平移位器的所需数量，行驱动器电路200的总面积显著减小，这可以有助于在X维度上匹配像素阵列光学中心和图像传感器管芯传感器(参见图2)，并且允许其他辅助电路配合在图像传感器的周边中，同时急剧减小动态功耗并防止电源网络/接地网络处的电压降。

其中多电压行驱动器电路200可以在四个不同的电压电平下生成行控制信号的图5的示例仅是示例性的，并且不旨在限制本实施方案的范围。图7示出了另一个合适的实施方案，其中行驱动器200可以被扩展以支持附加供电电压电平。如图7所示，行驱动器电路200还可以包括上拉晶体管Q15和Q17以及下拉晶体管Q16和Q18。

P型晶体管Q15和Q17串联耦接在中间节点int1与电源线722(例如，其上提供Vbb的正电源线)之间。供电电压Vbb可以是小于Vaa但大于Vss、大于Vaa、或者甚至大于Vhi的供电电压。晶体管Q15具有从电平移位器502-1的第二输出部接收信号的栅极端子。当晶体管Q10接通时，晶体管Q15将关断，由于电平移位器502-1的第二输出部总是相对于第一输出部反相。否则，当晶体管Q10关断时，晶体管Q15将接通。晶体管Q17具有被配置成接收驱动控制输入信号drv_vbb的栅极端子。断言信号drv_vbb(例如，通过将drv_vbb暂时施加脉冲为低，由于p型晶体管Q17是低电平有效开关)接通晶体管Q17，使得行驱动器输出节点550朝向Vbb被向上驱动。

N型晶体管Q16和Q18串联耦接在中间节点int2与电源线718(例如，其上提供Vzz的低电源线)之间。供电电压Vzz可以是大于Vss但小于Vaa、小于Vss、或者甚至小于Vlo的供电电压。晶体管Q16具有从电平移位器502-2的第二输出部接收信号的栅极端子。当晶体管Q9接通时，晶体管Q16将关断，由于电平移位器502-2的第二输出部总是相对于其第一输出部反相。否则，当晶体管Q9关断时，晶体管Q16将接通。晶体管Q18具有被配置成接收驱动控制输入信号drv_vzz的栅极端子。断言信号drv_vzz(例如，通过将drv_vzz暂时施加脉冲为高，由于n型晶体管Q18是高电平有效开关)接通晶体管Q18，使得行驱动器输出节点550朝向Vzz被向下驱动。

图8是示出用于操作结合图7描述的类型的多电压行驱动器电路200的相关信号波形的时序图。在时间t1之前，所有行驱动器输入信号被解除断言。应当注意，驱动器控制信号drv_vaa、drv_vhi、drv_vss、drv_vlo、drv_vbb和drv_vzz的信号波形表示这些信号的逻辑断言或解除断言，而不是实际信号电平。

在时间t1处，暂时断言驱动器输入信号drv_vaa(例如，drv_vaa应当被施加脉冲为低)以接通上拉晶体管Q13，这将致使行驱动器输出节点550被向上驱动至Vaa。然后在一段时间之后对输入信号drv_vaa解除断言(例如，drv_vaa被向上驱动回为高)以停用晶体管Q13。

在时间t2处，暂时断言驱动器输入信号drv_vbb(例如，drv_vbb应当被施加脉冲为低)以接通上拉晶体管Q17，这将致使行驱动器输出节点550被向上驱动至Vbb。在此示例中，应当注意Vbb大于Vaa但小于Vhi。不一定总是这种情况。Vbb可能小于Vaa或大于Vhi，这可能会改变drv_vbb被断言时的顺序。然后在一段时间之后对输入信号drv_vbb解除断言(例如，drv_vbb被向上驱动回为高)以停用晶体管Q17。

在时间t3处，暂时断言驱动器输入信号drv_vhi(例如，drv_vhi实际上被施加脉冲为高，这将指示第一电平移位器502-1将其第一输出部暂时驱动为低)以接通上拉晶体管Q10，这将致使行驱动器输出节点550被进一步向上驱动至Vhi。然后在一段时间之后对输入信号drv_vhi解除断言(例如，drv_vhi被驱动回为低)以停用晶体管Q10。

在时间t4处，暂时断言驱动器输入信号drv_vss(例如，drv_vss应当被施加脉冲为高)以接通下拉晶体管Q14，这将致使行驱动器输出节点550被向下驱动至Vss。然后在一段时间之后对输入信号drv_vss解除断言(例如，drv_vss被向下驱动回为低)以停用晶体管Q14。

在时间t5处，暂时断言驱动器输入信号drv_vzz(例如，drv_vzz应当被施加脉冲为高)以接通下拉晶体管Q18，这将致使行驱动器输出节点550被向下驱动至Vzz。在此示例中，应当注意Vzz小于Vss但大于Vlo。不一定总是这种情况。Vzz可能大于Vss或小于Vlo，这可能会改变drv_vzz被断言时的顺序。然后在一段时间之后对输入信号drv_vzz解除断言(例如，drv_vss被向下驱动回为低)以停用晶体管Q18。

在时间t6处，暂时断言驱动器输入信号drv_vlo(例如，drv_vlo实际上被施加脉冲为高，这将指示第二电平移位器502-2将其第一输出部暂时驱动为高)以接通下拉晶体管Q9，这将致使行驱动器输出节点550被进一步向下驱动至Vlo。然后在一段时间之后对输入信号drv_vlo解除断言(例如，drv_vhi被驱动回为低)以停用晶体管Q9。

以这种方式配置和操作时，晶体管Q15和Q17用于将行驱动器输出节点驱动至附加电压电平Vbb，而不需要附加电平移位器。类似地，晶体管Q16和Q18用于将行驱动器输出端子驱动至Vzz，而不需要附加电平移位器。通过将多电压行驱动器200中的电平移位器的总数保持为低的，行驱动器电路200的总面积被保持为低的，这可以有助于在X维度上匹配像素阵列光学中心和图像传感器管芯传感器(参见图2)，并且允许其他辅助电路配合在图像传感器的周边中，同时急剧减小动态功耗并防止电源网络/接地网络处的电压降。该技术可以扩展到支持六个或更多个不同的供电电压电平。

本文描述的实施方案可以有助于减小功耗，尤其是对于支持全局快门操作的图像像素。然而，如果需要，结合图5至图8描述的技术也可以被扩展到滚动快门图像传感器像素以确保像素阵列光学中心与图像传感器管芯传感器在X维度上的对准(参见图2)，并且允许其他辅助电路配合在图像传感器的周边中，同时急剧减小动态功耗并防止电源网络/接地网络处的电压降。

在各种实施方案中，图像传感器可以包括：图像像素阵列；和行驱动器电路，该行驱动器电路被配置成向阵列中的图像像素行提供控制信号。行驱动器电路可以包括：输出端子，在该输出端子上生成控制信号；第一上拉晶体管，该第一上拉晶体管可操作以将输出端子驱动至第一供电电压；第二上拉晶体管，该第二上拉晶体管可操作以将输出端子驱动至与第一供电电压不同的第二供电电压；第一电平移位电路，该第一电平移位电路被配置成并行控制第一上拉晶体管和第二上拉晶体管；第一下拉晶体管，该第一下拉晶体管可操作以将输出端子驱动至小于第一供电电压和第二供电电压的第三供电电压；第二下拉晶体管，该第二下拉晶体管可操作以将输出端子驱动至与第三供电电压不同的第四供电电压；和第二电平移位电路，该第二电平移位电路被配置成并行控制第一下拉晶体管和第二下拉晶体管。第一电平移位电路和第二电平移位电路是行驱动器电路中仅有的电平移位器。

在各种实施方案中，操作具有图像像素阵列的图像传感器的方法可以涉及使用行驱动器电路来生成到行中的图像像素行的控制信号，其中生成控制信号包括：使用行驱动器电路中的第一上拉路径来将控制信号驱动至第一供电电压；使用行驱动器电路中的第二上拉路径来将控制信号驱动至与第一供电电压不同的第二供电电压；使用行驱动器中的第一电平移位电路来同时控制第一上拉路径和第二上拉路径；使用行驱动器电路中的第一下拉路径来将控制信号驱动至小于第一供电电压和第二供电电压的第三供电电压；使用行驱动器电路中的第二下拉路径来将控制信号驱动至与第三供电电压不同的第四供电电压；以及使用行驱动器中的第二电平移位电路来同时控制第一下拉路径和第二下拉路径。

在各种实施方案中，提供了行驱动器电路，该行驱动器电路包括：输出部；第一上拉路径，该第一上拉路径可操作以将输出部驱动至第一供电电压电平；第二上拉路径，该第二上拉路径可操作以将输出部驱动至与第一供电电压电平不同的第二供电电压电平；第一电平移位器，该第一电平移位器被配置成选择性地激活第一上拉路径和第二上拉路径；第一下拉路径，该第一下拉路径可操作以将输出部驱动至小于第一供电电压电平和第二供电电压电平的第三供电电压电平；第二下拉路径，该第二下拉路径可操作以将输出部驱动至与第三供电电压电平不同的第四供电电压电平；和第二电平移位器，该第二电平移位器被配置成选择性地激活第一下拉路径和第二下拉路径。第二电平移位器可以具有：仅一个输入部；第一输出部，该第一输出部连接到第一下拉路径中的第一晶体管；和第二输出部，该第二输出部连接到第二下拉路径中的第二晶体管。第二电平移位器可以在其输入部处接收驱动器控制信号，在其第一输出部处生成对应脉冲，并且在其第二输出部处生成脉冲的反相版本。

根据一个实施方案，提供了图像传感器，该图像传感器包括：图像像素阵列；和行驱动器电路，该行驱动器电路被配置成向阵列中的图像像素行提供控制信号。行驱动器电路可以包括：输出端子，在该输出端子上生成控制信号；第一上拉晶体管，该第一上拉晶体管可操作以将输出端子驱动至第一供电电压；第二上拉晶体管，该第二上拉晶体管可操作以将输出端子驱动至与第一供电电压不同的第二供电电压；和第一电平移位电路，该第一电平移位电路被配置成控制第一上拉晶体管和第二上拉晶体管。

根据另一个实施方案，行驱动器电路任选地包括：第一下拉晶体管，该第一下拉晶体管可操作以将输出端子驱动至小于第一供电电压和第二供电电压的第三供电电压；第二下拉晶体管，该第二下拉晶体管可操作以将输出端子驱动至与第三供电电压不同的第四供电电压；和第二电平移位电路，该第二电平移位电路被配置成控制第一下拉晶体管和第二下拉晶体管。

根据另一个实施方案，第一电平移位电路和第二电平移位电路任选地是行驱动器电路中仅有的电平移位器。

根据另一个实施方案，行驱动器电路任选地还包括：第三上拉晶体管，该第三上拉晶体管被插置在第一上拉晶体管和输出端子之间并且也被插置在第二上拉晶体管和输出端子之间；和第三下拉晶体管，该第三下拉晶体管被插置在第一下拉晶体管和输出端子之间并且也被插置在第二下拉晶体管和输出端子之间。

根据另一个实施方案，第三上拉晶体管任选地具有在图像传感器的正常操作期间不断接收第四供电电压的栅极端子，其中第三上拉晶体管被配置成保护第一上拉晶体管免受过载，其中第三下拉晶体管具有在图像传感器的正常操作期间不断接收第二供电电压的栅极端子，并且其中第三下拉晶体管被配置成保护第一下拉晶体管免受过载。

根据另一个实施方案，行驱动器电路任选地还包括：第三上拉晶体管，该第三上拉晶体管与第二上拉晶体管串联连接；和第三下拉晶体管，该第三下拉晶体管与第二下拉晶体管串联连接。

根据另一个实施方案，第一电平移位电路任选地被配置成接收用于接通第一上拉晶体管的第一驱动控制输入信号；第三上拉晶体管任选地被配置成接收第二驱动控制输入信号；第二电平移位电路任选地被配置成接收用于接通第一下拉晶体管的第三驱动控制输入信号；并且第三下拉晶体管任选地被配置成接收第四驱动控制输入信号。

根据另一个实施方案，行驱动器电路任选地还包括：第三上拉晶体管，该第三上拉晶体管可操作以将输出端子驱动至与第一供电电压和第二供电电压不同的第五供电电压(其中第一电平移位电路被进一步配置成控制第三上拉晶体管)；和第三下拉晶体管，该第三下拉晶体管可操作以将输出端子驱动至与第三供电电压和第四供电电压不同的第六供电电压(其中第二电平移位电路被进一步配置成控制第三下拉晶体管)。

根据一个实施方案，提供了操作具有图像像素阵列的图像传感器的方法，该方法包括使用行驱动器电路来生成到行中的图像像素行的控制信号，其中生成控制信号包括：使用行驱动器电路中的第一上拉路径来将控制信号驱动至第一供电电压；使用行驱动器电路中的第二上拉路径来将控制信号驱动至与第一供电电压不同的第二供电电压；以及使用行驱动器中的第一电平移位电路来控制第一上拉路径和第二上拉路径。

根据另一个实施方案，其中生成控制信号任选地还包括：使用行驱动器电路中的第一下拉路径来将控制信号驱动至小于第一供电电压和第二供电电压的第三供电电压；使用行驱动器电路中的第二下拉路径来将控制信号驱动至与第三供电电压不同的第四供电电压；以及使用行驱动器中的第二电平移位电路来控制第一下拉路径和第二下拉路径。

根据另一个实施方案，其中使用第一电平移位电路来控制第一上拉路径和第二上拉路径任选地包括：使用第一电平移位电路来向第一上拉路径中的第一上拉晶体管提供第一输出信号，以及使用第一电平移位电路来向第二上拉路径中的第二上拉晶体管提供第二输出信号。

根据另一个实施方案，其中使用第二电平移位电路来控制第一下拉路径和第二下拉路径任选地包括：使用第二电平移位电路来向第一下拉路径中的第一下拉晶体管提供第一输出信号，以及使用第二电平移位电路来向第二下拉路径中的第二下拉晶体管提供第二输出信号。

根据另一个实施方案，其中生成控制信号任选地还包括：在第一电平移位电路的输入部处断言第一输入信号以激活第一上拉路径，以及断言第二输入信号以激活第二上拉路径，其中在图像传感器的正常操作期间在任何给定时间点激活第一上拉路径和第二上拉路径中的至多一者。

根据另一个实施方案，其中生成控制信号任选地还包括：在第二电平移位电路的输入部处断言第三输入信号以激活第一下拉路径，以及断言第四输入信号以激活第二下拉路径，其中在图像传感器的正常操作期间在任何给定时间点激活第一下拉路径和第二下拉路径中的至多一者。

根据另一个实施方案，其中生成控制信号任选地还包括：暂时断言第二输入信号以激活第二上拉路径；对第二输入信号解除断言；在对第二输入信号解除断言之后暂时断言第一输入信号以激活第一上拉路径；对第二输入信号解除断言；在对第二输入信号解除断言之后暂时断言第四输入信号以激活第二下拉路径；对第四输入信号解除断言；以及在对第四输入信号解除断言之后暂时断言第三输入信号以激活第一下拉路径。

根据一个实施方案，提供了驱动器电路，该驱动器电路包括：输出部；第一上拉路径，该第一上拉路径可操作以将输出部驱动至第一供电电压电平；第二上拉路径，该第二上拉路径可操作以将输出部驱动至与第一供电电压电平不同的第二供电电压电平；和第一电平移位器，该第一电平移位器被配置成选择性地激活第一上拉路径和第二上拉路径。

根据另一个实施方案，驱动器电路任选地还包括：第一下拉路径，该第一下拉路径可操作以将输出部驱动至小于第一供电电压电平和第二供电电压电平的第三供电电压电平；第二下拉路径，该第二下拉路径可操作以将输出部驱动至与第三供电电压电平不同的第四供电电压电平；和第二电平移位器，该第二电平移位器被配置成选择性地激活第一下拉路径和第二下拉路径。

根据另一个实施方案，第一电平移位器和第二电平移位器任选地是驱动器电路中仅有的电平移位器。

根据另一个实施方案，第二电平移位器任选地具有：仅一个输入部；第一输出部，该第一输出部连接到第一下拉路径中的第一晶体管；和第二输出部，该第二输出部连接到第二下拉路径中的第二晶体管。

根据另一个实施方案，第二电平移位器任选地被配置成在其输入部处接收驱动器控制信号，在其第一输出部处生成对应脉冲，并且在其第二输出部处生成脉冲的反相版本。

前述内容仅仅是对本发明原理的示例性说明，因此本领域技术人员可以在不脱离本发明的范围和实质的前提下进行多种修改。上述实施方案可单个实施或以任意组合方式实施。

Claims (10)

1.一种图像传感器，所述图像传感器包括：

图像像素阵列；和

行驱动器电路，所述行驱动器电路被配置成向所述阵列中的图像像素行提供控制信号，其中所述行驱动器电路包括：

输出端子，在所述输出端子上生成所述控制信号；

第一上拉晶体管，所述第一上拉晶体管可操作以将所述输出端子驱动至第一供电电压；

第二上拉晶体管，所述第二上拉晶体管可操作以将所述输出端子驱动至与所述第一供电电压不同的第二供电电压；和

第一电平移位电路，所述第一电平移位电路被配置成控制所述第一上拉晶体管和所述第二上拉晶体管。

2.根据权利要求1所述的图像传感器，其中所述行驱动器电路还包括：

第一下拉晶体管，所述第一下拉晶体管可操作以将所述输出端子驱动至小于所述第一供电电压和所述第二供电电压的第三供电电压；

第二下拉晶体管，所述第二下拉晶体管可操作以将所述输出端子驱动至与所述第三供电电压不同的第四供电电压；和

第二电平移位电路，所述第二电平移位电路被配置成控制所述第一下拉晶体管和所述第二下拉晶体管。

3.根据权利要求2所述的图像传感器，其中所述第一电平移位电路和所述第二电平移位电路是所述行驱动器电路中仅有的电平移位器。

4.根据权利要求2所述的图像传感器，其中所述行驱动器电路还包括：

第三上拉晶体管，所述第三上拉晶体管被插置在所述第一上拉晶体管和所述输出端子之间并且也被插置在所述第二上拉晶体管和所述输出端子之间；和

第三下拉晶体管，所述第三下拉晶体管被插置在所述第一下拉晶体管和所述输出端子之间并且也被插置在所述第二下拉晶体管和所述输出端子之间，其中所述第三上拉晶体管具有在所述图像传感器的正常操作期间不断接收所述第四供电电压的栅极端子，其中所述第三上拉晶体管被配置成保护所述第一上拉晶体管免受过载，其中所述第三下拉晶体管具有在所述图像传感器的正常操作期间不断接收所述第二供电电压的栅极端子，并且其中所述第三下拉晶体管被配置成保护所述第一下拉晶体管免受过载。

5.根据权利要求2所述的图像传感器，其中所述行驱动器电路还包括：

第三上拉晶体管，所述第三上拉晶体管与所述第二上拉晶体管串联连接；和

第三下拉晶体管，所述第三下拉晶体管与所述第二下拉晶体管串联连接，其中：

所述第一电平移位电路被配置成接收用于接通所述第一上拉晶体管的第一驱动控制输入信号；

所述第三上拉晶体管被配置成接收第二驱动控制输入信号；

所述第二电平移位电路被配置成接收用于接通所述第一下拉晶体管的第三驱动控制输入信号；并且

所述第三下拉晶体管被配置成接收第四驱动控制输入信号。

6.根据权利要求2所述的图像传感器，其中所述行驱动器电路还包括：

第三上拉晶体管，所述第三上拉晶体管可操作以将所述输出端子驱动至与所述第一供电电压和所述第二供电电压不同的第五供电电压，其中所述第一电平移位电路被进一步配置成控制所述第三上拉晶体管；和

第三下拉晶体管，所述第三下拉晶体管可操作以将所述输出端子驱动至与所述第三供电电压和所述第四供电电压不同的第六供电电压，其中所述第二电平移位电路被进一步配置成控制所述第三下拉晶体管。

7.一种操作具有图像像素阵列的图像传感器的方法，所述方法包括：

使用行驱动器电路来对所述行中的图像像素行生成控制信号，其中生成所述控制信号包括：

使用所述行驱动器电路中的第一上拉路径来将所述控制信号驱动至第一供电电压；

使用所述行驱动器电路中的第二上拉路径来将所述控制信号驱动至与所述第一供电电压不同的第二供电电压；以及

使用所述行驱动器中的第一电平移位电路来控制所述第一上拉路径和所述第二上拉路径两者。

8.根据权利要求7所述的方法，其中生成所述控制信号还包括：

使用所述行驱动器电路中的第一下拉路径来将所述控制信号驱动至小于所述第一供电电压和所述第二供电电压的第三供电电压；

使用所述行驱动器电路中的第二下拉路径来将所述控制信号驱动至与所述第三供电电压不同的第四供电电压；以及

使用所述行驱动器中的第二电平移位电路来控制所述第一下拉路径和所述第二下拉路径两者。

9.根据权利要求8所述的方法，其中：

使用所述第一电平移位电路来控制所述第一上拉路径和所述第二上拉路径两者包括：使用所述第一电平移位电路来向所述第一上拉路径中的第一上拉晶体管提供第一输出信号，以及使用所述第一电平移位电路来向所述第二上拉路径中的第二上拉晶体管提供第二输出信号；

使用所述第二电平移位电路来控制所述第一下拉路径和所述第二下拉路径两者包括：使用所述第二电平移位电路来向所述第一下拉路径中的第一下拉晶体管提供第一输出信号，以及使用所述第二电平移位电路来向所述第二下拉路径中的第二下拉晶体管提供第二输出信号；并且

生成所述控制信号还包括：在所述第一电平移位电路的输入部处断言第一输入信号以激活所述第一上拉路径，断言第二输入信号以激活所述第二上拉路径，在所述第二电平移位电路的输入部处断言第三输入信号以激活所述第一下拉路径，以及断言第四输入信号以激活所述第二下拉路径，其中在所述图像传感器的正常操作期间在任何给定时间点激活所述第一上拉路径和所述第二上拉路径中的至多一者。

10.一种驱动器电路，包括：

输出部；

第一上拉路径，所述第一上拉路径可操作以将所述输出部驱动至第一供电电压电平；

第二上拉路径，所述第二上拉路径可操作以将所述输出部驱动至与所述第一供电电压电平不同的第二供电电压电平；和

第一电平移位器，所述第一电平移位器被配置成选择性地激活所述第一上拉路径和所述第二上拉路径。

Images