CN104811182A - 一种磁链耦合型忆容器模拟电路 - Google Patents
一种磁链耦合型忆容器模拟电路 Download PDFInfo
- Publication number
- CN104811182A CN104811182A CN201510238187.3A CN201510238187A CN104811182A CN 104811182 A CN104811182 A CN 104811182A CN 201510238187 A CN201510238187 A CN 201510238187A CN 104811182 A CN104811182 A CN 104811182A
- Authority
- CN
- China
- Prior art keywords
- simulator
- container
- coupling
- recall
- memcapacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Amplifiers (AREA)
Abstract
本发明是基于基本电路元件和有源芯片组成的耦合系数可以平滑调节的磁通耦合型忆容器模拟器,属于电子与信息产品。磁通耦合型忆容器模拟器包括两个磁通控制的忆容模拟器。利用耦合接口和耦合电位器,通过引入另一个模拟器中的磁链信号实现两个忆容模拟器的耦合连接。调节电位器阻值即可平滑地调节耦合忆容器的耦合强度。本发明所述的电路不但可以用于展现单个悬浮型忆容器的动态和稳态特性,还可以用于从硬件上模拟两个或多个忆容器之间的磁链耦合关系,便于从实验上研究耦合型忆容器、以及与其他电路元件间的串并联动态电路特性。此耦合型忆容器模拟器易于拓展成多耦合型忆容器模拟器,代替耦合型忆容器用于非易失性存储器、神经网络、逻辑运算等新型电路和功能电路设计开发。
Description
技术领域
本发明是基于模拟乘法器、跨导型运算放大器和运算放大器三种有源器件以及若干电阻、电容电路元件组成的磁通耦合型忆容器模拟电路,属于电子与信息产品。
背景技术
美国加州大学蔡少棠教授于1971年依据电压、电流、电荷和磁链四个变量之间的对称关系预测除电阻、电容、电感之外还存在第四个电路元件-忆阻器。但直到2008年,惠普实验室才成功研制出基于二氧化钛薄膜的纳米级忆阻器件。2009年蔡少棠等人又在忆阻器的基础上推测出忆容器和忆感器的存在。因尚无商用的忆容器件,目前对忆容器的研究多采用仿真或等效电路模型。现有的忆容器模拟电路多存在一端必须接地的限制,且均未涉及对忆容器之间磁耦合型关系的模拟。耦合是大规模纳米级忆容器集成电路中不可忽视的一种物理现象,对耦合型忆容器的动态和稳态特征进行深入研究是优化和推广忆容器应用电路的重要前提。为了便于研究耦合型忆容器特性,设计简单、实用的耦合型忆容器模拟电路是十分必要的。
发明内容
本发明的目的主要有三个:一、悬浮型耦合忆容器模型无一端必须接地的限制,可以灵活地与其他电路器件连接;二、耦合忆容器模拟器的发明可以完成忆容器耦合关系的模拟,便于对耦合忆容器动、稳态特性进行大量的实验研究,以便于验证与耦合忆容器电路有关的理论分析;三、发明的耦合忆容器模拟器可以十分方便地拓展成多耦合忆容器模拟器,以便于研究多个忆容器之间耦合的物理特性。四、发明的模拟器易于硬件电路实现,可以在一定条件下替代真实耦合忆容器完成物理实验测试,以便于利用忆容器耦合关系开发新的应用电路。
发明的模拟电路通过反向加法电路在两个磁通控制型忆容模拟器之间建立耦合关系,两个忆容模拟器共同工作、相互耦合。
磁通耦合忆容器模拟电路由常见有源芯片和基本电路元件(电阻和电容)组成。每个独立忆容模拟包含6个有源器件:4个跨导运算放大器(AD844)、1个模拟乘法器(AD633)和1个运算放大器(TL084)。每个独立忆容模拟器同时包含7个电阻和2个电容元件,辅助有源器件完成运算工作。每个忆容模拟器有正负两个输入端,分别对应于忆容器的正负极。在忆容模拟器的正负极接入激励电压,则将有电流流入忆容模拟器的内部电路,且对应的忆容值可通过如下等式计算
其中,
上述两式表明,可以通过调节电阻R41和直流电源电压vs1来改变忆容值。
两个忆容器耦合关系的建立,是通过电位器将一个忆容模拟器中的磁链信号传送到另一个忆容模拟器内部加法器的反相输入端,共同参与忆电导值的控制运算。考虑磁链耦合作用,每个忆容模拟器的忆容值可以表示为:
其中,k1和k2为磁链耦合系数,可通过下式计算,
式(5)表明,耦合型忆容器模拟器可以通过改变电位器Rc1和Rc2的阻值来调节耦合系数的大小。耦合型忆容器模拟器可以用于测试耦合系数不同时忆容器正向串联、反向串联、正向并联和反向并联型耦合忆容器电路动态特性,实验观测其滞回曲线和忆导值曲线,并用于验证理论分析结果。发明的耦合忆容模拟器可以用于模拟耦合忆容器不同连接方式,揭示纳米级大规模忆容器电路中的耦合关系与物理特性。此模拟器具有悬浮型端子,且易于拓展到多耦合忆容器模拟电路,便于灵活应用。
有益效果:本发明在实际应用时可以用4个跨导放大器(AD844)、1个运算放大器(TL084)、1个模拟乘法器(AD633)、7个电阻器、2个电容器和一个直流信号源构成一个忆容器模拟器电路。通过磁链耦合接口与另一个或多个忆容器模拟器相连,可以获得悬浮型磁链耦合忆容器模拟器。调节耦合电位器就可以实现对耦合忆容器的耦合系数的平滑调节,便于测试不同耦合系数对耦合忆容器电路动态特性的影响。本发明可以用于在硬件上模拟纳米级忆容器元件之间的动态耦合关系,分析耦合关系对设计新型电路及功能电路的影响,利用耦合关系开发新型的应用电路。
附图说明
图1为悬浮型磁链控制忆容模拟器。
图2为两磁通耦合型忆容模拟器电路原理图。
附图标记说明:U11、U12、U21、U22、U31、U32、U41、U42为跨阻运算放大器(AD844);U51、U52为运算放大器(TL084);U61、U62为模拟乘法器(AD633);R11、R12、R21、R22、R31、R32、R41、R42、R51、R52、R61、R62、R71、R72、R81、R82、Rc1、Rc2为线性电阻器;C1、C2、C1m、C2m为电容器;vs1、vs2为直流电压源。
具体实施方式
磁通耦合型忆容模拟器电路由两个可独立工作的磁通控制忆容器模拟器MC1和MC2构成,如图1所示。忆容器的输入端口“A1~B1”的端电压为vA1B1,忆容器的输入端口A1的流入电流为iMC1;忆容器的输入端口A1与电流传输器AD844-U11的输入端口y相连,忆容器的输入端A1与电流传输器AD844-U21的输出端口z相连,忆容器输入端口B1与电流传输器AD844-U31的输入端口y相连,忆容器的输入端口B1与电流传输器AD844-U41的输出端口z相连。电流传输器AD844-U11的输入端口x与电阻R11相连,电阻R11的另一端与电流传输器AD844-U31的输入端口x相连,有电流i11流过电阻R11;电流传输器AD844-U11的输出端口z与电阻R12相连,电阻R12的另一端接地;电流传输器AD844-U11的输出端口p与乘法器AD633-U61的输入端口x1相连,输出电压为vu11。乘法器输入端口x2和y2接地,运算放大器TL802-U51的输出端口与乘法器AD633-U61的输入端口y1相连,其输出电压为vu51,乘法器AD633-U61的输出端口w和z接有电阻R61,乘法器AD633-U61输出端口w与电流传输器AD844-U41的输入端口y相连,输出端口w的输出电压为vw1,乘法器AD633-U61的输出端口z与电阻R71相连,电阻R71的另一端接地。电流传输器AD844-U21的输入端口y接地,电流传输器AD844-U21的输入端口x与电容C1m相连,电容C1m的另一端与电流传输器AD844-U41的输入端x相连。电流传输器AD844-U31的输出端口z与电容C1相连,电容C1的另一端接地,电流传输器AD844-U31的输出端口p输出电压为vu31,输出端口p与电阻R31相连,电阻R31的另一端与运算放大器TL802-U51的反相输入端“-”相连。运算放大器TL802-U51的反相输入端“-”与电阻R41和电阻R51相连,电阻R41的另一端与直流电压源vs1相连,直流电压源vs1的另一端接地,电阻R51的另一端与运算放大器TL802-U51的输出端口相连,运算放大器TL802-U51的正相输入端“+”直接接地。忆容模拟器MC2的电路连线方式与MC1一致。
电流传输器AD844-U31的输出端口p与电阻Rc2相连,电阻Rc2的另一端与运算放大器TL802-U52的反相输入端“-”相连,实现了忆容器MC1对忆容器MC2的耦合作用。电流传输器AD844-U32的输出端口p与电阻Rc1相连,电阻Rc1的另一端与电流传输器AD844-U51的反相输入端“-”,实现了忆容器MC2对忆容器MC1的耦合作用。
忆容模拟器有两个输入端:正输入端A1和负输入端B1。正、负输入端对应于忆容器的正负极。查询跨导运算放大器(AD844)的使用说明书可知,AD844具有8个接线引脚,其中x脚电压跟随y脚电压,则流过电阻R11的电流为
由于AD844的x脚电流与z脚电流大小相等方向相同,则U11和U31的z脚电压可分别表示为
其中,表示磁链,等于端电压vA1B1的积分。因AD844输出端p脚的输出电压跟随z脚电压,可得
首先,不考虑忆容器的耦合作用(图1中的耦合接口悬空),运算放大器U51与电阻R31、R41、R51构成一个反相加法器电路。此反相加法器有两个输入信号vu31和vs1,其输出电压可由下式计算
反相加法电路的输出电压与U11的输出电压同时传递至乘法器的输入端进行相乘运算。查询模拟乘法器(AD633)的使用说明书,可知其输出电压vw与输入电压vx1,vx2,vy1,vy2之间的关系可表示为
其中,vz为输出侧z脚电压。可计算出乘法器输出电压为
由式(13)可推导出
查询AD844说明书可知,其y脚无电流流入。因此,进入忆容模拟器A1端的电流,将避开U11和U31经U21、电容C1m和U41从B1端流出。因U21的y脚接地,电容C1m的端电压由U41的y脚电压决定(vw1)。由此,可算出流过忆容模拟器的电流为
对式(15)两端积分,可得
结合式(9)、式(11)、式(14)和式(16),可计算出磁通控制忆容值为:
其中,α1表示忆导值的变化率,β1表示忆导值的初始值,且有,
同理,(9)、式(11)、式(14)和式(17)可以得出
式(19)表明反相加法器输出电压与忆容模拟器的忆容值呈线性比例关系。因此,可以通过直接测量反相加法器输出电压来获取等效忆容值。
将两个忆容器模拟器电路中的耦合接口通过一定的方式连接,即可形成磁链耦合忆容器模拟器,如图2所示。两个忆容器模拟器MC1和MC2的端口均为悬浮,MC1的耦合接口连接至MC2电路中U32的输出端,MC2的耦合接口连接至MC1电路中U31的输出端。因U31和U32的输出端电压分别与忆容器端电压vA1B1和vA2B2成线性比例关系,两个忆容器模拟器之间形成了磁链耦合关系,工作状态通过磁链相互影响。
考虑磁链耦合,MC1中反相加法器的输出电压可表示为
考虑磁链耦合,MC2中反相加法器的输出电压可表示为
参照式(9)、式(14)和式(15),耦合忆容器电路中每个忆容器的忆容值可表示为
其中,耦合系数k1和k2可表示为
式(23)表明,通过改变模拟器中耦合电阻Rc1和Rc2的值即可方便地调节耦合忆容器电路的耦合强度。为了验证发明的耦合忆容模拟器的动态和稳态特性,对耦合忆容器电路进行了正向串联、反向串联、正向并联和反向并联试验。同时,为了测试其悬浮型端口的连接能力,将模拟器与其他电路元件进行串联测试。表1给出了磁链耦合型忆容器模拟器的试验参数。Rc1、Rc2采用最大阻值为100kΩ的电位器,可以平滑地调节耦合忆容器的耦合系数,以便于研究不同耦合系数对双耦合忆容器电路动态特性的影响。
表1 耦合忆容器模拟器试验参数
元件 | 参数 |
R11 | 51kΩ |
R12 | 51kΩ |
R21 | 51kΩ |
R22 | 51kΩ |
R31 | 38kΩ |
R32 | 38kΩ |
R41 | 39kΩ |
R42 | 75kΩ |
R51 | 10kΩ |
R52 | 10kΩ |
R61 | 10kΩ |
R62 | 10kΩ |
R71 | 97kΩ |
R72 | 97kΩ |
C1m | 200nF |
C2m | 200nF |
C1 | 100nF |
C2 | 100nF |
vs1 | -15V |
vs2 | -15V |
Claims (7)
1.一种耦合强度可调的磁链耦合型忆容器模拟器电路,包括两个磁通控制忆容器模拟器及耦合连接电阻,每个磁通控制忆容器模拟器由4个跨导运算放大器、1个模拟乘法器、1个运算放大器、7个电阻、2个电容和1个直流信号源组成。其特征在于:两个磁通控制型忆容器模拟器具有悬浮型接线端口;每个忆容模拟器电路中反相加法器的输入端具有一个耦合接口;在耦合信号进入耦合接口前需经过一个耦合电阻;耦合电阻采用阻值可连续平滑调节的电位器;两个模拟器之间可通过耦合接口和耦合电位器相互连接形成磁链耦合型忆容模拟器;通过调节耦合电位器的值可平滑调节两个忆容器的耦合强度。
2.根据权利要求1所述的磁通耦合型忆容模拟器,其特征是:所述的单个忆容器模拟器由4个跨导运算放大器AD844、一个模拟乘法器AD633、一个运算放大器TL084、7个电阻、2个电容和输出电压可调的直流信号源组成;有源器件的供电电压为±15V。
3.根据权利要求1所述的磁通耦合型忆容模拟器,其特征是:所述的单个忆容器模拟器具有两个悬浮型接口,第1和第3个跨导运算放大器(U11和U31)将两端口的电位转换成端口电压和磁链信号;第2和第4个跨导运算放大器(U21和U41)保证了流入端口A1的电流等于流出端口B1的电流,电流大小受第4个跨导运算放大器的y脚电压控制。
4.根据权利要求1所述的磁通耦合型忆容模拟器,其特征是:所述的单个忆容器模拟器中由运算放大器TL084与电阻器构成反相加法电路,将可调直流电压信号与磁链信号线性相加,加法器输出信号是直流电压和磁链两部分之和;直流电压信号为负值,以保证忆阻器等效忆导值的初值为正值。
5.根据权利要求1所述的磁通耦合型忆容模拟器,其特征是:所述的单个忆容器模拟器采用模拟乘法器将含初值的磁链信号与忆容器端口电压相乘后连接至第4个跨导运算放大器的y脚,用于控制忆容器电流。
6.根据权利要求1所述的磁通耦合型忆容模拟器,其特征是:所述的耦合型忆容器模拟器由两个独立的忆容器模拟器构成,具有4个悬浮型接线端口;每个忆容器模拟器中加法器的反相输入端有一个耦合接口;第1个忆容器的耦合接口连接至第2个忆容模拟器电路中第3个跨导运算放大器的输出端,第2个忆容模拟器的耦合接口连接至第1个模拟器电路中第3个跨导运算放大器的输出端;耦合接口可根据需要扩充至多个,构成多耦合忆容模拟器。
7.根据权利要求1所述的磁通耦合型忆容模拟器,其特征是:所述的耦合型忆容模拟器的耦合接口信号通过电阻器件进行传递,耦合电阻器采用阻值可连续平滑调节的电位器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510238187.3A CN104811182B (zh) | 2015-05-11 | 2015-05-11 | 一种磁链耦合型忆容器模拟电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510238187.3A CN104811182B (zh) | 2015-05-11 | 2015-05-11 | 一种磁链耦合型忆容器模拟电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104811182A true CN104811182A (zh) | 2015-07-29 |
CN104811182B CN104811182B (zh) | 2019-02-15 |
Family
ID=53695735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510238187.3A Expired - Fee Related CN104811182B (zh) | 2015-05-11 | 2015-05-11 | 一种磁链耦合型忆容器模拟电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104811182B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107945829A (zh) * | 2016-10-13 | 2018-04-20 | 中国矿业大学 | 一种忆导值可调的门极可控三端口忆阻器模拟电路 |
CN108958139A (zh) * | 2018-09-27 | 2018-12-07 | 西安翔迅科技有限责任公司 | 基于跨导型放大器的程控电容模拟模块 |
CN109308387A (zh) * | 2018-09-12 | 2019-02-05 | 成都师范学院 | 电压分数阶积分控制式忆容器 |
CN109584929A (zh) * | 2017-09-29 | 2019-04-05 | 西华大学 | 一种磁控忆阻器电路 |
CN113078883A (zh) * | 2021-02-25 | 2021-07-06 | 广东技术师范大学 | 一种磁通控制型忆容器等效电路及其控制方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN203366328U (zh) * | 2013-07-02 | 2013-12-25 | 华南理工大学 | 一种忆容器的实现电路 |
CN103559328A (zh) * | 2013-07-02 | 2014-02-05 | 华南理工大学 | 一种忆容器的实现电路及其实现方法 |
CN104573183A (zh) * | 2014-12-09 | 2015-04-29 | 广西大学 | 忆容器的实现电路以及任意阶次忆容器电路的实现方法 |
-
2015
- 2015-05-11 CN CN201510238187.3A patent/CN104811182B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN203366328U (zh) * | 2013-07-02 | 2013-12-25 | 华南理工大学 | 一种忆容器的实现电路 |
CN103559328A (zh) * | 2013-07-02 | 2014-02-05 | 华南理工大学 | 一种忆容器的实现电路及其实现方法 |
CN104573183A (zh) * | 2014-12-09 | 2015-04-29 | 广西大学 | 忆容器的实现电路以及任意阶次忆容器电路的实现方法 |
Non-Patent Citations (3)
Title |
---|
DONGSHENG YU;ET AL: "a floating memristor emulator based relaxation oscillator", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS》 * |
何朋飞: "忆容器的Simulink模型及其主要特性分析", 《电子科技大学学报》 * |
李贵三: "悬浮型忆容器电路模型及其滤波电路分析", 《系统仿真学报》 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107945829A (zh) * | 2016-10-13 | 2018-04-20 | 中国矿业大学 | 一种忆导值可调的门极可控三端口忆阻器模拟电路 |
CN109584929A (zh) * | 2017-09-29 | 2019-04-05 | 西华大学 | 一种磁控忆阻器电路 |
CN109308387A (zh) * | 2018-09-12 | 2019-02-05 | 成都师范学院 | 电压分数阶积分控制式忆容器 |
CN109308387B (zh) * | 2018-09-12 | 2023-01-31 | 成都师范学院 | 电压分数阶积分控制式忆容器 |
CN108958139A (zh) * | 2018-09-27 | 2018-12-07 | 西安翔迅科技有限责任公司 | 基于跨导型放大器的程控电容模拟模块 |
CN113078883A (zh) * | 2021-02-25 | 2021-07-06 | 广东技术师范大学 | 一种磁通控制型忆容器等效电路及其控制方法 |
CN113078883B (zh) * | 2021-02-25 | 2023-06-23 | 广东技术师范大学 | 一种磁通控制型忆容器等效电路及其控制方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104811182B (zh) | 2019-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104811182A (zh) | 一种磁链耦合型忆容器模拟电路 | |
CN105160401B (zh) | 一种基于忆阻器阵列的wta神经网络及其应用 | |
CN105553459B (zh) | 浮地压控忆阻器仿真器电路 | |
CN107169253B (zh) | 对数型忆容器等效模拟电路 | |
CN103297025A (zh) | 一种忆阻器仿真器 | |
CN107526897A (zh) | 一种流控忆感器的等效模拟电路 | |
CN104009748A (zh) | 一种具有丰富动力学行为的忆阻超混沌系统及混沌电路 | |
CN101800512A (zh) | 动态幅度线性可调的混沌信号源 | |
CN106202796A (zh) | 一种通用记忆器件模拟器 | |
CN107945829A (zh) | 一种忆导值可调的门极可控三端口忆阻器模拟电路 | |
CN109194321A (zh) | 一种浮地磁控忆阻模拟器 | |
CN108718190A (zh) | 一种指数型局部有源忆阻器仿真器 | |
CN203193601U (zh) | 实现忆阻器特性的模拟电路 | |
CN209168107U (zh) | 一种三值忆阻器的电路模型 | |
CN109670221B (zh) | 一种由分数阶电容构成的三次非线性磁控忆阻电路 | |
CN110175384B (zh) | 一种二次光滑流控忆阻器模拟电路 | |
CN203219277U (zh) | 忆阻器仿真器 | |
CN110046472B (zh) | 基于电流传输器的二次非线性磁控忆阻模拟器 | |
CN113054947B (zh) | 一种ReLU型忆阻模拟器 | |
CN110032830B (zh) | 基于电流传输器的三次非线性磁控忆阻模拟器 | |
CN107194099B (zh) | 一种基于无源滤波和桥式整流的忆阻器等效实现电路 | |
Maschke et al. | 4 Compositional Modelling of Distributed-Parameter Systems | |
CN204102401U (zh) | 一种用于模拟忆阻元件的实验装置 | |
CN201270035Y (zh) | 二种四象限模拟乘法器 | |
CN209149304U (zh) | 一种含有分数阶电容的三次非线性磁控忆阻电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB03 | Change of inventor or designer information | ||
CB03 | Change of inventor or designer information |
Inventor after: Li Xingxi Inventor after: Yu Dongsheng Inventor after: Zhu Hong Inventor after: Liang Yan Inventor before: Yu Dongsheng Inventor before: Zhu Hong Inventor before: Liang Yan |
|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190215 Termination date: 20200511 |