CN104769839A - 一种用于减少时钟分配系统的寄生的方法 - Google Patents

一种用于减少时钟分配系统的寄生的方法 Download PDF

Info

Publication number
CN104769839A
CN104769839A CN201380056595.6A CN201380056595A CN104769839A CN 104769839 A CN104769839 A CN 104769839A CN 201380056595 A CN201380056595 A CN 201380056595A CN 104769839 A CN104769839 A CN 104769839A
Authority
CN
China
Prior art keywords
frequency
synthesizer
decimal
parasitism
feature vector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380056595.6A
Other languages
English (en)
Other versions
CN104769839B (zh
Inventor
M·克劳蒂尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hittite Microwave LLC
Original Assignee
Hittite Microwave LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hittite Microwave LLC filed Critical Hittite Microwave LLC
Publication of CN104769839A publication Critical patent/CN104769839A/zh
Application granted granted Critical
Publication of CN104769839B publication Critical patent/CN104769839B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
    • H03B19/08—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a discharge device
    • H03B19/12—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a discharge device using division only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2202/00—Aspects of oscillators relating to reduction of undesired oscillations
    • H03B2202/07—Reduction of undesired oscillations through a cancelling of the undesired oscillation
    • H03B2202/076—Reduction of undesired oscillations through a cancelling of the undesired oscillation by using a feedback loop external to the oscillator, e.g. the so-called noise degeneration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一种用于减少时钟分配系统的寄生的方法，该方法包括a)提供系统控制器，b)提供时钟分配系统，c)在工作前输入时钟分配系统的特征，d)计算预期水平整数边界寄生作为小数偏移值的函数，e)选择整数边界方案基于小数偏移值作为优选的预定区域，和f)编程主时钟子系统和一个或以上的小数合成器与整数边界方案，以及g)根据需要重复步骤d)到f)。

Description

一种用于减少时钟分配系统的寄生的方法
相关申请
本申请根据35U.S.C§§119，120，363，365，和37C.F.R.§1.55和§1.78特此要求提交于2012年10月30日、美国专利申请序列号13/663,926的优先权和利益，其通过引用的方式并入本文中。
技术领域
本发明涉及一种用于减少时钟分配系统的寄生的方法。
背景技术
已经进行了许多尝试以减少时钟分配系统的合成器寄生发射。对于工作在多个八度的时钟分配系统的宽带合成器，该问题尤其困难。当使用具有基于集成电路的合成器的时钟分配系统，减少寄生也比较困难，因为在合成器屏蔽不同元件可能很难或根本不可能。美国专利号5,847,611企图通过修改小数合成器本身以减少寄生。美国专利号6,081,022试图通过改善屏蔽以改善时钟分配，以减少寄生。这样的设计可以提供小的改进。美国专利公开号US2011/0200076试图用毛刺消除方法减少寄生。这种方法是复杂的并在创建后删除寄生。美国专利号5,521,533依赖于复杂的方法以减少有两个直接数字频率合成器(DDS)寄生。美国专利号8,122,277尝试以与许多市售时钟分配芯片类似的时钟分配芯片减少寄生。然而，这样的市售的时钟分配芯片无法提供关于如何配置芯片或如何预测分数寄生输出位置的任何指导。此外，输出小数合成器不是方案的一部分。
发明内容
一方面提出了用于减少时钟分配系统的寄生的方法。该方法包括：a)提供系统控制器，b)提供时钟分配系统，包括：主时钟子系统响应于外部参考信号经配置以产生主时钟信号和一个或多个中间时钟信号、每个是主时钟信号的分数，以及一个或多个小数合成器、每个响应于所述一个或多个中间时钟信号的一个，每个被配置为基于来自所述系统控制器的指令生成在从宽范围的可能的输出频率的期望频率的输出信号；c)在其工作前输入时钟分配系统的特征；d)计算作为小数偏移值函数的整数边界寄生的预期水平来选择工作的优选区域；e)提供工作的输出信号的所需频率；f)基于在优选的预定区域内的所述小数偏移值选择整数边界方案；和g)编程所述主时钟子系统和所述一个或多个小数合成器与所述整数边界方案；和h)根据需要重复步骤e)到g)。
在一个实施例中，外部基准信号可具有固定的频率。所述时钟分配子系统的特征包括整数边界(IB)寄生电平和更高阶的IB寄生电平在一个或以上的小数合成器的典型寄生电平的工作范围。所述时钟分配子系统的特征包括IB寄生的典型寄生滚降率或更高阶的IB寄生当所述一个或多个小数合成器被调谐远离IB或更高阶的IB。所述时钟分配子系统的输入特征包括所述一个或多个小数合成器的典型的环路带宽。所述时钟分配子系统的输入特征包括由所述主时钟子系统合成的参考时钟信号。所述参考时钟信号具有固定频率。所述时钟分配子系统的输入特征包括主时钟子系统的M-除法器设置的可实现范围。所述时钟分配子系统的输入特征包括所述主时钟子系统和所述一个或多个频率合成器的R-除法器设置的可实现范围。所述时钟分配子系统的输入特征包括所述一个或多个小数合成器的每个小数除法器的最小限制和最大限制。所述时钟分配系统的输入特征包括所述输出信号的频率和相位检测器频率的最大公约除法器值的最大限制和最小限制。所述时钟分配系统的输入特征包括被排除在外的小数除法器的特定整数部分值。所述时钟分配系统的输入特征包括在所述一个或多个小数合成器的输入的中间时钟频率的最小限制或最大限制。所述时钟分配系统的输入特征包括在所述一个或多个小数合成器输入的相位检测器时钟频率的最小限制或最大限制。所述时钟分配系统的输入特征包括具有固定模数的所述一个或多个小数合成器。所述时钟分配系统的输入特征包括IB寄生或更高阶的IB寄生的最小寄生电平对于一个或多个小数合成器当其被调谐远离IB或更高阶的IB。所述时钟分配系统的输入特征包括所述一个或多个小数合成器的小数除法器的允许值。所述时钟分配系统的输入特征包括一个或多个小数合成器的压控振荡器的频率的最小限制或最大限制。所述时钟分配系统的输入特征包括在所述一个或多个小数合成器输出的除法器的可用值。
另一方面提出了用于减少时钟分配系统的寄生的方法。该方法包括a)提供系统控制器；b)提供时钟分配系统，包括：主时钟子系统响应于外部参考信号经配置以产生主时钟信号和一个或多个中间时钟信号、每个是主时钟信号的分数，以及一个或多个小数合成器、每个响应于所述一个或多个中间时钟信号的一个，每个被配置为基于来自所述系统控制器的指令生成在从宽范围的可能的输出频率的期望频率的输出信号；c)在其工作前输入时钟分配系统的特征；d)提供输出信号所希望的工作频率；e)计算所述一个或多个中间时钟信号的可能候选频率；f)计算所述一个或多个小数合成器的每个的相位检测器的可能候选频率；g)计算每个候选频率的从最接近的整数边界(IB)的频率偏移；h)计算所述每个候选频率的输出信号的整数部分和小数部分；i)拒绝所述时钟分配系统的特征的可接受的范围外的任何候选频率；j)计算每个剩余候选频率所述整数边界寄生的预期水平；k)如果任何候选频率为整数边界方案，选择该候选频率方案，否则，选择产生整数边界寄生的最低预期水平的候选频率方案；l)编程主时钟子系统和所述一个或多个小数合成器与候选频率方案；和m)按需要重复步骤d)到l)。
附图说明
从下面的描述的优选实施例和所附的附图，本领域技术人员将了解其它的目的、特征和优点。
图1是示出了典型的时钟分配系统的主要组件的系统框图；
图2是示出了本发明的一种用于减少时钟分配系统的寄生的主要步骤的流程图；
图3描绘了使用本发明的用于减少时钟分配系统的寄生的一个实施例的减少寄生示例的图；
图4是本发明的用于减少时钟分配系统的寄生的方法的另一个实施例的主要步骤的流程图；和
图5示出在图1中所示的时钟分配系统的预期的寄生电平的输出作为输出频率归一化到整数边界区间的函数。
具体实施方式
除了下面公开的优选实施例或实施方案，本发明能够有各种实施例并以各种方式被实践或被实施。因此，应当理解，本发明并不限于下面描述的或附图中所示的构造和部件的布置的细节。如果只介绍一个实施例，本文中所描述的权利要求不应限于该实施例。此外，权利要求书中没有被严格限定，除非有明确和令人信服的证据体现一定的排斥、限制或不要求。
常见的，在蜂窝基站的时钟分配系统有单一固定的参考时钟信号fclk，用于不同类型的多个电路的时钟。图1显示了典型的示例性时钟分配系统14，其包括主时钟子系统16响应线17的外部参考信号，例如，从外部参考时钟20或类似类型的设备。主时钟子系统16产生主时钟信号fClk-22和一个或多个中间时钟信号、每个为主时钟信号fclk-22的分数，例如，fref1-24，fref2-26，fref3-28……frefk-30。主时钟子系统16通常包括VCO或时钟信号发生器18、R除法器32、相位检测器34、整数除法器36和多个M-除法器，例如，M-除法器m1-37、m2-39、m3-41……mk-43，以产生主时钟信号fClK-22典型地在固定的频率和中间时钟信号fref1-24，fref2-26，fref3-28……frefk-30在各种所需的频率。在一些设计中，可以使用小数除法器，在而不是主时钟子系统16整数除法器-36以产生输出信号fClk-22。在这个特殊的例子中，时钟分配系统14包括两个小数合成器38和40，如图所示。小数合成器38包括R除法器40、相位检测器42、VCO或时钟信号发生器44、小数除法器46和整数除法器48。在这个例子中，小数合成器40包括与小数合成器38的相同的所有元件，所不同的是它不包括整数除法器48。小数合成器38、40分别产生输出信号fo1-64和fo2-66。
系统控制器68被设计成通过总线71发送和接收控制信号至主时钟子系统16和小数合成器38、40。小数合成器38、40产生输出信号fo1-64和fo2-66，基于来自系统控制器68的命令通过总线线路71从广泛的可能频率选取所希望的频率，在下面进一步详细讨论。
一些主时钟子系统的输出信号如fo3-90和fok-92，可以用于数字系统、数据转换器和类似物的计时，以固定时钟速率。通常情况下，输出信号fo3-90、fok-92通过具有M除法器41、43的整数器分别分割fclk-22而分别得到。在这个例子中fok-92可通过外部除法器pk-93可以进一步分开。
时钟分配系统14的其他输出信号，在这个例子中，fo1-64和fo2-66，可以为无线接收器和发射器提供本地振荡器。合成器38、40的输出，通常被称为无线电路，典型地需要工作在精确的信道在宽的频率范围，和需要提供低相位噪声和低寄生内容。通常情况下，小数合成器38、40被用于从不同的中间或参考时钟信号产生宽带输出信号fo1-64、fo2-66，在本例中，fref1-24，fref2-26，分别由M除法器37、39产生。其中示出的m1和m2是整数。在一些设计中，可以使用整数合成器而不是小数合成器38、40，以产生宽带输出信号fo1-64、fo2-66。
使用单一主时钟基准信号fclk-22来获得中间时钟信号fref1-24、fref2-26、fref3-28……frefk-30和输出信号fo3-90、fok-92可以在典型地在固定的频率fclk-22创建限制。
关于时钟分配系统14的频率规划的常见问题就出现。如果所需的输出频率，在本实施例中，输出信号fo1-64、fo2-66的频率，不是其本地参考信号，例如中间时钟信号fref1-24、fref2-26的整数倍。但是这样的，它必须运行在靠近本地基准信号的谐波或在某些情况下，接近本地基准信号的某些高阶次谐波。合成器38和/或合成器40通常被称为本地基准信号的整数边界(IB)或本地基准信号的子谐波的附近整数边界的工作，通常被称为高阶边界。一阶IB情况可能是最坏的情况，而更高阶的界限通常不太严重。典型的寄生电平与输出频率归一化到一阶整数边界频率间隔如图4所示。本文所公开的，一阶整数边界或寄生总体参考整数边界和感兴趣的寄生的所有阶。
使用所有的M-除法器是共同的做法，在本实施例中，除法器37、39、41、和43作为固定除法器，即使是在无线合成器路径。这种方法常常导致频率接近IB，并且可能导致寄生比想要的大。当时钟分配系统14在IB附近工作时产生的寄生比系统14通常处理时更大，而且往往是不可接受的。如果时钟分配系统14远离IB工作，寄生较小、并且对系统而言通常是可以接受的。这种关系的例子示于图5。
另一种常见的要求是，所期望的输出频率fo1-64和fo2-66可能需要信道间距的精确倍数。在这种情况下，所有的输出是信道间隔的精确的倍数。给定固定的输入外部参考时钟20和固定的主系统fclk-22，这可以进一步限制允许方案的范围。精确频率方案通过以下两种方法中的一种典型地解决a)该分数模量或分母设置为相位检测频率和信道间距频率的比率，或者其的相关倍数，或b)分数模量是固定的且是大的，精确的频率计数器的值，Ngcd，被设置为相位检测器的频率与最大公约频率(fgcd)的比率。该fgcd是相位检测器频率和信道间隔频率的最大公约数，或相关的倍数。尽管可以使用这两种方法，后一种精确频率方法可以是优选的，因为它通常会产生低得多的寄生以补偿频率等于信道间隔频率的倍数。
使用多个整数除法比例的部分问题与方案的复杂性相关。以前，由给定的设置创建预测寄生位置和水平是没有实现的，因此设置除法器比例，以获得最佳的低寄生的方案是不可行的。本发明的一个或多个实施例的用于减少时钟分配系统的寄生的方法提供了一种解决上述问题，并能够预测寄生频率和电平，并选择用于所需输出频率的最佳参考。
图2示出本发明的用于减少时钟分配系统的寄生的方法的一个实施例。该方法优选包括步骤100：提供系统控制器，步骤102：提供时钟分配系统，例如，参照类似上面图1所讨论的时钟分配系统14。该方法还包括图2的步骤104：在其运行前输入时钟分布的特征。步骤106：然后提供输出信号的期望的工作频率。步骤108：然后计算一个或多个中间时钟信号的所有可能的候选频率。步骤110：计算每个小数合成器的相位检测器的所有可能的候选频率。步骤112：计算从每个候选频率的最接近的整数边界的频率偏移值。步骤114：然后计算每个候选频率的输出信号的整数和小数部分。步骤116：拒绝时钟分配系统的特征的可接受频率范围外的所有候选频率。步骤118：然后计算每个剩余候选频率的整数边界寄生的预期水平。判断任何候选频率是否为整数边界方案。步骤120：如果候选频率是整数边界方案，该候选频率方案被选择，否则选择产生整数边界寄生的最低预期水平的候选频率方案。步骤122：主时钟子系统和每个小数合成器与候选频率方案被编程。然后根据需要进行步骤106至122。
在实施方案中，外部基准信号具有固定频率。在图2的步骤104中，输入图1的时钟分配子系统14的特征可以包含IB寄生电平(当靠近整数边界工作时典型的寄生电平)和更高阶的IB寄生电平(当近高阶整数边界工作时典型的寄生电平)在小数合成器38和/或小数合成器40的工作范围在典型的寄生电平。
在步骤104中输入的时钟分配子系统的特征也可以包括IB寄生的典型寄生滚降率或更高阶的IB寄生当小数合成器38和/或小数合成器40调谐远离IB或更高阶的IB。
在步骤104中输入的时钟分配子系统的特征也可以包括IB寄生或更高阶的IB寄生的最小寄生电平，PSmin，当小数合成器38和/或小数合成器40调谐远离IB或更高阶的IB。
在步骤104中输入的时钟分配子系统的特征也可以包括小数合成器38和/或小数合成器40的典型的环路带宽。
在步骤104中输入的时钟分配子系统的特征也可以包括由主时钟子系统16合成的参考时钟信号频率fclk-22。参考时钟信号fclk-22可具有固定的频率。
在步骤104中输入的时钟分配子系统的特征也可以包括主时钟子系统16的M-除法器37、39、41和43设置的可实现范围。
在步骤104中输入的时钟分配子系统的特征也可以包括时钟分配子系统14的设置和小数合成器38和/或小数合成器40的R除法器40的设置的可实现范围。
在步骤104中输入的时钟分配子系统的特征也可以包括小数合成器38和/或小数合成器40的小数除法器46的最小限制和最大限制。
在步骤104中输入的时钟分配子系统的特征也可以包括小数合成器38和/或小数合成器40的小数除法器46的允许值。
在步骤104中输入的时钟分配子系统的特征也可以包括最大公约数计数器值Ngcd的最小限制或最大限制。
在步骤104中输入的时钟分配子系统的特征也可以包括被排除在外的小数除法器46的特定整数部分值。
在步骤104中输入的时钟分配子系统的特征也可以包括分别在小数合成器38、40的输入的中间时钟信号fref1-24，fref2-26的最小限制或最大限制。
在步骤104中输入的时钟分配子系统的特征也可以包括相位检测器的时钟频率fpdl、fpd2的最小限制或最大限制、分别在小数合成器38、40的一个或多个相位检测器的中间时钟信号42的输入。
在步骤104中输入的时钟分配子系统的特征也可以包括具有固定模数的小数合成器38和/或小数合成器40。
在步骤104中输入的时钟分配子系统的特征也可以包括小数合成器38、40的每个的最小限制或最大限制。
在步骤104中输入的时钟分配子系统的特征也可以包括在小数合成器38输出的除法器p1-48的可得到除法值。
本发明的用于减少时钟分配系统的寄生的方法的一个或多个实施例能有效地减小寄生。该方法描述了对于时钟分配系统的必要的特征信息，在给定所需的工作条件下预测小数合成器的寄生电平、时钟分配系统的特征信息，并且选择工作条件，以消除可以通过各种限制或边界条件制约的各种方案。这种方法比较简单，可以预测并计算所需的设置，以获得最佳的性能。时钟分配系统的方案可以创建和运送给用户，参考图1和2上面讨论的方法可以由用户编程到系统中。
在一个实施方案中，本发明的用于减少时钟分配系统的寄生的方法一个或多个实施例可以预先计算出所有已知的输出频率，并且产生的输出可以被存储在查找表中。
在另外的实施方案中，本发明的用于减少时钟分配系统的寄生的方法可以预先计算或测量寄生作为小数偏移值的函数，然后根据在优选的区域中的小数值简单选择方案。如果仅使用少数区域，本实施例的方法是比较容易实现，但不能容易地在同一区域相似的方案之间进行选择。本实施例的方法可以被选择在小成本，较不复杂的应用中，其较不严格的寄生方案可能是可接受的。
在本实施例图4中，该方法优选包括步骤150：提供系统控制器，步骤152：提供时钟分配系统，例如，类似上面图1所讨论的时钟分配系统14。该方法还包括图4的步骤154：在其运行前输入时钟分布系统的特征。该方法进一步包括步骤156：计算整数边界的寄生电平作为小数偏移值的函数，以选择优选工作区域基于偏移值；步骤157：提供输出信号的所需频率；步骤158：在预定的优选的区域内基于小数偏移值选择整数边界方案。步骤160：主时钟子系统和一个或多个小数合成器与整数边界方案被编程。步骤157-160然后根据需要进行。
例如，代替图2中的步骤118中的计算边界寄生值的整数边界的实际水平，使用以下公式(1)。它可能足以识别出频率偏移foffset，具有0到+/-fpd/2的值的范围，如图5中200所示的。我们可以认为这些值，标准化到fpd以0到+/-0.5的范围。在202处示出的区域0.5～1.0相当于该区域-0.5到0。
从公式(1)可以明显得到foffset的较大绝对值，将导致较低的寄生电平。这也是事实，如果二阶寄生是令人关注的，在一些较大的偏移时，二阶寄生可能比一阶寄生变大，如图5所示，当标准化后的偏移非常接近0.5。因此，区域可以被定义，表示为归一化的偏移，或fpd的百分比，其中一阶寄生将比某些目标量低。在图中所示的例子，预定目标区域A-204和B-206符合这个标准。区域A-204和B-206用下面公式(2)优选算出。一旦目标区域A-204和B-206被确定时，它可能是足够的和简单的，在一些应用中，仅基于工作频率偏移百分比从整数边界或较高阶整数边界选择方案。在最简单的情况，其中仅一阶整数边界寄生是令人关注的，没有候选落入区域A-204或B-206内，最好的解决方法是具有频率偏移的最大绝对值，abs(foffset)。当高阶寄生被考虑，类似的选择标准可以应用于其中。
在另一实例中，用于减少时钟分配系统的寄生的方法可以计算每次最佳设置所需要的输出频率的变化。这种方法可以是具有大量的输出频率的时钟分配系统的较低成本的方案，因为它可能需要较先前技术小得多的存储器。后者的方法也具有能够以计算出可能无法预先已被公知的频率的最佳设置的优点。后者的方法可以降低成本，并提供适用于多种方案的通用设计，其中查找表的方法可能是不实际的。
本发明的用于减少寄生时钟分配系统的方法的实施方案中中计算寄生电平，可能需要使用输出合成器，其中，当在输出频率上工作时IB寄生电平基本上是平的，使得该从最近的IB频率的频率偏移低于环路带宽fbw。寄生电平的计算中可能还需要在IB寄生电平的典型速率rol loff与频率偏移作为输出合成器的环路滤波器的函数。因此，典型的寄生电平最好是作为从IB偏移的频率函数来测量。通常情况下，凸尖将滚下类似于低通滤波器的偏移，并且可以相对于环路带宽fbw测量。在这种情况下，rol loff的速率可能与环路滤波器类型相关。二阶rol loff是常见的。典型的最大rol loff可以由应用电路基板的隔离来限定。寄生特征也可以在高阶寄生中发现如果需要以类似的方式。一旦特征对于给定的合成器被已知，则期望的寄生功率电平PS，由下式估计：
PS＝寄生功率电平＝Ptyp-10*log10(1+(abs(foff/fbw))^n)  (1)
其中Ptyp当foff小于fbw工作时典型的寄生电平的整数边界，foff是VCO频率与最接近的整数边界频率之间的频率差，并且fbw是PLL的闭环传递函数的3dB带宽。即，基准相位到输出相位的传递函数，这通常是低通传递函数，n是传递函数的阶，并且由典型的滚降率给定n＝xdB/10。例如，如果在x的滚降等于20db/decade在偏移大于环路带宽，则n等于2，
如果寄生功率电平，PS，由上面的方程给出小于预计最低寄生电平Psmin，则该值被设置为Psmin。
我们可以在相对于整数边界频率fint归一化频率曲线图重述公式(1)，如果所有fvco和fbw频率归一到fint如下公式(2)的fvcon和fbwn所示
Ps(fvcon)＝Ptyp-10*log10(1+(abs(fvcon/fbwn))^n)  (2)
其中任何频率f归一到fint，被定义为fn，其中fn由公式(3)确定如下。
fn＝modulo(f，fint)   for0＜＝modulo(f，fint)＜＝0.5
fn＝1-modulo(f，fint)     for0.5＜＝modulo(f，fint)＜＝1.0
图4所示的预期的寄生电平相对于标准化到整数边界频率fint的系统输出频率绘制出，由给定的候选方案。
示例
参考图1和2本发明上面讨论的用于减少时钟分配系统的寄生的方法的工作的一个实施例，现在用典型的限制进行讨论：
典型的时钟分配系统约束：
fclk-22＝12x122.88MHz＝1474.56MHz.
可用时钟：
所需的输出频率：fo2-66＝2010.1MHz(最好是准确的)
最大基础输出频率＝4GHz
最小基础输出频率＝2GHz
最大参考频率frefmax＝500MHz
最大相位检测频率fpdmax＝100MHz
最小除法器频率Nmin＝20
M的可用值M＝2，3，或5
R的可用值M＝5，6或7
分数模Fixed 224
最小fgcd fpd/2^24
最大Ngcd fpd/Minfgcd
Psmin-110dBc
在这个例子中，使用的主时钟信号的值fCLK由下面表1的M除法器的三个可能的值和R-除法器的三个可能的值相除的九个可能候选示于下表1中。如可以看到的，所有九个候选是具有精确频率的方案的值。
表1：示例的候选方案的表
九个候选方案中，例子1、4和7具有fref等于737.280方案，这超过最大500MHz的约束。用于减少时钟分配系统的寄生的方法拒绝这些候选。然后，该方法确定鉴相器的频率限制，fpd，使用fpd＝fref/R。
在这个例子中，fpd的计算值被表示为fref和R的值：
147.46  98.30  58.98
122.88  81.92  49.15
105.33  70.22  42.13
如示于下表2中，其余例子2、3、5、6、8和9均具有可接受的fpd的范围：
表2：由Maxfpd约束的候选
接下来计算每个方案的最接近整数边界。超出范围的值Nint由用于减少时钟分配系统的寄生的方法消除。在这个例子中，小于20的所有Nint值被消除。如下面表3所示，例子2、3、5、6、8和9均具有大于或等于20的可接受Nint的值。
表3：Nint的最小值的候选范围>＝20
使用上述公式(1)计算搜索预测寄生电平的总和的最低值。在本例中，如示于下表4中，当图1所示的M除法器37设置为3和R除法器40设置为5，并且输出频率是在2010.1MHz和P1＝1时，例子2产生-lOldBc的最低预测寄生值。
给予以上相同的输入的条件，但输出频率设置为1005.05MHz，仅输出除法器p1会改变成p1等于2。
例子2的gcd频率还存在输出信号例如，fo2-66的精确方案，在例子2中，fpd等于至4kHz，其大于所需2Λ24的fpd(大约等于8.8Hz)。
表4：最低预测寄生电平
图3的120显示了本发明的一个或多个实施例的用于减少时钟分配系统的寄生的方法的一些优点。曲线130示出了图1中示范性时钟分配系统14测量的最坏情况的寄生信号，测量作为输出频率的函数。在本实施例中，示出了合成器38的输出包括集成的宽带合成器集成电路，其中合成输出信号fo1-64的相位检测器42的频率，M-除法器37、R-除法器40和Nf-除法器46和整数除法器48的所需的设置根据本发明的一个或多个实施例的用于减少时钟分配系统的寄生的方法得到了优化。在本例中，图3中120使用固定的时钟，fclk-22生成，设定在983.04MHz。最坏的情况下在每个工作输出频率fo1-64计算出寄生电平，由曲线130示出。M除法器37和R除法器40设置由减少时钟分配系统的寄生的方法确定、由曲线132和134表示。对图2中的Nf-46除法器的设置，是在给定的输出频率运行所需的自然设置，使用fclk-22和所选择M-除法器37和R-40除法器的候选。在每个输出频率和设定示出的实际寄生电平的测量曲线136显示出了使用本发明的一个或多个实施例的用于减少时钟分配系统的寄生的方法计算结果的良好一致性。其中存在小差异的区域可以通过对方法增加进一步的限制以改善。限制的例子可能限制方案，在有问题的区域仅使用Nf的偶数值。这样精选是基于对使用中的实际的方案或集成电路的观察，和本发明的一个或多个实施例的用于减少时钟分配系统的寄生的方法的简单扩展。
虽然本发明的具体特征示于一些附图中而不在其他附图中，这仅仅是为了方便，因为每个特征可以与本发明的其它任何特征结合。本文所使用词语“包括”，“包含”，“具有”和“包含”的是要被广泛地和全面地解释，并且不限于任何物理互连。此外，在本申请中公开的任何实施例不应被理解为唯一可能的实施例。
此外，任何专利申请本专利的审查过程中提出的修订并不是对所提交申请的权利要求的元素的不主张：那些本领域技术人员不能合理地预期起草涵盖所有可能等同的权利要求，在修改时许多等同将不可预见和超出所要交出(如果有的话)内容的公平的解释，修改的基本原理可以不超过相对于许多等同的关系，和/或还有很多其他的原因申请人不能被指望来描述修订的权利要求元素的某些非实质性的替代。
本领域技术人员将想到其他实施方案，并且是在以下权利要求之内。

Claims (20)

1.一种用于减少时钟分配系统的寄生的方法，所述方法包括：
a)提供系统控制器；
b)提供时钟分配系统，包括：
主时钟子系统响应于外部参考信号经配置以产生主时钟信号和一个或多个中间时钟信号、每个是主时钟信号的分数，以及
一个或多个小数合成器、每个响应于所述一个或多个中间时钟信号的一个，每个被配置为基于来自所述系统控制器的指令生成在从宽范围的可能的输出频率的期望频率的输出信号；
c)在其工作前输入时钟分配系统的特征；
d)计算作为小数偏移值函数的整数边界寄生的预期水平来选择工作的优选区域；
e)提供工作的输出信号的所需频率；
f)基于在优选的预定区域内的所述小数偏移值选择整数边界方案；和
g)编程所述主时钟子系统和所述一个或多个小数合成器与所述整数边界方案；和
h)根据需要重复步骤e)到g)。
2.如权利要求1所述的方法，其中所述外部基准信号具有固定频率。
3.如权利要求1所述的方法，其中，所述时钟分配子系统的特征包括IB寄生电平和更高阶的IB寄生电平在一个或以上的小数合成器的寄生电平的典型工作范围。
4.根据权利要求1所述的方法，其中，所述时钟分配子系统的特征包括IB寄生的典型寄生滚降率或更高阶的IB寄生当所述一个或多个小数合成器被调谐远离IB或更高阶的IB。
5.根据权利要求1所述的方法，其中，所述时钟分配子系统的输入特征包括所述一个或多个小数合成器的典型的环路带宽。
6.如权利要求1所述的方法，其中，所述时钟分配子系统的输入特征包括由所述主时钟子系统合成的参考时钟信号。
7.如权利要求6所述的方法，其中，所述参考时钟信号具有固定频率。
8.如权利要求1所述的方法，其中，所述时钟分配子系统的输入特征包括主时钟子系统的M-除法器设置的可实现范围。
9.如权利要求1所述的方法，其中，所述时钟分配子系统的输入特征包括所述主时钟子系统和所述一个或多个频率合成器的R-除法器设置的可实现范围。
10.如权利要求1所述的方法，其中所述时钟分配子系统的输入特征包括所述一个或多个小数合成器的每个小数除法器的最小限制和最大限制。
11.如权利要求1所述的方法，其中，所述时钟分配系统的输入特征包括所述输出信号的频率和所述一个或多个小数合成器的输入的相位检测器频率的最大公约除法器值的最大限制和最小限制。
12.如权利要求1所述的方法，其中，所述时钟分配系统的输入特征包括被排除在外的小数除法器的特定整数部分值。
13.如权利要求1所述的方法，其中，所述时钟分配系统的输入特征包括在所述一个或多个小数合成器的输入的中间时钟频率的最小限制或最大限制。
14.如权利要求1所述的方法，其中，所述时钟分配系统的输入特征包括在所述一个或多个小数合成器输入的相位检测器时钟频率的最小限制或最大限制。
15.如权利要求1所述的方法，其中，所述时钟分配系统的输入特征包括具有固定模数的所述一个或多个小数合成器。
16.如权利要求1所述的方法，其中，所述时钟分配系统的输入特征包括IB寄生或更高阶的IB寄生的最小寄生电平，当所述一个或多个小数合成器调谐远离IB或更高阶的IB。
17.如权利要求1所述的方法，其中，所述时钟分配系统的输入特征包括所述一个或多个小数合成器的小数除法器的允许值。
18.如权利要求1所述的方法，其中，所述时钟分配系统的输入特征包括一个或多个小数合成器的压控振荡器的频率的最小限制或最大限制。
19.如权利要求1所述的方法，其中，所述时钟分配系统的输入特征包括在所述一个或多个小数合成器输出的除法器的可用值。
20.一种用于减少时钟分配系统的寄生的方法，该方法包括：
a)提供系统控制器；
b)提供时钟分配系统，包括：
主时钟子系统响应于外部参考信号经配置以产生主时钟信号和一个或多个中间时钟信号、每个是主时钟信号的分数，以及
一个或多个小数合成器、每个响应于所述一个或多个中间时钟信号的一个，每个被配置为基于来自所述系统控制器的指令生成在从宽范围的可能的输出频率的期望频率的输出信号；
c)在其工作前输入时钟分配系统的特征；
d)提供输出信号所希望的工作频率；
e)计算所述一个或多个中间时钟信号的可能候选频率；
f)计算所述一个或多个小数合成器的每个的相位检测器的可能候选频率；
g)计算每个候选频率的从最接近的整数边界(IB)的频率偏移；
h)计算所述每个候选频率的输出信号的整数部分和小数部分；
i)拒绝所述时钟分配系统的特征的可接受的范围外的任何候选频率；
j)计算每个剩余候选频率所述整数边界寄生的预期水平；
k)如果任何候选频率为整数边界方案，选择该候选频率方案，否则，选择产生整数边界寄生的最低预期水平的候选频率方案；
l)编程主时钟子系统和所述一个或多个小数合成器与候选频率方案；和
m)按需要重复步骤d)到l)。
CN201380056595.6A 2012-10-30 2013-10-25 一种用于减少时钟分配系统的杂散的方法 Active CN104769839B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/663,926 US8618841B1 (en) 2012-10-30 2012-10-30 Method for reducing spurious for a clock distribution system
US13/663,926 2012-10-30
PCT/US2013/066785 WO2014070601A1 (en) 2012-10-30 2013-10-25 A method for reducing spurious for a clock distribution system

Publications (2)

Publication Number Publication Date
CN104769839A true CN104769839A (zh) 2015-07-08
CN104769839B CN104769839B (zh) 2018-02-06

Family

ID=49776042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380056595.6A Active CN104769839B (zh) 2012-10-30 2013-10-25 一种用于减少时钟分配系统的杂散的方法

Country Status (5)

Country Link
US (1) US8618841B1 (zh)
EP (1) EP2915248B1 (zh)
CN (1) CN104769839B (zh)
TW (1) TWI530084B (zh)
WO (1) WO2014070601A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108809305B (zh) * 2018-05-02 2021-10-08 深圳市鼎阳科技股份有限公司 一种减小射频信号源杂散的方法和射频信号源

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030199253A1 (en) * 2001-07-31 2003-10-23 Intel Corporation Multi-frequency synthesizer apparatus and method
US20030229815A1 (en) * 2002-06-11 2003-12-11 Rohm Co., Ltd. Clock generation system
CN101228695A (zh) * 2005-07-21 2008-07-23 艾利森电话股份有限公司 用于收发器频率合成的方法及装置
US8228102B1 (en) * 2010-03-03 2012-07-24 Altera Corporation Phase-locked loop architecture and clock distribution system

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5028887A (en) * 1989-08-31 1991-07-02 Qualcomm, Inc. Direct digital synthesizer driven phase lock loop frequency synthesizer with hard limiter
US5144254A (en) * 1991-09-30 1992-09-01 Wilke William G Dual synthesizer including programmable counters which are controlled by means of calculated input controls
US5521533A (en) 1994-09-16 1996-05-28 Rockwell International Apparatus and method for spurious signal reduction in direct-digital synthesizers
JP3319677B2 (ja) 1995-08-08 2002-09-03 三菱電機株式会社 周波数シンセサイザ
US5994765A (en) 1996-07-01 1999-11-30 Sun Microsystems, Inc. Clock distribution network with efficient shielding
US7657773B1 (en) 2006-06-22 2010-02-02 Lattice Semiconductor Corporation Clock distribution chip for generating both zero-delay and non-zero-delay clock signals
US7848266B2 (en) * 2008-07-25 2010-12-07 Analog Devices, Inc. Frequency synthesizers for wireless communication systems
US8531217B2 (en) * 2009-04-10 2013-09-10 Hittite Microwave Corporation Fractional-N frequency synthesizer having reduced fractional switching noise
US8477444B1 (en) * 2009-05-27 2013-07-02 Marvell International Ltd. Clock frequency synchronization for magnetic recording device
US8125277B1 (en) * 2009-10-02 2012-02-28 Rockwell Collins, Inc. Dual loop frequency synthesizer
US8792581B2 (en) 2010-02-18 2014-07-29 Telefonaktiebolaget Lm Ericsson (Publ) RF clock generator with spurious tone cancellation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030199253A1 (en) * 2001-07-31 2003-10-23 Intel Corporation Multi-frequency synthesizer apparatus and method
US20030229815A1 (en) * 2002-06-11 2003-12-11 Rohm Co., Ltd. Clock generation system
CN101228695A (zh) * 2005-07-21 2008-07-23 艾利森电话股份有限公司 用于收发器频率合成的方法及装置
US8228102B1 (en) * 2010-03-03 2012-07-24 Altera Corporation Phase-locked loop architecture and clock distribution system

Also Published As

Publication number Publication date
TW201429155A (zh) 2014-07-16
EP2915248B1 (en) 2018-12-05
US8618841B1 (en) 2013-12-31
TWI530084B (zh) 2016-04-11
EP2915248A1 (en) 2015-09-09
CN104769839B (zh) 2018-02-06
WO2014070601A1 (en) 2014-05-08
EP2915248A4 (en) 2016-08-03

Similar Documents

Publication Publication Date Title
US10862486B2 (en) All-digital phase locked loop using switched capacitor voltage doubler
US20090296878A1 (en) Frequency divider
US7446578B2 (en) Spread spectrum clock generator
US6946884B2 (en) Fractional-N baseband frequency synthesizer in bluetooth applications
US7236024B2 (en) Configurable circuit structure having reduced susceptibility to interference when using at least two such circuits to perform like functions
US20090267661A1 (en) Pll control circuit
EP1098433B1 (en) Frequency synthesizer and oscillation frequency control method
WO2019009978A1 (en) METHOD AND APPARATUS FOR SYNCHRONIZATION BASED ON DIGITAL TIME CONVERSION (DTS) IN COMPUTER SYSTEMS
US7127225B2 (en) Accumulator controlled prescaler in a phased locked loop
JP2009533931A (ja) 位相同期回路を設定する方法およびシステム
US7310009B2 (en) Phase locked loop circuit having deadlock protection circuit and methods of operating same
JP2008172512A (ja) 周波数シンセサイザ及びフェーズロックループ、並びにクロック生成方法
CN104769839A (zh) 一种用于减少时钟分配系统的寄生的方法
US7733137B2 (en) Design structures including multiple reference frequency fractional-N PLL (phase locked loop)
JP2017169109A (ja) クロック生成回路及びクロック生成方法
CN115514320A (zh) 时钟集成电路和包括时钟集成电路的装置
US7256630B2 (en) System and method for PLL control
JP2008109452A (ja) Ｐｌｌ回路
JP4967400B2 (ja) クロック分周器
KR100502932B1 (ko) 주파수 변환 장치 및 이를 이용한 플라즈마 디스플레이패널의 구동 장치
US8618840B1 (en) Frequency synthesizer tuning
Hu et al. A Programmable Frequency Divider in 0.18 um (micro-meter) CMOS Library
Hassan Design & Implementation of High Switching & Low Phase Noise Frequency Synthesizer
JP2005020253A (ja) デジタルｐｌｌ回路
JP2007235523A (ja) 周波数シンセサイザ、それを用いた無線通信システム及び周波数シンセサイザの制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Massachusetts USA

Applicant after: Hittite microwave special limited liability company

Address before: Massachusetts USA

Applicant before: Hittite Microwave Corp

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant