CN104753487B - 扼流器及其所适用的电磁干扰滤波器 - Google Patents

Abstract

本发明关于一种扼流器，应用于电磁干扰滤波器。电磁干扰滤波器具有接收第一输入电源的第一路滤波电路以及接收第二输入电源的第二路滤波电路。扼流器包含磁芯组及四组绕组，其中磁芯组包括第一磁芯及第二磁芯。第一绕组及第二绕组各自直接缠绕于第一磁芯上。第三绕组及第四绕组各自直接缠绕于第二磁芯上。第一绕组串联连接于第一路滤波电路的第一正路径上，第二绕组串联连接于第二路滤波电路的第二正路径上，第三绕组串联连接于第一路滤波电路的第一负路径上，第四绕组串联连接于第二路滤波电路的第二负路径上。

Description

扼流器及其所适用的电磁干扰滤波器

技术领域

本发明关于一种扼流器，尤指一种可应用于接收双输入电源的滤波器中，以解决电磁干扰的扼流器及其所适用的电磁干扰滤波器。

背景技术

随着科技的进步与发展，各种类型的电器非常普遍且使用亦频繁，而运用电器不免会使用到电源，才能使电器正常运作。然而当电器需使用交流电源来进行运作时，可能会因为电源的供应、高频变压器或是其他组件的寄生电容或是杂散电容的运作等原因，使得由交流电源所供应的电流中，夹带着噪声电流，这即是电磁干扰(ElectromagneticInterference；EMI)现象。

一般而言，使用交流电源会产生的噪声包含差模噪声(differential modenoise)以及共模噪声(common mode noise)，而电磁干扰滤波器可作为电源抗电磁辐射的第一道防线，电磁干扰滤波器主要由扼流器(choke)和电容器(capacitor)所组成，其中扼流器为感性组件，用以抑制噪声产生，且一般皆由至少一绕组、一磁芯组以及供绕组缠绕的一绕线架所构成。

虽然电磁干扰滤波器确实可藉由扼流器抑制噪声产生，然而当具有一阶滤波功能的电磁干扰滤波器的电路架构为具有两路的滤波电路，以对应接收双输入(dual-input)电源，亦即双组电源时，为了使接收双组电源的电磁干扰滤波器可抑制噪声产生，现有作法仅能设置两个独立的扼流器于电磁干扰滤波器中，使每一扼流器与其中一路的滤波电路连接，以藉由每一扼流器来抑制所对应的滤波电路所接收的电源的噪声。

如此一来，将使得电磁干扰滤波器因需设置两个独立的扼流器而导致生产成本提高，且需较多空间来容纳两个独立的扼流器。此外，当电磁干扰滤波器的两输入端所接收的双组电源的电压值不同时，将可能导致由每一路滤波电路的正端流入扼流器的电流不等于经扼流器而流出每一路滤波电路的负端的电流，使扼流器为不平衡状态而产生饱和，导致扼流器上的阻抗变得极小，如此一来，流过扼流器的电流便会变得非常大，使得扼流器以及电磁干扰滤波器内部的其他组件会瞬间烧毁或是无法正常运作。

发明内容

本发明的主目的为提供一种扼流器及其所适用的电磁干扰滤波器，其中扼流器具有四个绕组，且直接缠绕于同一磁芯组上。此外，当扼流器应用于可接收双组电源的电磁干扰滤波器中时，扼流器的四组绕组中的两组绕组分别连接于电磁干扰滤波器的第一路滤波电路的正路径及负路径上，而扼流器的四组绕组中的另两组绕组则分别连接于电磁干扰滤波器的第二路滤波电路的正路径及负路径上，以解决现有可接收双组电源的电磁干扰滤波器因需设置两个独立的扼流器而导致生产成本提高，以及现有接收双组电源的电磁干扰滤波器在双组电源的电压值不同时，电磁干扰滤波器内的扼流器产生饱和情况，导致扼流器以及电磁干扰滤波器内部的其他组件会瞬间烧毁或是无法正常运作等缺失。

为达上述目的，本发明的较佳实施态样为提供一种扼流器，其应用于抑制电磁干扰的电磁干扰滤波器中。电磁干扰滤波器具有接收第一输入电源的第一路滤波电路以及接收第二输入电源的第二路滤波电路。扼流器包含磁芯组及四组绕组，其中磁芯组包括第一磁芯及第二磁芯。第一绕组及第二绕组各自直接缠绕于第一磁芯上。第三绕组及第四绕组各自直接缠绕于第二磁芯上。第一绕组串联连接于第一路滤波电路的第一正路径上，第二绕组串联连接于第二路滤波电路的第二正路径上，第三绕组串联连接于第一路滤波电路的第一负路径上，第四绕组串联连接于第二路滤波电路一第二负路径上。

为达上述目的，本发明又提供一较佳实施态样为一种电磁干扰滤波器，接收第一输入电源以及第二输入电源。电磁干扰滤波器包含第一路滤波电路、第二路滤波电路及第一扼流器。第一路滤波电路用以抑制第一输入电源的电磁干扰，且具有第一正路径以及第一负路径。第二路滤波电路用以抑制第二输入电源的电磁干扰，且具有第二正路径以及第二负路径。第一扼流器包含：第一磁芯组，包括第一磁芯及第二磁芯；第一绕组及第二绕组，各自直接缠绕于第一磁芯上；第三绕组及第四绕组，各自直接缠绕于第二磁芯上。其中，第一绕组串联连接第一正路径上，第二绕组串联连接第二正路径上，第三绕组串联连接于第一负路径上，第四绕组串联连接于第二负路径上。

为达上述目的，本发明再提供一较佳实施态样为一种扼流器，其应用于抑制电磁干扰的电磁干扰滤波器中。电磁干扰滤波器具有接收第一输入电源的第一路滤波电路以及接收第二输入电源的第二路滤波电路。扼流器包含：第一磁芯组，包括第一磁芯及第二磁芯；第一绕组及第二绕组，各自直接缠绕于第一磁芯上；第三绕组及第四绕组，各自直接缠绕于第二磁芯上；第二磁芯组，包括第三磁芯以及第四磁芯；第五绕组及第六绕组，各自直接缠绕于第三磁芯上；第七绕组及第八绕组，各自直接缠绕于第四磁芯上。其中，第一绕组及第五绕组串联连接，且第一绕组及该第五绕组与第一路滤波电路的第一正路径连接，第二绕组及第六绕组串联连接，且第二绕组及第六绕组与第二路滤波电路的第二正路径连接，第三绕组及第七绕组串联连接，且第三绕组及第七绕组与第一路滤波电路的第一负路径连接，第四绕组及第八绕组串联连接，且第四绕组及第八绕组与第二路滤波电路的第二负路径连接。

附图说明

图1为本发明较佳实施例的电磁干扰滤波器的电路结构示意图。

图2A为图1所示的扼流器的组合结构立体示意图。

图2B为图2A所示的扼流器的分解结构立体示意图。

图2C为图2A所示的扼流器于部分组件组合时的立体示意图。

图3为本发明图1所示的电磁干扰滤波器的另一变化例的电路结构示意图。

图4A为本发明另一较佳实施例的扼流器的组合结构立体示意图。

图4B为图4A所示的扼流器的分解结构立体示意图。

图4C为图4B所示的扼流器于部分组件组合时的立体示意图。

图5为图4A所示的扼流器取代图1所示的第一扼流器以及第二扼流器而应用于图1所示的电磁干扰滤波器时的电磁干扰滤波器的部分电路结构示意图。

其中，附图标记说明如下：

1：电磁干扰滤波器

2：第一路滤波电路

20、30：瞬态电压抑制电路

3：第二路滤波电路

4：第一扼流器

40、60：第一磁芯组

400、600：第一磁芯

401、601：第二磁芯

41、62：第一绕组

42、63：第二绕组

43、64：第三绕组

44、65：第四绕组

5：第二扼流器

50、61：第二磁芯组

51、66：第五绕组

52、67：第六绕组

53、68：第七绕组

54、69：第八绕组

6：扼流器

610：第三磁芯

611：第四磁芯

T₁至T₈、T₁’至T₈’：独立接脚

T₉’至T₁₂’：共享接脚

T₉₀’、T₉₁’、T₁₀₀’、T₁₀₁’、T₁₁₀’、T₁₁₁₀’、T₁₂₀’、T₁₂₁’：子接脚

P₁：第一正路径

P₂：第一负路径

P₃：第二正路径

P₄：第二负路径

V₁：第一输入电源

V₂：第二输入电源

T_in1：第一正输入端

T_in2：第一负输入端

T_in3：第二正输入端

T_in4：第二负输入端

T_out1：第一正输出端

T_out2：第一负输出端

T_out3：第二正输出端

T_out4：第二负输出端

C₁至C₁₂：第一至第十二滤波电容

C₁₃至C₁₄：第一至第二跨接电容

G：共接端

D：瞬态电压抑制器

具体实施方式

体现本发明特征与优点的一些典型实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的态样上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及附图在本质上当作说明之用，而非架构于限制本发明。

请参阅图1及图2A至2C，其中，图1为本发明较佳实施例的电磁干扰滤波器的电路结构示意图，图2A为图1所示的扼流器的组合结构立体示意图，图2B为图2A所示的扼流器的分解结构立体示意图，图2C为图2A所示的扼流器于部分组件组合时的立体示意图。本发明较佳实施例的电磁干扰滤波器1接收一第一输入电源V₁以及一第二输入电源V₂，并滤除第一输入电源V₁以及第二输入电源V₂中的电磁干扰，以将滤除电磁干扰后的第一输入电源V₁以及第二输入电源V₂提供给连接于电磁干扰滤波器1的输出端的至少一电源转换电路(未图标)，电磁干扰滤波器1包含一第一路滤波电路2、一第二路滤波电路3以及一第一扼流器4。其中第一路滤波电路2接收第一输入电源V₁，且抑制第一输入电源V₁的电磁干扰，并包含一第一正路径(正端电能传输路径)P₁以及第一负路径(负端电能传输路径)P₂，第一滤波电路2藉由第一正路径P₁的一第一正输入端T_in1以及第一负路径P₂的一第一负输入端T_in2接收第一输入电源V₁，并藉由第一正路径P₁及第一负路径P₂传送第一输入电源V₁。第二路滤波电路3接收第二输入电源V₂，且抑制第二输入电源V₂的电磁干扰，并包含一第二正路径P₃以及一第二负路径P₄，第二滤波电路3藉由第二正路径P₃的一第二正输入端T_in3以及第二负路径P₄的一第二负输入端T_in4接收第二输入电源V₂，并藉由第二正路径P3及第二负路径P₄传送第二输入电源V₂。

第一扼流器4包含一第一磁芯组40、一第一绕组41、一第二绕组42、一第三绕组43以及一第四绕组44。第一磁芯组40可为UU型磁芯组，但不以此为限，该第一磁芯组40包含第一磁芯400以及第二磁芯401。第一绕组41及第二绕组42相互分离地直接缠绕于第一磁芯400上，第三绕组43以及第四绕组44相互分离地直接缠绕于第二磁芯401上。此外，第一绕组41串联连接于第一路滤波电路2的第一正路径P₁上，第二绕组42串联连接于第二路滤波电路3的第二正路径P₃上，第三绕组43串联连接于第一路滤波电路2的第一负路径P₂上，第四绕组44串联连接于第二路滤波电路3的第二负路径P₄上，因此第一绕组41实际上接收第一输入电源V₁的正电压，第二绕组42实际上接收第二输入电源V₂的正电压，第三绕组43实际上接收第一输入电源V₁的负电压，第四绕组44实际上接收第二输入电源V₂的负电压。

于一些实施例中，第一扼流器4的第一绕组41、第二绕组42、第三绕组43以及第四绕组44(可为但不限于)由铜片缠绕所构成，因此可提升第一绕组41至第四绕组44的耐压度、耐流度及散热效率，进而使第一扼流器4可运用于需输出大电流或高功率的应用，其中铜片以具有绝缘层为较佳，可替换地，铜片亦可与贴附的绝缘片或绝缘胶带一同缠绕。此外，由于本发明实施例的第一扼流器4将第一绕组41、第二绕组42、第三绕组43以及第四绕组44分别直接缠绕于第一磁芯组40的第一磁芯400以及第二磁芯401上，如此一来，无须如现有扼流器需具有绕线架以缠绕绕组，因此本发明的第一扼流器4不但可因节省绕线架而降低生产的成本，同时，可当第一扼流器4运用于输出大电流或高功率的应用时，可避免绕线架因不耐高电压或耐高电流而导致烧毁的情况发生。

于本实施例中，第一扼流器4更具有多个独立接脚，例如图2A至2C所示的八个独立接脚T₁～T₈，其中两个独立接脚T₁、T₂分别与第一绕组41的两出线端连接，两个独立接脚T₃、T₄分别与第二绕组42的两出线端连接，两个独立接脚T₅、T₆分别与第三绕组43的两出线端连接，两个独立接脚T₇、T₈分别与第四绕组44的两出线端连接。

请再参阅图1，于本实施例中，电磁干扰滤波器1更具有至少一个第一滤波电容C₁、至少一个第二滤波电容C₂、至少一个第三滤波电容C₃以及至少一个第四滤波电容C₄，例如图1所示，电磁干扰滤波器1可具有四个第一滤波电容C₁、四个第二滤波电容C₂、四个第三滤波电容C₃以及四个第四滤波电容C₄。每一第一滤波电容C₁的一端连接于第一正路径P₁且位于第一绕组41以及第一正输入端T_in1之间，每一第一滤波电容C1的另一端连接于一共接端G，例如接地点(ground)。每一第二滤波电容C₂的一端连接于第一负路径P₂且位于第三绕组43以及第一负输入端T_in2之间，每一第二滤波电容C₂的另一端连接于共接端G。每一第三滤波电容C₃的一端连接于第二正路径P₃且位于第二绕组42以及第二正输入端T_in3之间，每一第三滤波电容C₃的另一端连接于共接端G。每一第四滤波电容C₄的一端连接于第二负路径P₄且位于第四绕组44以及第二负输入端T_in4之间，每一第四滤波电容C₄的另一端连接于共接端G。第一滤波电容C₁至第四滤波电容C₄用以滤波。

此外，电磁干扰滤波器1更具有一第五滤波电容C₅以及一第六滤波电容C₆。第五滤波电容C₅的一端连接于第一正路径P₁且位于第一正输入端T_in1以及第一绕组41之间，第五滤波电容C₅的另一端连接于第一负路径P₂上且位于第一负输入端T_in2以及第三绕组43之间。第六滤波电容C₆的一端连接于第二正路径P₃且位于第二正输入端T_in3以及第二绕组42之间，第六滤波电容C₆的另一端连接于第二负路径P₄且位于第二负输入端T_in4以及第四绕组44之间。第五滤波电容C₅以及第六滤波电容C₆用以滤波。

再者，如图1所示，本发明的电磁干扰滤波器1更具有结构完全相同于第一扼流器4的一第二扼流器5，换言之，第二扼流器5包含具有两个磁芯的一第二磁芯组50、一第五绕组51、一第六绕组52、一第七绕组53以及一第八绕组54，其中第五绕组51及第六绕组52同于第一绕组41以及第二绕组42而相互分离地缠绕于磁芯组50的其中之一磁芯上，第七绕组53以及第八绕组54同于第三绕组43及第四绕组44而相互分离地缠绕于磁芯组50的另一磁芯上。第五绕组51连接第一正路径P₁上而与第一绕组41串联连接，且连接于第一绕组41以及第一正路径P₁的一第一正输出端T_out1之间。第六绕组52连接第二正路径P₃上而与第二绕组42串联连接，且连接于第二绕组42以及第二正路径P₃的一第二正输出端T_out3之间。第七绕组53连接于第一负路径P₂而与第三绕组43串联连接，且连接于第三绕组43以及第一负路径P₂的一第一负输出端T_out2之间。第八绕组54连接于第二负路径P₄上而与第四绕组44串联连接，且连接于第四绕组44以及第二负路径P₄的一第二负输出端T_out4之间。第二扼流器5的结构相同于第一扼流器4，故第二扼流器5的细部结构于此不再赘述。本发明的电磁干扰滤波器1藉由第一扼流器4及第二扼流器5构成具两阶滤波功能的滤波器。

于其它实施例中，电磁干扰滤波器1更具有一第七滤波电容C₇以及一第八滤波电容C₈。第七滤波电容C₇的一端连接于第一正路径P₁且位于第一绕组41以及第五绕组51之间，第七滤波电容C₇的另一端连接于第一负路径P₂且位于该第三绕组43以及第七绕组53之间。第八滤波电容C₈的一端连接于第二正路径P₃且位于第二绕组42以及第六绕组52之间，第八滤波电容C8的另一端连接于第二负路径P₄且位于第四绕组44以及第八绕组54之间。第七滤波电容C₇及第八滤波电容C₈用以滤波。

另外，电磁干扰滤波器1亦可具有一第九滤波电容C₉、一第十滤波电容C₁₀、第十一滤波电容C₁₁以及第十二滤波电容C₁₂。第九滤波电容C₉的一端连接于第一正路径P₁且位于第一绕组41以及第五绕组51之间，第九滤波电容C₉的另一端连接于共接端G。第十滤波电容C₁₀的一端连接于第一负路径P₂且位于第三绕组43以及第七绕组53之间，第十滤波电容C₁₀的另一端连接于共接端G。第十一滤波电容C11的一端连接于第二正路径P₃且位于第二绕组42以及第六绕组52之间，第十一滤波电容C11的另一端连接于共接端G。第十二滤波电容C12的一端连接于第二负路径P₄且位于第四绕组44以及第八绕组54之间，第十二滤波电容C₁₂的另一端连接于共接端G。第九滤波电容C₉至第十二滤波电容C₁₂用以滤波。

由上可知，由于本发明的第一扼流器4将第一绕组41至第四绕组44各自直接缠绕于单一第一磁芯组40的第一磁芯400以及第二磁芯401上，因此本发明可接收第一输入电源V₁及第二输入电源V₂的电磁干扰滤波器1便可仅使用单一组的扼流器4，以藉由扼流器4中分别连接于第一路滤波电路2的第一正路径P₁及第一负路径P₂的第一绕组41与第三绕组43、分别连接于第二路滤波电路3的第二正路径P₃及第二负路径P₄的第二绕组42以及第四绕组44来滤除噪声，因此相较于现有接收双组电源且为一阶滤波功能的电磁干扰滤波器需使用两组独立的扼流器来滤除噪声，本发明的电磁干扰滤波器1实因使用单一组的扼流器1而比使用两组独立的扼流器减少了一组磁芯组，故可降低电磁干扰滤波器1的生产成本。

此外，由于本发明的扼流器4将第一绕组41至第四绕组44直接缠绕于第一磁芯组40上，以藉由第一绕组41至第四绕组4来接收第一输入电源V₁以及第二输入电源V₂，藉此在第一输入电源V₁以及第二输入电源V₂之间不平衡而产生电压值差异的情况下，可使由电磁干扰滤波器1的正端流入单一第一磁芯组40的电能实际上为第一输入电源V₁以及第二输入电源V₂的总和，而经由单一第一磁芯组40流出电磁干扰滤波器1的负端的电能亦为第一输入电源V₁以及第二输入电源V₂的总和，亦即流入单一第一磁芯组40的电能等于流出单一第一磁芯组40的电能，如此一来，可避免第一磁芯组40在第一输入电源V₁以及第二输入电源V₂不平衡而产生电压值差异时发生饱和的情况，进而解决第一扼流器4以及电磁干扰滤波器1内部的其他组件会瞬间烧毁或是无法正常运作的问题。

于一些实施例中，如图3所示，第一负路径P₂的第一负输出端T_out2以及第二负路径P₄的第二负输出端T_out4更可以连接而形成短路状态，此时第一路滤波电路2以及第二路滤波电路3并非为相互独立绝缘的电路，因此当例如第一路滤波电路2所接收的第一输入电源V₁的电压不足时，第二路滤波电路3所接收的第二输入电源V₂的电压可分享给第一路滤波电路2使用，反之，当例如第二路滤波电路3所接收的第二输入电源V₂的电压不足时，第一路滤波电路2所接收的第一输入电源V₁的电压可分享给第二路滤波电路3使用。

此外，当第一输入电源V₁的电压值与第二输入电源V₂的电压值不平衡而产生差异情况时，为了加强此状态下的滤波效果，于其它实施例中，如图1及图3所示，电磁干扰滤波器1更可具有一第一跨接电容C₁₃及第二跨接电容C₁₄，其中第一跨接电容C₁₃跨接于第一路滤波电路2的第一正路径P1以及第二路滤波电路3的第二正路径P₃之间，亦即第一跨接电容C₁₃的两端分别与第一正路径P₁及第二正路径P₃连接，第二跨接电容C₁₄跨接于第一路滤波电路2的第一负路径_P2以及第二路滤波电路3的第二负路径_P4之间，亦即第二跨接电容C₁₄的两端分别与第一负路径P₂及第二负路径P₄连接。

于上述该些实施例中，第一滤波电容C₁至第四滤波电容C₄、第九滤波电容C₉至第十二滤波电容C₁₂与第一扼流器4及/或第二扼流器5相互作用而滤除共模噪声，例如滤除频率为30MHZ～50MHZ的噪声，至于第五电容C₅至第八电容C₈、第一跨接电容C₁₃及第二跨接电容C₁₄用以滤除差模噪声，例如150K～10MHZ的噪声，因此第五电容C₅至第八电容C₈、第一跨接电容C₁₃及第二跨接电容C₁₄的电容值相对大于第一滤波电容C₁至第四滤波电容C₄、第九滤波电容C₉至第十二滤波电容C₁₂的电容值。

于一些实施例中，如图1及3所示，第一路滤波电路2以及第二路滤波电路3更各自具有一瞬态电压抑制电路20、30，瞬态电压抑制电路20连接于第一正路径P₁以及第一负路径P₂之间，且与第一正输出端T_out1及第一负输出端T_out2相邻连接，瞬态电压抑制电路30连接于第二正路径P₃以及第二负路径P₄之间，且与第二正输出端T_out3及第二负输出端T_out4相邻连接。此外，瞬态电压抑制电路20、30分别由两个串联连接的瞬态电压抑制器（TransientVoltage Suppressor；TVS）D所构成，用以抑制突波，亦即当第一输入电源V₁及第二输入电源V₂稳定地输入电磁干扰滤波器1时，瞬态电压抑制电路20、30对电磁干扰滤波器1呈现高阻抗状态，然而当第一输入电源V₁及第二输入电源V₂的电压瞬间升高而出现突波时，由于电压急速增加，因此使得瞬态电压抑制电路20、30的阻抗值迅速下降，并形成一短路状态，进而提供一低阻抗路径，藉此突波电压的电流可被导离而不影响电磁干扰滤波器1，并达到保护电磁干扰滤波器1的功效。

请参阅图4A至4C，其中图4A为本发明另一较佳实施例的扼流器的组合结构立体示意图，图4B为图4A所示的扼流器的分解结构立体示意图，图4C为图4B所示的扼流器于部分组件组合时的立体示意图。本实施例的扼流器6包含第一磁芯组60、第二磁芯组61、第一绕组62、第二绕组63、第三绕组64、第四绕组65、第五绕组66、第六绕组67、第七绕组68以及第八绕组69，其中第一磁芯组60及第二磁芯组61分别可为UU型磁芯组，但不以此为限，且第一磁芯组60包含第一磁芯600以及第二磁芯601，第二磁芯组61包含第三磁芯610及第四磁芯611。第一绕组62及第二绕组63相互分离地直接缠绕于第一磁芯600上，第三绕组64以及第四绕组65相互分离地直接缠绕于第二磁芯601上，第五绕组66及第六绕组67相互分离地直接缠绕于第三磁芯610上，第七绕组68及第八绕组69相互分离地直接缠绕于第四磁芯611上。

此外，本实施例的扼流器6更具有多个独立接脚，例如图4A至4C所示的八个独立接脚T₁’至T₈’，以及多个共享接脚，例如图4A、4C所示的四个共享接脚T₉’至T₁₂’，其中独立接脚T₁’与第一绕组62的一出线端连接，独立接脚T₂’与第二绕组63的一出线端连接，独立接脚T₃’与第三绕组64的一出线端连接，独立接脚T₄’与第四绕组65的一出线端连接，独立接脚T₅’与第五绕组66的一出线端连接，独立接脚T₆’与第六绕组67的一出线端连接，独立接脚T₇’与第七绕组68的一出线端连接，独立接脚T₈’与第八绕组69的一出线端连接，共享接脚T₉’与第一绕组62的另一出线端以及第五绕组66的另一出线端连接，共享接脚T₁₀’与第二绕组63的另一出线端以及第六绕组67的另一出线端连接，共享接脚T₁₁’与第三绕组64的另一出线端以及第七绕组68的另一出线端连接，共享接脚T₁₂’与第四绕组65的另一出线端以及第八绕组69的另一出线端连接。

于上述实施例中，共享接脚T₉’由可相互连接的两子接脚T₉₀’及T₉₁’所构成，共享接脚T₁₀’由可相互连接的两子接脚T₁₀₀’及T₁₀₁’所构成，共享接脚T₁₁’由可相互连接的两子接脚T₁₁₀’及T₁₁₁’所构成，共享接脚T₁₂’由可相互连接的两子接脚T₁₂₀’及T₁₂₁’所构成，其中子接脚T₉₀’及T₉₁’分别与第一绕组62的另一出线端以及第五绕组66的另一出线端连接，子接脚T₁₀₀’及T₁₀₁’分别与第二绕组63的另一出线端以及第六绕组67的另一出线端连接，子接脚T₁₁₀’及T₁₁₁’分别与第三绕组64的另一出线端以及第七绕组68的另一出线端连接，子接脚T₁₂₀’及T₁₂₁’分别与第四绕组65的另一出线端以及第八绕组69的另一出线端连接。

以下将以图5做进一步说明。当以图4A所示的扼流器取代图1所示的第一扼流器以及第二扼流器而应用于图1所示的电磁干扰滤波器时，由于图5所示的电磁干扰滤波器实际上相似于图1所示的电磁干扰滤波器的电路结构，故仅以标示相同符号来代表组件的结构与功能相同，不再赘述图5的电磁干扰滤波器的电路组件。请参阅图5并配合图4A至4C，其中图5为图4A所示的扼流器取代图1所示的第一扼流器以及第二扼流器而应用于图1所示的电磁干扰滤波器时的电磁干扰滤波器的部分电路结构示意图。当本实施例的扼流器6应用于图1所示的电磁干扰滤波器1而取代第一扼流器4以及第二扼流器5，亦构成如图5所示的电磁干扰滤波器1时，此时第一绕组62及第五绕组66串联连接，且第一绕组62与第五绕组66与第一路滤波电路2的第一正路径P₁连接，第二绕组63及第六绕组67串联连接，且第二绕组63及第六绕组67与第二路滤波电路2的第二正路径P₃连接，第三绕组64及第七绕组68串联连接，且第三绕组64及第七绕组68与第一路滤波电路2的第一负路径P₂连接，第四绕组65及第八绕组69串联连接，且第四绕组65及第八绕组69与第二路滤波电路3的第二负路径P₄连接。

由于本实施例的扼流器6由两组磁芯组60、61及八组绕组，亦即第一绕组62至第八绕组69直接组合构成，且将第一绕组62至第四绕组65缠绕于第一磁芯组60上，将第五绕组66至第八绕组69缠绕于第二磁芯组61上，因此当扼流器6应用于电磁干扰滤波器1内时，即可使电磁干扰滤波器1构成具有两阶滤波功能的滤波器，亦即与图1所示的第一扼流器4及第二扼流器5可使电磁干扰滤波器1构成具两阶滤波功能的滤波器的效果相同，而由于本实施例的扼流器6为单一的独立组件，因此在安装设置及整理上相较于使用两个独立组件的第一扼流器4及第二扼流器5更为方便。此外，相较于图1所示的第一扼流器4以及第二扼流器5分别具有八个独立接脚，亦即接脚总和为十六个，由于本发明的扼流器6仅具有八个独立接脚及四个共同接脚，亦即接脚总和为十二个，因此本实施例的扼流器6在安装设置上同样更为方便。

综上所述，本发明提供一种扼流器及其所适用的电磁干扰滤波器，其中扼流器将第一绕组至第四绕组直接缠绕于单一磁芯组上，且当应用于接收双组电源的电磁干扰滤波器中时，扼流器的第一绕组至第四绕组分别连接于电磁干扰滤波器内不同的电能传输路径上来接收第一输入电源以及第二输入电源，因此相较于现有接收双组电源的电磁干扰滤波器需使用两组独立的扼流器来滤除噪声，本发明的电磁干扰滤波器不但可因仅使用具有一组磁芯组的单一组扼流器来降低生产成本，且当电磁干扰滤波器所接收的第一输入电源以及第二输入电源之间发生不平衡而具有电压值差异时，扼流器的磁芯组亦可避免发生饱和的情况，进而使扼流器以及电磁干扰滤波器内部的其他组件不会因磁芯组饱和而产生烧毁或是无法正常运作的情况。

本发明得由本领域技术人员任施匠思而为诸般修饰，然皆不脱如附权利要求书所欲保护者。

Claims (20)

1.一种扼流器，应用于抑制电磁干扰的一电磁干扰滤波器中，其中该电磁干扰滤波器具有接收一第一输入电源的一第一路滤波电路以及接收一第二输入电源的一第二路滤波电路，该扼流器包含：

一磁芯组，包括一第一磁芯及一第二磁芯，且该第一磁芯物理连接于该第二磁芯；

一第一绕组及一第二绕组，各自直接缠绕于该第一磁芯上；以及

一第三绕组及一第四绕组，各自直接缠绕于该第二磁芯上；

其中，该第一绕组串联连接于该第一路滤波电路的一第一正路径上，该第二绕组串联连接于该第二路滤波电路的一第二正路径上，该第三绕组串联连接于该第一路滤波电路的一第一负路径上，该第四绕组串联连接于该第二路滤波电路一第二负路径上。

2.根据权利要求1所述的扼流器，其中该第一滤波电路的该第一正路径以及该第一负路径接收及传送该第一输入电源，该第二滤波电路的该第二正路径以及该第二负路径接收及传送该第二输入电源。

3.根据权利要求1所述的扼流器，其中该磁芯组为UU型磁芯组。

4.根据权利要求1所述的扼流器，其中该第一绕组、该第二绕组、该第三绕组以及该第四绕组分别由一铜片所构成，其中该铜片具有一绝缘层，或该铜片与一绝缘片或一绝缘胶带一同缠绕。

5.根据权利要求1所述的扼流器，其还包含八个独立接脚，其中该第一绕组、该第二绕组、该第三绕组及该第四绕组各自的两出线端分别连接该八个独立接脚中所对应的两个该独立接脚。

6.一种电磁干扰滤波器，接收一第一输入电源以及一第二输入电源，该电磁干扰滤波器包含：

一第一路滤波电路，用以抑制该第一输入电源的电磁干扰，且具有一第一正路径以及一第一负路径；

一第二路滤波电路，用以抑制该第二输入电源的电磁干扰，且具有一第二正路径以及一第二负路径；以及

一第一扼流器，包含：

一第一磁芯组，包括一第一磁芯及一第二磁芯，且该第一磁芯物理连接于该第二磁芯；

一第一绕组及一第二绕组，各自直接缠绕于该第一磁芯上；以及

一第三绕组及一第四绕组，各自直接缠绕于该第二磁芯上；

其中，该第一绕组串联连接该第一正路径上，该第二绕组串联连接该第二正路径上，该第三绕组串联连接于该第一负路径上，该第四绕组串联连接于该第二负路径上。

7.根据权利要求6所述的电磁干扰滤波器，其中该第一路滤波电路藉由该第一正路径的一第一正输入端以及该第一负路径的一第一负输入端接收该第一输入电源，该第二路滤波电路藉由该第二正路径的一第二正输入端以及该第二负路径的一第二负输入端接收该第二输入电源。

8.根据权利要求7所述的电磁干扰滤波器，其还包括：

至少一第一滤波电容，该第一滤波电容的一端连接于该第一正路径且位于该第一绕组以及该第一正输入端之间，该第一滤波电容的另一端连接于一共接端；

至少一第二滤波电容，该第二滤波电容的一端连接于该第一负路径且位于该第三绕组以及该第一负输入端之间，该第二滤波电容的另一端连接于该共接端；

至少一第三滤波电容，该第三滤波电容的一端连接于该第二正路径且位于该第二绕组以及该第二正输入端之间，该第三滤波电容的另一端连接于该共接端；以及

至少一第四滤波电容，该第四滤波电容的一端连接于该第二负路径且位于该第四绕组以及该第二负输入端之间，该第四滤波电容的另一端连接于该共接端。

9.根据权利要求7所述的电磁干扰滤波器，其还包括：

一第五滤波电容，该第五滤波电容的一端连接于该第一正路径且位于该第一正输入端以及该第一绕组之间，该第五滤波电容的另一端连接于第一负路径且位于该第一负输入端以及该第三绕组之间；以及

一第六滤波电容，该第六滤波电容的一端连接于该第二正路径且位于该第二正输入端以及该第二绕组之间，该第六滤波电容的另一端连接于该第二负路径且位于该第二负输入端以及该第四绕组之间。

10.根据权利要求6所述的电磁干扰滤波器，其还包括一第二扼流器，该第二扼流器包含：

一第二磁芯组，包含两磁芯；

一第五绕组及一第六绕组，各自直接缠绕于该第二磁芯组的其中之一该磁芯上；以及

一第七绕组及一第八绕组，各自直接缠绕于该第二磁芯组的另一该磁芯上；

其中，该第五绕组串联连接于该第一正路径上，该第六绕组串联连接于该第二正路径上，该第七绕组串联连接于该第一负路径上，该第八绕组串联连接于该第二负路径上。

11.根据权利要求10所述的电磁干扰滤波器，其中该第五绕组连接于该第一绕组以及该第一正路径的一第一正输出端之间，该第六绕组连接于该第二绕组以及该第二正路径的一第二正输出端之间，该第七绕组连接于该第三绕组以及该第一负路径的一第一负输出端之间，该第八绕组连接于该第四绕组以及该第二负路径的一第二负输出端之间。

12.根据权利要求10所述的电磁干扰滤波器，其还包括：

一第七滤波电容，该第七滤波电容的一端连接于该第一正路径且位于该第一绕组以及该第五绕组之间，该第七滤波电容的另一端连接于该第一负路径且位于该第三绕组以及该第七绕组之间；以及

一第八滤波电容，该第八滤波电容的一端连接于该第二正路径且位于该二绕组以及该第六绕组之间，该第八滤波电容的另一端连接于该第二负路径且位于该第四绕组以及该第八绕组之间。

13.根据权利要求10所述的电磁干扰滤波器，其还包括：

一第九滤波电容，该第九滤波电容的一端连接于该第一正路径且位于该第一绕组以及该五绕组之间，该第九滤波电容的另一端连接于一共接端；

一第十滤波电容，该第十滤波电容的一端连接于该第一负路径且位于该第三绕组以及该七绕组之间，该第十滤波电容的另一端连接于该共接端；

一第十一滤波电容，该第十一滤波电容的一端连接于该第二正路径且位于该第二绕组以及该第六绕组之间，该第十一滤波电容的另一端连接于该共接端；以及

一第十二滤波电容，该第十二滤波电容的一端连接于该第二负路径且位于该第四绕组以及该第八绕组之间，该第十二滤波电容的另一端连接于该共接端。

14.根据权利要求6所述的电磁干扰滤波器，其中该第一负路径连接于该第二负路径。

15.根据权利要求6所述的电磁干扰滤波器，其还包括:

一第一跨接电容，跨接于该第一正路径以及该第二正路径之间；以及

一第二跨接电容，跨接于该第一负路径以及该第二负路径之间。

16.根据权利要求6所述的电磁干扰滤波器，其中该第一路滤波电路以及该第二路滤波电路还各自具有一瞬态电压抑制电路，其中该第一路滤波电路的该瞬态电压抑制器连接于该第一正路径以及该第一负路径之间，该第二路滤波电路的该瞬态电压抑制器连接于该第二正路径以及该第二负路径之间。

17.根据权利要求16所述的电磁干扰滤波器，其中每一该瞬态电压抑制电路由串联连接的两个瞬态电压抑制器构成。

18.一种扼流器，应用于抑制电磁干扰的一电磁干扰滤波器中，其中该电磁干扰滤波器具有接收一第一输入电源的一第一路滤波电路以及接收一第二输入电源的一第二路滤波电路，该扼流器包含：

一第一磁芯组，包括一第一磁芯及一第二磁芯；

一第一绕组及一第二绕组，各自直接缠绕于该第一磁芯上；

一第三绕组及一第四绕组，各自直接缠绕于该第二磁芯上；

一第二磁芯组，包括一第三磁芯以及一第四磁芯；

一第五绕组及一第六绕组，各自直接缠绕于该第三磁芯上；以及

一第七绕组及一第八绕组，各自直接缠绕于该第四磁芯上；

其中，该第一绕组及该第五绕组串联连接，且该第一绕组及该第五绕组与该第一路滤波电路的一第一正路径连接，该第二绕组及该第六绕组串联连接，且该第二绕组及该第六绕组与该第二路滤波电路的一第二正路径连接，该第三绕组及该第七绕组串联连接，且该第三绕组及该第七绕组与该第一路滤波电路的一第一负路径连接，该第四绕组及该第八绕组串联连接，且该第四绕组及该第八绕组与该第二路滤波电路的一第二负路径连接。

19.根据权利要求18所述的扼流器，其还包括四个共同接脚，其中该第一绕组的一端以及该第五绕组的一端、该第二绕组的一端以及该第六绕组的一端、该第三绕组的一端以及该第七绕组的一端、该第四绕组的一端以及该第八绕组的一端连接于四个该共同接脚的其中之一对应该共同接脚。

20.根据权利要求19所述的扼流器，其还包括八个独立接脚，其中该第一绕组的另一端、该第二绕组的另一端、该第三绕组的另一端、该第四绕组的另一端、该第五绕组的另一端、该第六绕组的另一端、该第七绕组的另一端以及该第八绕组的另一端分别连接该八个独立接脚的其中之一对应该独立接脚。