CN104752335B - 互连层、其制作方法及半导体器件 - Google Patents
互连层、其制作方法及半导体器件 Download PDFInfo
- Publication number
- CN104752335B CN104752335B CN201310754256.7A CN201310754256A CN104752335B CN 104752335 B CN104752335 B CN 104752335B CN 201310754256 A CN201310754256 A CN 201310754256A CN 104752335 B CN104752335 B CN 104752335B
- Authority
- CN
- China
- Prior art keywords
- filling part
- metal filling
- layer
- dielectric layer
- production method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Manufacturing & Machinery (AREA)
Abstract
本申请公开了一种互连层、其制作方法及半导体器件。其中,互连层的制作方法包括:在衬底上形成具有通孔的介质层,并在通孔中填充形成金属填充部,以及在介质层和金属填充部上形成阻挡层的步骤,其中在形成阻挡层的步骤之前,还包括对金属填充部进行表面处理的步骤,该步骤包括:对金属填充部进行Si掺杂处理,以在金属填充部的表面形成Si掺杂区;以及对金属填充部表面的Si掺杂区进行离子轰击处理。该制作方法在金属填充部上形成了具有Si悬挂键的粗糙表面,从而使得金属填充部与阻挡层之间的结合更加紧密,进而提高了金属填充部和阻挡层之间的粘结力,提高了互连层的可靠性。
Description
技术领域
本申请涉及半导体集成电路技术领域,具体而言,涉及一种互连层、其制作方法及半导体器件。
背景技术
随着超大规模集成电路的发展,集成电路金属互连层的RC延迟成为制约集成电路速度进一步提高的主要因素。采用Cu/低K介质层取代传统的Al/SiO2系统可使集成电路性能大幅提高。然而由于Cu在介质层中的扩散速度相当快,且Cu一旦进入器件结构中即形成深能级杂质,对器件中的载流子具有很强的陷阱效应,从而造成器件性能退化甚至失效。因此,需要在Cu与互连介质层之间需要增加一个阻挡层,来阻止Cu的扩散。现有的阻挡层材料主要为氧化硅、氮化硅和氮氧硅等。
现有互连层通常包括低K介质层,设置于低K介质层中的Cu(金属)填充部,以及设置在低K介质层和Cu填充部上的阻挡层。在上述互连层中,Cu填充部与阻挡层之间的粘结强度较差,导致Cu填充部与阻挡层之间容易产生分层,进而影响器件的稳定性。目前,技术人员主要通过改善阻挡层的制备工艺以提高Cu填充部和阻挡层之间的粘结力。然而,上述方法并不能完全解决Cu填充部与阻挡层之间的粘结强度较差以及两者之间容易产生分层的问题。
在公开号为102364672A的中国发明专利中公开了一种改善阻挡层与Cu填充部的粘结性能的方法。该方法包括以下步骤:提供具有Cu填充部的半导体基底;然后,在Cu填充部上沉积氮化硅阻挡层,以增加阻挡层和Cu填充部之间的粘结力;接下来,在氮化硅阻挡层上沉积碳化硅阻挡层,以降低整个阻挡层的介电常数。该方法通过在碳化硅阻挡层和Cu填充部之间增加了具有较高粘结力的氮化硅,提高了Cu填充部和阻挡层之间的粘结力,然而其对Cu填充部和阻挡层之间粘结力的提高很有限。
相同的问题还存在于其他适用于作为填充部的金属材料与阻挡层之间,如何提高金属填充部与阻挡层之间粘结力已经成为本领域所需要研究的一个新课题。
发明内容
本申请旨在提供一种互连层、其制作方法及半导体器件的制作方法,以解决现有技术中存在的金属填充部与阻挡层之间的粘结强度较差问题,进而提高互连层的可靠性。
为了实现上述目的,根据本申请的一个方面,提供了一种互连层的制作方法,包括在衬底上形成具有通孔的介质层,在通孔中填充形成金属填充部,以及在介质层和金属填充部上形成阻挡层的步骤,其中在形成阻挡层的步骤之前,还包括对金属填充部进行表面处理的步骤,且对金属填充部进行表面处理的步骤包括:对金属填充部进行Si掺杂处理,以在金属填充部的表面形成Si掺杂区;对金属填充部表面的Si掺杂区进行离子轰击处理。
进一步地,在本申请上述的互连层的制作方法,对金属填充部进行Si掺杂处理的步骤中,形成Si等离子体的反应气体为有机硅烷,有机硅烷选自四氢化硅、三甲基硅烷和四甲基硅烷中的一种或多种。
进一步地,在本申请上述的互连层的制作方法,对金属填充部进行Si掺杂处理步骤中,溅射功率为100~2000w,有机硅烷的流量为50~1000sccm,腔内压力为0.1~10torr。
进一步地,在本申请上述的互连层的制作方法中,离子轰击处理步骤中,离子轰击气体选自Ar、He或N2中的任一种。
进一步地,在本申请上述的互连层的制作方法中,离子轰击处理步骤中,溅射功率为100~2000w,离子轰击气体的流量为50~1000sccm,腔内压力为0.1~10torr。
进一步地,在本申请上述的互连层的制作方法中,对金属填充部进行表面处理的步骤还包括:在第一次离子轰击处理的步骤之后,对金属填充部的表面进行氮掺杂处理的步骤。
进一步地,在本申请上述的互连层的制作方法中,氮掺杂处理采用NH3、N2和N2H4中的一种或多种作为反应气体。
进一步地,在本申请上述的互连层的制作方法中,氮掺杂处理步骤中,溅射功率为100~2000w,反应气体的流量为50~1000sccm,腔内压力为0.1~10torr。
进一步地,在本申请上述的互连层的制作方法中,在对金属填充部进行表面处理的步骤之前,还包括采用NH3对金属填充部进行表面预处理的步骤。
进一步地,在本申请上述的互连层的制作方法中,表面预处理步骤中,溅射功率为100~1000w,NH3的流量为500~1000sccm,腔内压力为0.1~10torr。
进一步地,在本申请上述的互连层的制作方法中,在对金属填充部进行表面处理的步骤之后,在形成所述阻挡层的步骤之前,还包括对介质层进行表面处理的步骤,对介质层进行表面处理的步骤包括:对介质层进行Si掺杂处理,以在介质层的表面形成Si掺杂区;对介质层表面的Si掺杂区进行离子轰击处理。
进一步地,在本申请上述的互连层的制作方法,采用Si等离子体对介质层进行Si掺杂处理的步骤中,形成Si等离子体的反应气体为有机硅烷,有机硅烷选自四氢化硅、三甲基硅烷和四甲基硅烷中的一种或多种。
进一步地,在本申请上述的互连层的制作方法中,在对介质层表面的Si掺杂区进行离子轰击的步骤中,离子轰击处理的工艺条件为:溅射功率为100~2000w,离子轰击气体的流量为1000sccm,腔内压力为0.1~10torr。
根据本申请的另一方面,提供了一种互连层,该互连层是按照本申请提供的互连层的制作方法制作而成。
本申请还提供了一种半导体器件,包括具有器件区的衬底,以及在器件区上设置的互连层,其中互连层为本申请提供的互连层。
应用本申请提供的技术方案,通过依次对金属填充部的表面进行Si掺杂处理和离子轰击处理,从而在金属填充部上形成了具有Si悬挂键的粗糙表面。该Si悬挂键能够与阻挡层上的氢键键合,进而增加了金属填充部与阻挡层之间的粘结力,避免了金属填充部与阻挡层之间产生分层。该粗糙表面具有较高的表面张力,在该表面张力的作用下,金属填充部与阻挡层之间的结合更加紧密,进而提高了金属填充部和阻挡层之间的粘结力,避免金属填充部与阻挡层之间产生分层,提高了互连层的可靠性。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将结合实施例来详细说明本申请。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
正如背景技术中所介绍的,现有技术中存在金属填充部与阻挡层之间的粘结强度较差的问题,本申请的发明人针对上述问题进行研究,提供了一种互连层的制作方法。该制作方法包括在衬底上形成具有通孔的介质层,并在通孔中填充形成金属填充部金属填充部以及在介质层和金属填充部上形成阻挡层的步骤,其中,在形成阻挡层的步骤之前,还包括对金属填充部进行表面处理的步骤;上述金属填充部进行表面处理的步骤包括:对金属填充部进行Si掺杂处理,以在金属填充部的表面形成Si掺杂区;以及对金属填充部表面的Si掺杂区进行离子轰击处理。
本申请提供的上述互连层的制作方法中,通过对金属填充部的表面进行Si掺杂处理,在金属填充部的表面上形成了Si掺杂区。该Si掺杂区表面上具有Si悬挂键,该Si悬挂键能够与阻挡层上的基团键合,进而增加了金属填充部与阻挡层之间的粘结力。完成对金属填充部的掺杂处理后,再对金属填充部表面进行离子轰击处理,从而形成了粗糙的金属填充部表面。该粗糙的金属填充部表面具有较高的表面张力,在该表面张力的作用下,金属填充部与阻挡层之间的结合更加紧密,进而提高了金属填充部和阻挡层之间的粘结力,避免金属填充部与阻挡层之间产生分层。
在一种具体实施方式中,采用Si等离子体对金属表面进行Si掺杂处理,形成Si等离子体的反应气体优选为有机硅烷,本领域的技术人员可以根据现有技术选择有机硅烷的种类。优选地,有机硅烷包括但不限于四氢化硅、三甲基硅烷和四甲基硅烷中的一种或多种。采用上述有机硅烷作为反应气体时所获得Si等离子体的能量稳定,有利于在金属填充部上形成掺杂Si均匀分布的Si掺杂区,且所形成的Si掺杂区中的杂质含量很小。
在上述对金属填充部进行表面处理的步骤中,本领域的技术人员可以根据实际工艺需求设置Si等离子处理的工艺条件。在本申请的一种优选实施方式中,进行Si等离子处理的步骤中,溅射功率为100~2000w,有机硅烷的流量为50~1000sccm,腔内压力(即产生Si等离子体的腔室内的压力)为0.1~10torr。按照上述工艺条件对金属填充部进行掺杂处理时,掺杂Si均匀分布在所形成的Si掺杂区,进而能够提高金属填充部的表面能,并增加金属填充部与阻挡层之间的粘附力。
在上述对金属填充部进行离子轰击处理的步骤中,本领域的技术人员可以根据现有技术选择离子轰击气体的种类。优选地,离子轰击气体包括但不限于Ar、He和N2中的任一种。采用上述离子轰击气体对金属填充部表面进行轰击时,既能在金属填充部上形成粗糙的表面,又不会在金属填充部中引入杂质。
在上述对金属填充部进行离子轰击处理的步骤中,本领域的技术人员可以根据实际工艺需求设置上述离子轰击的工艺条件。在本申请的一种优选实施方式中,进行离子轰击的步骤中,溅射功率为100~2000w,离子轰击气体的流量为1000sccm,腔内压力(即进行离子轰击处理的腔室内的压力)为0.1~10torr。按照上述工艺条件对金属填充部进行离子轰击时,能够在金属填充部上形成粗糙的表面,进而增加金属填充部与阻挡层之间的粘附力。
在上述对金属填充部进行表面处理的步骤中,在离子轰击处理的步骤之后,还可以进一步对金属填充部的表面进行氮掺杂处理,以在金属填充部表面的Si掺杂区形成SiN。所形成的SiN能够增加金属填充部与阻挡层之间的界面结合力,进而进一步地避免了金属填充部与阻挡层之间产生分层,提高半导体器件的稳定性。
在上述对金属填充部进行表面处理的步骤中,本领域的技术人员可以根据现有技术,选择氮掺杂处理所采用的反应气体。在本申请的一种优选实施方式中,氮掺杂处理所采用的反应气体包括但不限于NH3、N2和N2H4中的一种或多种。采用上述反应气体进行氮掺杂处理能在金属填充部表面的Si掺杂区形成SiN,进而能够增加金属填充部与阻挡层之间的界面结合力,避免金属填充部与阻挡层之间产生分层。同时,采用上述反应气体进行氮掺杂处理不会在Si掺杂区中引入其他杂质。
在上述对金属填充部进行表面处理的步骤中,本领域的技术人员可以根据实际工艺需求设置氮掺杂处理的工艺条件。在本申请的一种优选实施方式中,进行氮掺杂处理的步骤中,溅射功率为100~2000w,反应气体的流量为50~1000sccm,腔内压力(即含氮气体输入,且变为N等离子体的腔室内的压力)为0.1~10torr。采用上述工艺条件进行氮掺杂处理时,掺杂N能够均匀分布在金属填充部表面的Si掺杂区,进而使得所形成的SiN增加金属填充部与阻挡层之间的界面结合力,进而更进一步地避免金属填充部与阻挡层之间产生分层,更好地提高半导体器件的稳定性
在上述的互连层的制作方法中,在对金属填充部进行表面处理的步骤之前,可以采用NH3对金属填充部进行表面预处理,以去除金属填充部表面上的金属氧化物。在NH3处理的作用下,金属氧化物的键被打断,所产生的氧化基团从金属填充部的表面剥离,进而去除了金属填充部表面上的金属氧化物,使得金属填充部和阻挡层之间的接触更加充分,进而提高了金属填充部与阻挡层之间的界面结合力。
在上述对金属填充部进行表面预处理的步骤中,上述预处理的工艺可以采用但不限于等离子工艺,同时上述预处理的工艺条件可以根据现有技术进行设置。在本申请的一种优选实施方式中,采用等离子工艺进行上述预处理时,溅射功率为100~1000w,NH3的流量为500~1000sccm,腔内压力(即NH3所填充的腔内的压力)为0.1~10torr。采用上述优选实施方式能够更彻底的去除金属填充部表面上的金属氧化物,进而增加金属填充部与阻挡层之间的界面结合力。
在上述的互连层的制作方法中,在对金属填充部进行表面处理的步骤之后,在形成阻挡层的步骤之前,还可以进一步对介质层进行表面处理,以提高介质层与阻挡层之间的粘结力。在本申请的一种优选实施方式中,对介质层进行表面处理的步骤为:采用Si等离子体对介质层进行Si掺杂处理,以在介质层的表面形成Si掺杂区;对介质层表面的Si掺杂区进行离子轰击处理。
在上述的互连层的制作方法中,通过对介质层的表面进行Si等离子体处理,在介质层的表面上形成了Si掺杂区。该Si掺杂区具有较高的表面能,能够增加介质层与阻挡层之间的粘附力。完成对介质层的掺杂处理后,再对介质层表面进行离子轰击处理,从而形成了粗糙的介质层表面。该粗糙的介质层表面具有较高的表面张力,能够增加介质层与阻挡层之间的粘结力,进而避免介质层与阻挡层之间产生分层。
在上述对介质层进行Si掺杂处理的步骤中,形成Si等离子体的反应气体优选为有机硅烷,本领域的技术人员可以根据现有技术选择有机硅烷的种类。优选地,有机硅烷包括但不限于四氢化硅、三甲基硅烷和四甲基硅烷中的一种或多种。采用上述有机硅烷作为反应气体时所获得Si等离子体的能量稳定,有利于在介质层上形成掺杂Si均匀分布的Si掺杂区,且所形成的Si掺杂区中的杂质含量很小。
在上述对介质层进行Si掺杂处理的步骤中,本领域的技术人员可以根据实际工艺需求设置Si等离子处理的工艺条件。在本申请的一种优选实施方式中,进行Si等离子处理的步骤中,溅射功率为100~2000w,有机硅烷的流量为50~1000sccm,腔室内压力为0.1~10torr。按照上述工艺条件对介质层进行掺杂处理时,掺杂Si均匀分布在所形成的Si掺杂区,进而能够提高介质层的表面能,进而进一步增加介质层与阻挡层之间的粘附力,提高半导体器件的稳定性。
在上述对介质层进行表面处理的步骤中,在对介质层表面的Si掺杂区进行离子轰击时,离子轰击气体包括但不限于Ar、He和N2中的任一种,,优选为Ar。采用上述离子轰击气体对介质层表面进行轰击时,既能在介质层上形成粗糙的表面,又不会在介质层中引入杂质。
在上述对介质层进行表面处理的步骤中,本领域的技术人员可以根据实际工艺需求设置上述离子轰击的工艺条件。在本申请的一种优选实施方式中,进行离子轰击的步骤中,溅射功率为100~2000w,离子轰击气体的流量为1000sccm,腔内压力为0.1~10torr。按照上述工艺条件对介质层进行离子轰击时,能够在介质层上形成粗糙的表面,进而增加介质层与阻挡层之间的粘附力。
在上述的互连层的制作方法中,在衬底上形成具有通孔的介质层,并填充通孔形成金属填充部的方法为本领域现有技术。在本申请的一种可选实施方式中,在衬底上形成介质层和金属填充部的步骤为:首先提供含有半导体器件区的衬底,然后在半导体器件区上沉积形成介质预备层,接下来刻蚀介质预备层形成贯穿介质预备层的通孔,并在通孔内以及介质预备层上沉积金属预备层,最后对金属预备层和介质预备层进行平坦化,形成上表面齐平的介质层和金属填充部。
在上述的在衬底上形成介质层和金属填充部的步骤中,在衬底的半导体器件区上至少形成一种结构,比如晶体管、二极管、电容器、浅沟槽结构或互连层等。形成上述半导体器件区的工艺为本领域现有技术,本领域技术人员可以根据实际功能需求,在衬底上形成半导体器件区。上述介质层包括但不限于采用SiO2、SiON和SiOC,形成上述介质层的工艺包括但不限于采用化学气相沉积、蒸发、溅射等。上述金属填充部包括但不限于采用Cu和Al,形成上述金属填充部的工艺包括但不限于采用电镀、溅射等。上述工艺为本领域现有技术,在此不再赘述。
在上述的互连层的制作方法中,在介质层和金属填充部上形成阻挡层的方法为本领域现有技术。上述阻挡层可以包括但不限于采用SiC和SiN,形成上述阻挡层的工艺包括但不限于采用化学气相沉积、蒸发和溅射等。上述工艺为本领域现有技术,在此不再赘述。
同时,本申请还提供了一种互连层。该互连层是按照本申请提供的互连层的制作方法制作而成。该互连层中的金属填充部与阻挡层之间的粘结力得到提高,进而提高了互连层的隔离效果。
本申请还提供了一种半导体器件,包括具有器件区的衬底,以及在器件区上设置的互连层,其中互连层为上述互连层。该半导体器件的互连层中金属填充部与阻挡层之间的粘结力得到提高,进而提高了半导体器件的稳定性。
下面将更详细地描述根据本申请的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
实施例1
本实施例提供了一种互连层的制作方法,包括在衬底上形成具有通孔的SiO2介质层,并在通孔中填充形成Cu层,对Cu层进行表面处理,以及在SiO2介质层和Cu层上形成SiC阻挡层的步骤。其中,对Cu层进行表面处理的步骤包括:
采用Si等离子体对Cu层进行Si掺杂处理,其工艺条件为:以四甲基硅烷作为反应气体,四甲基硅烷的流量为50sccm,反应压力为0.1torr,功率为100w;
采用Ar对Cu层表面的Si掺杂区进行离子轰击处理,其工艺条件为:功率为1000w,Ar的流量为800sccm,压力为5torr。
实施例2
本实施例提供了一种互连层的制作方法,包括在衬底上形成具有通孔的SiO2介质层,并在通孔中填充形成Cu层,对Cu层进行表面处理,以及在SiO2介质层和Cu层上形成SiC阻挡层的步骤。其中,对Cu层进行表面处理的步骤包括:
采用Si等离子体对Cu层进行Si掺杂处理,其工艺条件为:以四氢化硅作为反应气体,四氢化硅的流量为1000sccm,反应压力为10torr,功率为2000w;
采用He对Cu层表面的Si掺杂区进行离子轰击处理,其工艺条件为:功率为100w,Ar的流量为50sccm,压力为0.1torr;
采用NH3对Cu层表面的Si掺杂区进行氮掺杂处理,其工艺条件为:功率为100w,NH3的流量为50sccm,压力为0.1torr。
实施例3
本实施例提供了一种互连层的制作方法,包括在衬底上形成具有通孔的SiO2介质层,并在通孔中填充形成Cu层,对Cu层进行表面处理,以及在SiO2介质层和Cu层上形成SiC阻挡层的步骤。其中,对Cu层进行表面处理的步骤包括:
采用Si等离子体对Cu层进行Si掺杂处理,其工艺条件为:以三甲基硅烷作为反应气体,三甲基硅烷的流量为800sccm,反应压力为5torr,功率为1000w;
采用N2对Cu层表面的Si掺杂区进行离子轰击处理,其工艺条件为:功率为2000w,Ar的流量为1000sccm,压力为10torr;
采用N2对Cu层表面的Si掺杂区进行氮掺杂处理,其工艺条件为:功率为2000w,N2的流量为1000sccm,压力为10torr。
实施例4
本实施例提供了一种互连层的制作方法,包括在衬底上形成具有通孔的SiO2介质层,并在通孔中填充形成Cu层,对Cu层进行表面处理,对SiO2介质层进行表面处理,以及在SiO2介质层和Cu层上形成SiC阻挡层的步骤。其中,
对Cu层进行表面处理的步骤包括:
采用Si等离子体对Cu层进行Si掺杂处理,其工艺条件为:以四甲基硅烷作为反应气体,四甲基硅烷的流量为800sccm,反应压力为5torr,功率为1000w;
采用Ar对Cu层表面的Si掺杂区进行离子轰击处理,其工艺条件为:功率为2000w,Ar的流量为1000sccm,压力为10torr;
采用N2H4对Cu层表面的Si掺杂区进行氮掺杂处理,其工艺条件为:功率为2000w,N2H4的流量为1000sccm,压力为10torr;
采用Si等离子体对SiO2介质层进行Si掺杂处理,其工艺条件为:以四甲基硅烷作为反应气体,四甲基硅烷的流量为50sccm,反应压力为0.1torr,功率为100w;
采用Ar对SiO2介质层表面进行离子轰击处理,其工艺条件为:功率为2000w,Ar的流量为1000sccm,腔内压力为10torr。
实施例5
本实施例提供了一种互连层的制作方法,包括在衬底上形成具有通孔的SiO2介质层,并在通孔中填充形成Cu层,对Cu层进行表面处理,对SiO2介质层进行表面处理,以及在SiO2介质层和Cu层上形成SiC阻挡层的步骤。其中,
对Cu层进行表面处理的步骤包括:
采用NH3对Cu层进行表面预处理,其工艺条件为:功率为2000w,NH3的流量为1000sccm,压力为10torr;
采用Si等离子体对Cu层进行Si掺杂处理,其工艺条件为:以四甲基硅烷作为反应气体,四氢化硅的流量为800sccm,反应压力为5torr,功率为1000w;
采用Ar对Cu层表面的Si掺杂区进行离子轰击处理,其工艺条件为:功率为2000w,Ar的流量为1000sccm,压力为10torr;
采用NH3对Cu层表面的Si掺杂区进行氮掺杂处理,其工艺条件为:功率为2000w,NH3的流量为1000sccm,压力为10torr;
采用Si等离子体对SiO2介质层进行Si掺杂处理,其工艺条件为:以四氢化硅作为反应气体,四氢化硅的流量为1000sccm,反应压力为10torr,功率为2000w;
采用Ar对SiO2介质层表面进行离子轰击处理,其工艺条件为:功率为100w,Ar的流量为50sccm,腔内压力为0.1torr。
对比例1
本对比例提供了一种互连层的制作方法,包括以下步骤:在衬底上形成具有通孔的SiO2介质层,并在通孔中填充形成Cu层,以及在SiO2介质层和Cu层上形成SiC阻挡层。
测试:通过测试实施例1至5和对比例1所得到的互连层中的漏电流,以表征互连层的隔离效果及可靠性。测试方法为:在互连层上施加测试电压,测试电压从0V至30V,每次增加1V;同时测量互连层之间的漏电流,并取平均值。测试结果请见表1。
表1.
漏电流(平均值/A) | |
实施例1 | 3.5×10-9 |
实施例2 | 3.2×10-9 |
实施例3 | 3.1×10-9 |
实施例4 | 2.6×10-9 |
实施例5 | 2.5×10-9 |
对比例1 | 7.8×10-8 |
从表1可以看出,实施例1至5得到的互连层的漏电流在2.5×10-9~3.5×10-9之间,低于集成电路工业标准的5×10-8A,符合设计要求。而对比例1得到的互连层的漏电流为7.8×10-8A,,大于集成电路工业标准的5×10-8A。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:本申请通过依次对金属填充部的表面进行Si等离子体处理和离子轰击处理,从而提高了金属填充部的表面能,增加了金属填充部与阻挡层之间的粘结力,进而避免了金属填充部与阻挡层之间产生分层,提高了互连层的可靠性。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (14)
1.一种互连层的制作方法,包括在衬底上形成具有通孔的介质层,并填充所述通孔形成金属填充部,以及在所述介质层和金属填充部上形成阻挡层的步骤,其特征在于,在形成所述阻挡层之前,还包括对所述金属填充部进行表面处理的步骤,对所述金属填充部进行表面处理的步骤包括:
对所述金属填充部进行Si掺杂处理,以在所述金属填充部的表面形成Si掺杂区;以及
对所述金属填充部表面的Si掺杂区进行离子轰击处理;
所述制作方法中,在对所述金属填充部进行表面处理的步骤之后,在形成所述阻挡层的步骤之前,还包括对所述介质层进行表面处理的步骤,对所述介质层进行表面处理的步骤包括:
对所述介质层进行Si掺杂处理,以在所述介质层的表面形成Si掺杂区;
对所述介质层表面的Si掺杂区进行离子轰击处理。
2.根据权利要求1所述的制作方法,其特征在于,采用Si等离子体对所述金属填充部进行Si掺杂处理,其中,形成所述Si等离子体的反应气体为有机硅烷,所述有机硅烷选自四氢化硅、三甲基硅烷和四甲基硅烷中的一种或多种。
3.根据权利要求2所述的制作方法,其特征在于,对所述金属填充部进行Si掺杂处理步骤中,溅射功率为100~2000w,有机硅烷的流量为50~1000sccm,腔内压力为0.1~10torr。
4.根据权利要求1所述的制作方法,其特征在于,所述离子轰击处理步骤中,离子轰击气体选自Ar、He或N2中的任一种。
5.根据权利要求4所述的制作方法,其特征在于,所述离子轰击处理步骤中,溅射功率为100~2000w,离子轰击气体的流量为50~1000sccm,腔内压力为0.1~10torr。
6.根据权利要求1所述的制作方法,其特征在于,对所述金属填充部进行表面处理的步骤还包括:在所述离子轰击处理的步骤之后,对所述金属填充部的表面进行氮掺杂处理的步骤。
7.根据权利要求6所述的制作方法,其特征在于,所述氮掺杂处理采用NH3、N2和N2H4中的一种或多种作为反应气体。
8.根据权利要求7所述的制作方法,其特征在于,所述氮掺杂处理步骤中,溅射功率为100~2000w,反应气体的流量为50~1000sccm,腔内压力为0.1~10torr。
9.根据权利要求2所述的制作方法,其特征在于,所述制作方法中,在对所述金属填充部进行表面处理的步骤之前,还包括采用NH3对所述金属填充部进行表面预处理的步骤。
10.根据权利要求9所述的制作方法,其特征在于,所述表面预处理步骤中,溅射功率为100~1000w,NH3的流量为500~1000sccm,腔内压力为0.1~10torr。
11.根据权利要求10所述的制作方法,其特征在于,采用Si等离子体对所述介质层进行Si掺杂处理,形成所述Si等离子体的反应气体为有机硅烷,所述有机硅烷选自四氢化硅、三甲基硅烷和四甲基硅烷中的一种或多种。
12.根据权利要求10所述的制作方法,其特征在于,在对所述介质层表面的Si掺杂区进行离子轰击的步骤中,所述离子轰击处理的工艺条件为:溅射功率为100~2000w,离子轰击气体的流量为1000sccm,腔内压力为0.1~10torr。
13.一种互连层,其特征在于,所述互连层是按照权利要求1至12中任一项所述的互连层的制作方法制作而成。
14.一种半导体器件,包括具有器件区的衬底,以及在器件区上设置的互连层,其特征在于,所述互连层为权利要求13所述的互连层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310754256.7A CN104752335B (zh) | 2013-12-31 | 2013-12-31 | 互连层、其制作方法及半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310754256.7A CN104752335B (zh) | 2013-12-31 | 2013-12-31 | 互连层、其制作方法及半导体器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104752335A CN104752335A (zh) | 2015-07-01 |
CN104752335B true CN104752335B (zh) | 2018-09-18 |
Family
ID=53591817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310754256.7A Active CN104752335B (zh) | 2013-12-31 | 2013-12-31 | 互连层、其制作方法及半导体器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104752335B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102017089A (zh) * | 2008-04-25 | 2011-04-13 | 应用材料股份有限公司 | 改善在介电层和导电层间的黏着力与电致迁移性的方法 |
CN102046841A (zh) * | 2008-05-07 | 2011-05-04 | 普林斯顿大学理事会 | 用于电子器件或其他物品上的涂层中的混合层 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101553599A (zh) * | 2006-11-01 | 2009-10-07 | 普林斯顿大学理事会 | 用于电子器件或其它制品上的多层涂层 |
CN101419923B (zh) * | 2007-10-25 | 2010-09-29 | 中芯国际集成电路制造(上海)有限公司 | 引线焊垫的制造方法 |
-
2013
- 2013-12-31 CN CN201310754256.7A patent/CN104752335B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102017089A (zh) * | 2008-04-25 | 2011-04-13 | 应用材料股份有限公司 | 改善在介电层和导电层间的黏着力与电致迁移性的方法 |
CN102046841A (zh) * | 2008-05-07 | 2011-05-04 | 普林斯顿大学理事会 | 用于电子器件或其他物品上的涂层中的混合层 |
Also Published As
Publication number | Publication date |
---|---|
CN104752335A (zh) | 2015-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3926588B2 (ja) | 半導体装置の製造方法 | |
KR101388715B1 (ko) | 두 금속 표면의 영구적 연결 방법 | |
CN102237272B (zh) | 半导体装置和半导体装置制造方法 | |
TW200849385A (en) | Structure and method for SiCOH interfaces with increased mechanical strength | |
TWI763324B (zh) | 積體電路元件及其形成方法 | |
CN110085550A (zh) | 一种半导体产品用绝缘层结构及其制备方法 | |
TWI232539B (en) | Method for forming intermetal dielectric | |
US10134632B2 (en) | Low-K dielectric layer and porogen | |
US20020137323A1 (en) | Metal ion diffusion barrier layers | |
US20130078797A1 (en) | Method for manufacturing a copper-diffusion barrier layer used in nano integrated circuit | |
CN104752335B (zh) | 互连层、其制作方法及半导体器件 | |
CN1179613C (zh) | 一种改善有机低介电常数层附着力的表面处理方法 | |
CN104752400B (zh) | 互连介质层、其制作方法及包括其的半导体器件 | |
CN107871670A (zh) | 半导体器件及其制造方法 | |
CN103928391A (zh) | 半导体结构的形成方法 | |
KR101015534B1 (ko) | 저유전 상수를 갖는 절연막 및 이를 이용한 에어갭 제조 방법 | |
CN105514021B (zh) | 一种形成harp层间介质层的方法 | |
CN104299958B (zh) | 互连结构及互连结构的形成方法 | |
CN106158729A (zh) | 半导体结构的形成方法 | |
KR100655212B1 (ko) | 반도체 장치 및 그 제조 방법 | |
CN110957264A (zh) | 铜扩散阻挡层的制备方法 | |
CN104282620B (zh) | 半导体互连结构的制作方法 | |
CN103346121A (zh) | 一种细节距高深宽比tsv种子层制作方法 | |
CN104835777B (zh) | 一种半导体器件及其制作方法 | |
CN103579089A (zh) | 半导体结构及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |