CN104752168B - 一种去除鳍式场效应晶体管中掺磷碳化硅薄膜缺陷的方法 - Google Patents

一种去除鳍式场效应晶体管中掺磷碳化硅薄膜缺陷的方法 Download PDF

Info

Publication number
CN104752168B
CN104752168B CN201510196721.9A CN201510196721A CN104752168B CN 104752168 B CN104752168 B CN 104752168B CN 201510196721 A CN201510196721 A CN 201510196721A CN 104752168 B CN104752168 B CN 104752168B
Authority
CN
China
Prior art keywords
doped
field effect
carborundum films
effect transistor
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510196721.9A
Other languages
English (en)
Other versions
CN104752168A (zh
Inventor
钟斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201510196721.9A priority Critical patent/CN104752168B/zh
Publication of CN104752168A publication Critical patent/CN104752168A/zh
Application granted granted Critical
Publication of CN104752168B publication Critical patent/CN104752168B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种去除鳍式场效应晶体管中掺磷碳化硅薄膜缺陷的方法,包括:第一步骤:在硅片上形成由隔离结构隔开的鳍形栅极结构;第二步骤:在鳍形栅极结构的暴露部分上形成掺磷碳化硅薄膜,其中在掺磷碳化硅薄膜上在<111>晶向上形成了缺陷层;第三步骤:采用四甲基氢氧化铵溶液作为刻蚀液处理硅片,以便完全去除掺磷碳化硅薄膜表面在<111>晶向上生成的缺陷层;第四步骤:在利用刻蚀液处理硅片之后,清洗去除第三步骤中在硅片上产生的颗粒物。

Description

一种去除鳍式场效应晶体管中掺磷碳化硅薄膜缺陷的方法
技术领域
本发明涉及半导体制造领域,更具体地说,本发明涉及一种去除鳍式场效应晶体管中掺磷碳化硅薄膜缺陷的方法。
背景技术
在提高集成电路芯片性能的众多方法中,硅应变技术(strain Si)技术能够提升器件性能而且节省制造成本而被广泛采用在传统的体硅CMOS(Bulk CMOS)工艺技术上。对于n型晶体管,一般在晶体管上沉积拉伸应力的氮化硅薄膜材料,如应力记忆层(SMT)薄膜和接触刻蚀停止层(CESL)薄膜。当晶体管上沉积的是伸张应力的氮化硅薄膜材料时,在晶体管沟道产生的应力也是拉伸应力,因此能够有效提升电子在沟道中的迁移率,提升芯片性能。
但是当工艺节点升级到20纳米时,体硅CMOS(bulk CMOS)工艺技术将无法获得等比例缩小(scaling)的性能、成本和功耗优势。面对体硅CMOS工艺技术的这个极限,三维立体架构的鳍式场效应晶体管(FinFET)技术因为具有功耗低、面积小的优点被业界广泛采用来取代传统体硅晶体管技术以延续CMOS工艺技术在20纳米及更先进技术节点的等比例缩小。
在鳍式场效应晶体管架构中,栅极被设计成类似鱼鳍的叉状三维结构,可以减小沟道漏电流(leakage current),大幅改善栅极开关电路的控制能力。在n型鳍式场效应晶体管架构中,由于鳍间距(fin pitch)很小无法提供足够大的空间来填充应力记忆层薄膜或接触刻蚀停止层薄膜,通常采用外延生长工艺在鳍的源漏区域生成掺磷碳化硅(phosphorus doped SiC)薄膜来产生鳍形沟道中的拉伸应力提高电子在沟道中的迁移率。
在鳍式场效应晶体管的制造流程中,首先利用双重曝光法(double patterning)在硅片上刻蚀出鳍形沟道,再采用流动式化学气相沉积工艺(Flowable CVD,FCVD)沉积氧化物薄膜填充鳍形沟道间的孔隙,然后用外延生长工艺在鳍的源漏区域生成掺磷碳化硅薄膜。
外延工艺生成的掺磷碳化硅薄膜的一个突出难题是鳍形沟道的<111>晶向生成的薄膜材料存在缺陷层。掺磷碳化硅在鳍形沟道的生成初期,只在<001>晶向和<110>晶向上生长。<001>晶向和<110>晶向上生成的都是性能良好的薄膜可以帮助提高电子在沟道中的迁移率。而随着薄膜厚度增加,<111>晶向上薄膜开始生长,鳍形栅极的<111>晶向上生成的双胞结构缺陷(twins defect),这层缺陷层会减低电子在沟道中的迁移率,直接影响芯片性能。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷,提供一种能够去除鳍式场效应晶体管中掺磷碳化硅薄膜缺陷的方法。
为了实现上述技术目的,根据本发明,提供了一种去除鳍式场效应晶体管中掺磷碳化硅薄膜缺陷的方法,包括:第一步骤:在硅片上形成由隔离结构隔开的鳍形栅极结构;第二步骤:在鳍形栅极结构的暴露部分上形成掺磷碳化硅薄膜,其中在掺磷碳化硅薄膜上在<111>晶向上形成了缺陷层;第三步骤:采用四甲基氢氧化铵溶液作为刻蚀液处理硅片,以便完全去除掺磷碳化硅薄膜表面在<111>晶向上生成的缺陷层;第四步骤:在利用刻蚀液处理硅片之后,清洗去除第三步骤中在硅片上产生的颗粒物。
优选地,在第二步骤中,通过将鳍形栅极结构的暴露部分浸渍在氢氟酸中来成长掺磷碳化硅薄膜。
优选地,在第二步骤中,在形成掺磷碳化硅薄膜之后去除薄膜表面的颗粒物、有机物和金属沾污。
优选地,四甲基氢氧化铵溶液的浓度重量比小于2%且大于0.5%。
优选地,四甲基氢氧化铵溶液的浓度重量比小于1.8%且大于0.5%。
优选地,四甲基氢氧化铵溶液的浓度重量比为1.5%。
优选地,四甲基氢氧化铵溶液的温度介于摄氏75度至85度之间。
优选地,四甲基氢氧化铵溶液的温度为摄氏80度。
优选地,在第四步骤中,利用1号标准清洗液清洗去除第三步骤中在硅片上产生的颗粒物。
优选地,所述隔离结构是浅沟槽隔离结构。
本发明成功的解决了鳍式场效应晶体管工艺应用中遇到的掺磷碳化硅薄膜缺陷问题,利用四甲基氢氧化铵在<001>,<110>和<111>晶向上较均匀的刻蚀速率去除掺磷碳化硅薄膜表面在<111>晶向上生成的缺陷层,同时保证掺磷碳化硅薄膜在鳍形沟道顶部剩余足够的厚度。
附图说明
结合附图,并通过参考下面的详细描述,将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征,其中:
图1示意性地示出了根据本发明优选实施例的去除鳍式场效应晶体管中掺磷碳化硅薄膜缺陷的方法的流程图。
图2至图4示意性地示出了根据本发明优选实施例的去除鳍式场效应晶体管中掺磷碳化硅薄膜缺陷的方法的各个步骤的器件结构图。
需要说明的是,附图用于说明本发明,而非限制本发明。注意,表示结构的附图可能并非按比例绘制。并且,附图中,相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂,下面结合具体实施例和附图对本发明的内容进行详细描述。
本发明提出一种基于鳍式场效应晶体管架构的工艺流程,利用四甲基氢氧化铵在<001>、<110>和<111>晶向上较均匀的刻蚀速率去除掺磷碳化硅薄膜表面在<111>晶向上生成的缺陷层,为20纳米及以下技术节点提供一种去除掺磷碳化硅薄膜缺陷的解决方案。
图1示意性地示出了根据本发明优选实施例的去除鳍式场效应晶体管中掺磷碳化硅薄膜缺陷的方法的流程图,而且图2至图4示意性地示出了根据本发明优选实施例的去除鳍式场效应晶体管中掺磷碳化硅薄膜缺陷的方法的各个步骤的器件结构图。
如图1至图4所示,根据本发明优选实施例的去除鳍式场效应晶体管中掺磷碳化硅薄膜缺陷的方法包括:
第一步骤S1:在硅片上形成由隔离结构20(例如浅沟槽隔离结构)隔开的鳍形栅极结构10,如图2所示;
第二步骤S2:在鳍形栅极结构10的暴露部分上形成掺磷碳化硅薄膜;
优选地,在第二步骤S2中,通过将鳍形栅极结构10的暴露部分浸渍在稀释的氢氟酸中来成长掺磷碳化硅薄膜30,此时在掺磷碳化硅薄膜30上在<111>晶向上形成了缺陷层40,如图3所示。
优选地,在第二步骤S2中,在形成掺磷碳化硅薄膜之后去除薄膜表面的颗粒物、有机物和金属沾污。
第三步骤S3:采用四甲基氢氧化铵溶液作为刻蚀液处理硅片,以便完全去除掺磷碳化硅薄膜表面在<111>晶向上生成的缺陷层40;图4是去除后剩余掺磷碳化硅薄膜在鳍形沟道顶部的一种可能形貌。
优选地,四甲基氢氧化铵溶液的浓度重量比小于2%且大于0.5%。进一步优选地,四甲基氢氧化铵溶液的浓度重量比小于1.8%且大于0.5%。
优选地,在第三步骤S3中,可采用温度为摄氏75度至85度之间(优选地,温度为摄氏80度)、浓度重量比小于2%(优选地,浓度重量比为1.5%)的四甲基氢氧化铵溶液作为刻蚀液处理硅片,此时四甲基氢氧化铵在<001>、<110>和<111>晶向上的刻蚀速率比较接近,可以做到完全去除掺磷碳化硅薄膜表面在<111>晶向上生成的缺陷层时减少对<001>晶向和<110>晶向上性能良好薄膜的损伤。通过控制四甲基氢氧化铵溶液的刻蚀时间可以完全去除掺磷碳化硅薄膜表面在在<111>晶向上生成的缺陷层,同时保证掺磷碳化硅在鳍形沟道顶部有足够的剩余厚度。
第四步骤S4:在利用刻蚀液处理硅片之后,清洗去除第三步骤S3中在硅片上产生的颗粒物。优选地,在第四步骤S4中,可利用1号标准清洗液(SC1)清洗去除第三步骤S3中在硅片上产生的颗粒物。
本发明成功的解决了鳍式场效应晶体管工艺应用中遇到的掺磷碳化硅薄膜缺陷问题,利用四甲基氢氧化铵在<001>,<110>和<111>晶向上较均匀的刻蚀速率去除掺磷碳化硅薄膜表面在<111>晶向上生成的缺陷层,同时保证掺磷碳化硅薄膜在鳍形沟道顶部剩余足够的厚度。
此外,需要说明的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种去除鳍式场效应晶体管中掺磷碳化硅薄膜缺陷的方法,其特征在于包括:
第一步骤:在硅片上形成由隔离结构隔开的鳍形栅极结构;
第二步骤:在鳍形栅极结构的暴露部分上形成掺磷碳化硅薄膜,其中在掺磷碳化硅薄膜上在<111>晶向上形成了缺陷层;
第三步骤:采用四甲基氢氧化铵溶液作为刻蚀液处理硅片,以便完全去除掺磷碳化硅薄膜表面在<111>晶向上生成的缺陷层;
第四步骤:在利用刻蚀液处理硅片之后,清洗去除第三步骤中在硅片上产生的颗粒物。
2.根据权利要求1所述的去除鳍式场效应晶体管中掺磷碳化硅薄膜缺陷的方法,其特征在于,在第二步骤中,通过将鳍形栅极结构的暴露部分浸渍在氢氟酸中来成长掺磷碳化硅薄膜。
3.根据权利要求1或2所述的去除鳍式场效应晶体管中掺磷碳化硅薄膜缺陷的方法,其特征在于,在第二步骤中,在形成掺磷碳化硅薄膜之后去除薄膜表面的颗粒物、有机物和金属沾污。
4.根据权利要求1或2所述的去除鳍式场效应晶体管中掺磷碳化硅薄膜缺陷的方法,其特征在于,四甲基氢氧化铵溶液的浓度重量比小于2%且大于0.5%。
5.根据权利要求1或2所述的去除鳍式场效应晶体管中掺磷碳化硅薄膜缺陷的方法,其特征在于,四甲基氢氧化铵溶液的浓度重量比小于1.8%且大于0.5%。
6.根据权利要求1或2所述的去除鳍式场效应晶体管中掺磷碳化硅薄膜缺陷的方法,其特征在于,四甲基氢氧化铵溶液的浓度重量比为1.5%。
7.根据权利要求1或2所述的去除鳍式场效应晶体管中掺磷碳化硅薄膜缺陷的方法,其特征在于,四甲基氢氧化铵溶液的温度介于摄氏75度至85度之间。
8.根据权利要求1或2所述的去除鳍式场效应晶体管中掺磷碳化硅薄膜缺陷的方法,其特征在于,四甲基氢氧化铵溶液的温度为摄氏80度。
9.根据权利要求1或2所述的去除鳍式场效应晶体管中掺磷碳化硅薄膜缺陷的方法,其特征在于,在第四步骤中,利用1号标准清洗液清洗去除第三步骤中在硅片上产生的颗粒物。
10.根据权利要求1或2所述的去除鳍式场效应晶体管中掺磷碳化硅薄膜缺陷的方法,其特征在于,所述隔离结构是浅沟槽隔离结构。
CN201510196721.9A 2015-04-23 2015-04-23 一种去除鳍式场效应晶体管中掺磷碳化硅薄膜缺陷的方法 Active CN104752168B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510196721.9A CN104752168B (zh) 2015-04-23 2015-04-23 一种去除鳍式场效应晶体管中掺磷碳化硅薄膜缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510196721.9A CN104752168B (zh) 2015-04-23 2015-04-23 一种去除鳍式场效应晶体管中掺磷碳化硅薄膜缺陷的方法

Publications (2)

Publication Number Publication Date
CN104752168A CN104752168A (zh) 2015-07-01
CN104752168B true CN104752168B (zh) 2017-10-17

Family

ID=53591686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510196721.9A Active CN104752168B (zh) 2015-04-23 2015-04-23 一种去除鳍式场效应晶体管中掺磷碳化硅薄膜缺陷的方法

Country Status (1)

Country Link
CN (1) CN104752168B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255227B1 (en) * 1995-06-19 2001-07-03 Interuniversitair Microelektronica Centrum Etching process of CoSi2 layers
CN102214586A (zh) * 2011-06-13 2011-10-12 西安交通大学 一种硅纳米线场效应晶体管制备方法
CN102945793A (zh) * 2012-12-03 2013-02-27 上海集成电路研发中心有限公司 一种外延生长锗硅应力层的预清洗方法
CN103187286A (zh) * 2011-12-29 2013-07-03 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的制作方法
CN103811351A (zh) * 2012-11-15 2014-05-21 台湾积体电路制造股份有限公司 形成外延部件的方法
CN103915344A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN104078358A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310661A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 半導体基板および製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255227B1 (en) * 1995-06-19 2001-07-03 Interuniversitair Microelektronica Centrum Etching process of CoSi2 layers
CN102214586A (zh) * 2011-06-13 2011-10-12 西安交通大学 一种硅纳米线场效应晶体管制备方法
CN103187286A (zh) * 2011-12-29 2013-07-03 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的制作方法
CN103811351A (zh) * 2012-11-15 2014-05-21 台湾积体电路制造股份有限公司 形成外延部件的方法
CN102945793A (zh) * 2012-12-03 2013-02-27 上海集成电路研发中心有限公司 一种外延生长锗硅应力层的预清洗方法
CN103915344A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN104078358A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法

Also Published As

Publication number Publication date
CN104752168A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
JP6440600B2 (ja) 集積回路のトランジスタ構造
CN104299893B (zh) 通过执行替代生长制程形成finfet半导体装置的替代鳍片的方法
CN104201108B (zh) SiGe源/漏区的制造方法
JP2008505482A5 (zh)
US20130264609A1 (en) Semiconductor Structure of Hybrid of Coplanar Ge and III-V and Preparation Method Thereof
KR102142587B1 (ko) 응력 변형된 반도체 구조물 형성 방법
CN203055915U (zh) 张应变锗薄膜
CN107634092B (zh) 一种锗硅源漏极及其制备方法
CN103646856A (zh) 一种改善应变层界面缺陷的方法
CN102945793A (zh) 一种外延生长锗硅应力层的预清洗方法
SE0900641L (sv) Förfarande för framställning av halvledaranordning
CN103050432B (zh) 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法
CN103177971B (zh) Nmos器件及其制备方法
CN104752168B (zh) 一种去除鳍式场效应晶体管中掺磷碳化硅薄膜缺陷的方法
CN101944538A (zh) 半导体结构及其制造方法
CN104362096B (zh) SiGe源漏MOS器件制造方法
KR101587430B1 (ko) 실리콘(001) 기판 상에 반도체 에피층 성장방법
Waldron et al. Integration of III-V on Si for high-mobility CMOS
CN103871850B (zh) PMOS制造工艺中减少e‑SiGe晶格缺陷的方法
CN104851783B (zh) 一种锗硅硼外延层生长方法
CN109698130A (zh) 锗硅源漏极的制备方法
CN103700660A (zh) 一种全环栅cmos场效应晶体管和制备方法
CN103996619B (zh) 利用氮注入改善锗硅选择性外延的侧墙淀积问题的方法
CN107978637A (zh) 半导体结构
CN103021812B (zh) 一种ⅲ-ⅴoi结构的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant