CN104733322A - 用于制造多栅器件的鳍的方法和用于制造鳍的芯结构 - Google Patents

用于制造多栅器件的鳍的方法和用于制造鳍的芯结构 Download PDF

Info

Publication number
CN104733322A
CN104733322A CN201410705261.3A CN201410705261A CN104733322A CN 104733322 A CN104733322 A CN 104733322A CN 201410705261 A CN201410705261 A CN 201410705261A CN 104733322 A CN104733322 A CN 104733322A
Authority
CN
China
Prior art keywords
core
sidewall
side wall
fin
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410705261.3A
Other languages
English (en)
Other versions
CN104733322B (zh
Inventor
何虹
C·曾
叶俊呈
殷允朋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tessera Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN104733322A publication Critical patent/CN104733322A/zh
Application granted granted Critical
Publication of CN104733322B publication Critical patent/CN104733322B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

公开了用于制造多栅器件的鳍的方法和结构。根据一种方法，在半导体衬底之上的多个芯中或多个芯上形成多个侧壁，以便每个所述芯包括由第一材料构成的第一侧壁以及由不同于所述第一材料的第二材料构成的第二侧壁。选择性地去除所述多个芯中第一芯的所述第一侧壁。此外，将由所述多个侧壁中剩余的侧壁构成的图案转移到下伏层上以在所述下伏层中形成硬掩模。进一步地，通过采用所述硬掩模并且蚀刻所述衬底中的半导电材料来形成所述鳍。

Description

用于制造多栅器件的鳍的方法和用于制造鳍的芯结构
技术领域
本发明涉及多栅器件，更具体地，涉及在制造多栅器件时采用的侧壁图像转移(sidewall image transfer)方法和结构。
背景技术
可通过执行多个侧壁图像转移蚀刻步骤以形成多栅器件的鳍来实现鳍密度控制，具体地，实现鳍密度四倍化。然而，这些工艺一般采用相对复杂的图案化(patterning)叠层。例如，一个这样的叠层由至少十个不同的层构成，其制造成本以及在鳍形成工艺中使用时的成本相对较高。
发明内容
一个实施例涉及一种用于制造多栅器件的鳍的方法。根据此方法，在半导体衬底之上的多个芯(mandrel)中或多个芯上形成多个侧壁，以便每个所述芯包括由第一材料构成的第一侧壁以及由不同于所述第一材料的第二材料构成的第二侧壁。选择性地去除所述多个芯中第一芯的所述第一侧壁。此外，将由所述多个侧壁中剩余的侧壁构成的图案转移到下伏层(underlying layer)上以在所述下伏层中形成硬掩模。进一步地，通过采用所述硬掩模并且蚀刻所述衬底中的半导电材料来形成所述鳍。
另一实施例也涉及一种用于制造多栅器件的鳍的方法。根据此方法，通过执行倾斜离子注入工艺，在半导体衬底之上的多个芯中形成多个侧壁，以便每个所述芯包括由第一材料构成的第一侧壁以及由不同于所述第一材料的第二材料构成的第二侧壁。去除所述多个芯中第一芯的所述第一侧壁。此外，将由所述多个侧壁中剩余的侧壁构成的图案转移到下伏层上以在所述下伏层中形成硬掩模。进一步地，通过采用所述硬掩模并且蚀刻所述衬底中的半导电材料来形成所述鳍。
备选实施例涉及一种用于制造多栅器件的鳍的方法。根据此方法，通过执行倾斜沉积工艺，在半导体衬底之上的多个芯上形成多个侧壁，以便每个所述芯被由第一材料构成的第一侧壁以及由不同于所述第一材料的第二材料构成的第二侧壁覆盖。选择性地去除所述多个芯中第一芯的所述第一侧壁。此外，将由所述多个侧壁中剩余的侧壁构成的图案转移到下伏层上以在所述下伏层中形成硬掩模。进一步地，通过采用所述硬掩模并且蚀刻所述衬底中的半导电材料来形成所述鳍。
另一实施例涉及一种使用侧壁图像转移工艺制造多栅器件的鳍的芯结构。所述芯结构包括多个芯，其中每个所述芯包括由第一材料构成的第一侧壁以及由第二材料构成的第二侧壁，并且其中所述第二材料的构成使得在至少一个蚀刻工艺中，所述第二材料相对于所述第一材料具有选择性。所述芯结构进一步包括：由位于所述芯下方的硬掩模材料形成的下伏层；以及位于所述下伏层下方的半导体衬底。
通过结合附图阅读下面对本发明的示例性实施例的详细描述，这些及其它特征和优点将变得显而易见。
附图说明
本公开将在参考附图对优选实施例的以下描述中提供细节，其中：
图1是根据本发明的示例性实施例的图案化叠层的截面图；
图2是根据本发明的示例性实施例的芯结构的截面图；
图3是根据本发明的示例性实施例示例出形成芯间隔物(spacer)的结构的截面图；
图4是根据本发明的示例性实施例示例出形成芯的结构的截面图；
图5是根据本发明的示例性实施例示例出通过离子注入工艺形成具有不同的蚀刻选择性的不同材料的芯侧壁的结构的截面图；
图6是根据本发明的示例性实施例示例出通过倾斜沉积工艺形成具有不同的蚀刻选择性的不同材料的芯侧壁的结构的截面图；
图7是根据本发明的示例性实施例示例出芯帽(cap)的去除的结构的截面图；
图8是根据本发明的示例性实施例示例出形成光学平面化层、硅抗反射涂层和光致抗蚀剂以形成具有放松的覆盖余量(relaxed overlay margin)的光刻掩模的结构的截面图；
图9是根据本发明的示例性实施例示例出形成具有放松的覆盖余量的光刻掩模的结构的截面图；
图10是根据本发明的示例性实施例示例出芯侧壁的选择性去除的结构的截面图；
图11是根据本发明的示例性实施例示例出光学平面化层掩模的去除的结构的截面图；
图12是根据本发明的示例性实施例示例出芯的去除的结构的截面图；
图13是根据本发明的示例性实施例示例出硬掩模的形成的结构的截面图；
图14是根据本发明的示例性实施例示例出芯侧壁的去除的结构的截面图；
图15是根据本发明的示例性实施例示例出一个或多个晶体管器件的鳍的形成的结构的截面图；以及
图16是根据本发明的示例性实施例用于形成多栅器件的鳍的方法的框图/流程图。
具体实施方式
根据本发明的优选实施例，鳍密度可使用单个鳍切割和单个侧壁图像转移(SLT)工艺控制。鳍四倍化可使用相对简单的图案化叠层和相对简单的图案化工艺实现。具体而言，根据一个有利的方面，用于对多栅器件的鳍进行图案化的光刻掩模可被形成有显著放松的覆盖余量。此优点可通过形成由不同的材料构成的芯侧壁来实现，这些不同的材料在等离子体干法蚀刻或湿法蚀刻工艺中相对于彼此具有选择性。侧壁可通过应用倾斜溅射工艺沉积和/或倾斜离子注入工艺形成。此外，所述材料可被构成为使得它们可以在形成鳍的硬掩模之后使用其它蚀刻工艺同时被去除。这样，通过利用侧壁的选择性，可通过使用相对简单的工艺和相对简单的图案化叠层来精确地控制SIT图案。
本领域技术人员将理解，本发明的各方面可以实现为系统、方法或器件。参考根据本发明实施例的方法、设备(系统)和器件的流程图图示和/或框图，在下文中描述本发明的各方面。应该理解，流程图图示和/或框图中的每个框，以及流程图图示和/或框图中的框的组合示例出了根据本发明各种实施例的系统、方法和器件的可能实现方式的架构、功能和操作。还应当注意，在一些备选实施方式中，框中标注的功能可能不按图中示出的顺序发生。
应当理解，将就具有衬底的给定示例性构造来描述本发明；然而，其它构造、结构、衬底材料以及工艺特征和步骤可以在本发明的范围内变化。
还应当理解，当被描述为层、区域或衬底的要素被称为在另一要素“上方”或“之上”时，它可以直接在该另一要素上方，或者也可以存在中间要素。相反，当一个要素被称为“直接在”另一要素“上方”或者“之上”时，不存在中间要素。类似地，还应当理解，当诸如层、区域或衬底的要素被称为在另一要素“下方”或“之下”时，它可以直接在该另一要素下方，或者也可以存在中间要素。相反，当一个要素被称为“直接在”另一要素“下方”或者“之下”时，不存在中间要素。进一步地，关于一要素的术语“下方”应该被理解为表示在位于该元件与被描述为位于元件下方的特征之间的垂直线中位于该要素之下。因此，术语“下方”不应被理解为表示一特征仅位于与该要素不同的平面中。还应当理解，当一个要素被称为“连接”或“耦合”到另一个要素时，它可以被直接连接或耦合到该另一要素，或者可以存在中间要素。相反，当一个要素被称为“直接连接”或“直接耦合”到另一要素时，不存在中间要素。
集成电路芯片设计可以以图形计算机程序语言生成，并储存在计算机存储介质(例如磁盘、磁带、实体硬盘驱动器、或例如存储存取网络中的虚拟硬盘驱动器)中。若设计者不制造芯片或用于制造芯片的光刻掩模，设计者可用物理装置(例如通过提供存储设计的存储介质的副本(copy))传送所产生的设计、或直接或间接地以电子方式(例如通过网络)传送至该实体。再将所储存的设计转换成适当的格式(例如GDSII)，用于光刻掩模的制造，光刻掩模典型地包括所关注的要在晶片上形成的芯片设计的多个副本。光刻掩模用于界定待蚀刻或待处理的晶片(和/或其上的层)的区域。
本文中描述的方法可以用于制造集成电路芯片。所得到的集成电路芯片可以以原始晶片的形式(即，作为具有多个未封装的芯片的单个晶片)、作为裸管芯或者以封装的形式由制造商分配。在后一情况下，芯片安装在单个芯片封装体(例如塑料载体，具有固定到主板或更其它高级的载体上的引线)中或者安装在多芯片封装体(例如，具有表面互连或掩埋互连、或者具有表面互连和掩埋互连的陶瓷载体)中。在任一情况下，再将芯片与其他芯片、分立电路元件和/或其他信号处理器件集成，作为(a)中间产品，例如主板或(b)最终产品的一部分。所述最终产品可以是包括集成电路芯片的任何产品，范围从玩具和其它低端应用到具有显示器、键盘或其它输入装置以及中央处理器的高级计算机产品。
在说明书中对本发明的“一个实施例”或“实施例”以及其其它变型的引用，意味着与该实施例相关地描述的特定特征、结构或特性等等被包含在本发明的至少一个实施例中。因此，在贯穿说明书在各处出现的短语“在一个实施例中”和“在实施例中”以及任何其它变型的出现未必都指同一实施例。
应当理解，下文中“/”、“和/或”以及“……中的至少一者”(例如在“A/B”、“A和/或B”和“A和B中的至少一者”的情况下)中的任何一者的使用，旨在包含仅选择列出的第一个选项(A)、或者仅选择列出的第二个选项(B)或者选择这两个选项(A和B)。作为另一个例子，在“A、B和/或C”以及“A、B和C中的至少一者”的情况下，这种短语旨在包含：仅选择列出的第一个选项(A)、或者仅选择列出的第二个选项(B)、或者仅选择列出的第三个选项(C)、或者仅选择列出的第一个和第二个选项(A和B)、或者仅选择列出的第一个和第三个选项(A和C)、或者仅选择列出的第二个和第三个选项(B和C)、或者选择所有三个选项(A和B和C)。对于该领域和相关领域的普通技术人员而言容易显而易见的是，这可以扩展用于许多列出的项目。
现在参考附图，其中类似的参考标号表示相同或相似的部件，首先参考图1，示例出其中可实现本发明的示例性实施例的图案化叠层100。具体而言，图1-15示例出根据本发明的示例性实施例用于形成多栅器件的鳍的方法1600的各个处理阶段的结构。方法1600的流程图在图16中提供。
方法1600可以开始于步骤1601，在该步骤1601，可执行预处理。例如，在步骤1602，可获得图案化叠层100。在此，图案化叠层100可通过相继地将若干个层沉积到半导体衬底上形成。具体而言，叠层100从叠层的底部到顶部包括半导体衬底102、电介质层104、氮化硅层106、氮化钛层108、另外的氮化硅层110和非晶硅(A-Si)层112。应注意，衬底102可以是体半导体衬底或绝缘体上半导体衬底。进一步地，衬底102可由硅、硅锗、锗或其它任何可在其中形成多栅器件的鳍的适当半导体材料构成。此外，电介质层104优选地为二氧化硅。
在步骤1604，芯202可被形成用于第一侧壁图像转移工艺。例如，如图2的结构200所示，芯202可在A-Si层112中形成。在一个实施例中，芯202通过反应离子蚀刻(RIE)工艺形成。首先，在层112的顶上形成芯光刻图案。所述光刻图案可通过应用光刻工艺(例如193nm浸渍光刻)形成。用于芯光刻的叠层可以是三层叠层或二层叠层。然后，使用RIE工艺将光刻芯图案转移到层112中以形成芯结构202。
在步骤1606，可在叠层中形成第二芯。例如，如图3的结构300所示，例如由SiO2构成的电介质间隔物302可被沉积为围绕芯202。根据一个示例性方面，通过例如保形(conformal)膜沉积工艺，例如原子层沉积(ALD)工艺、分子层沉积(MLD)工艺或准ALD或MLD工艺，沉积电介质间隔物302。然后，采用选择性RIE工艺去除位于芯202的顶上和侧壁间隔物302的侧面上的间隔物。此外，如图4的结构400所示，可执行侧壁图像转移工艺以蚀刻穿过层110、108和106以形成由具有氮化钛帽404的氮化硅芯406构成的芯402。
在步骤1608，可在芯402中或芯402上形成由不同材料构成的可选择性去除的侧壁。例如，根据一个实施例，如图5的结构500所示，可执行倾斜离子注入以在芯402上形成富Ti和Ta的侧壁。例如，倾斜离子注入可被用于将Ta离子注入芯402中以沿着芯510的SiN部508以及沿着TiN帽506形成TaN侧壁504，如图5所示。类似地，倾斜离子注入可被用于将Ti离子注入芯402中以沿着芯510的SiN部508以及沿着TiN帽506形成TiN侧壁502，也如图5所示。倾斜注入可通过从～1keV到100keV(优选地，从1keV到10keV)的离子能量范围，以从50度到90度的偏位角(相对于晶片)实现，其中具体的角依赖于芯高度、芯间距、芯宽度和间隔物厚度。或者，所述侧壁可通过实现选择性倾斜溅射沉积以在芯402上形成富TiN和TaN的侧壁来形成，如图6的结构600所示。例如，倾斜物理气相沉积(PVD)工艺可被用于沉积TaN侧壁604并覆盖芯的SiN部608和TiN帽606以形成芯614，如图6所示。类似地，倾斜PVD工艺可被用于沉积TiN侧壁602被覆盖芯的SiN部608和TiN帽606以形成芯614，也如图6所示。作为沉积工艺副产品形成的TiN/TaN帽610和612例如可通过利用卤素等离子体的反应离子蚀刻而被去除。
使用芯的TiN和TaN侧壁的益处在于它们可相对于彼此被选择性地去除。例如，O2等离子体蚀刻可被用于选择性地去除TiN侧壁，而使TaN侧壁保持基本不变。如下面在本文中进一步介绍的那样，侧壁的该特性可用于放松光刻掩模的覆盖余量，所述光刻掩模被用于去除任何不想要的侧壁以形成鳍掩模，所述鳍掩模转而可被用于使用单个鳍蚀刻制造具有四倍鳍密度的鳍。此外，也可采用将在下面在本文中更详细地介绍的Cl2/He等离子体蚀刻工艺，通过单个步骤去除TiN和TaN。
在步骤1609，可从至少一个所述芯选择性地去除至少一个侧壁。例如，在步骤1610，可去除芯帽。例如，如图7所示，可使用例如反应离子蚀刻工艺，优选地使用卤素等离子体中的RIE，去除芯帽506或芯帽610、612和606以形成芯结构700。应注意，尽管在图中仅形成两个芯结构，但是可根据方法1600形成任何数量的芯结构。
在步骤1612，可形成具有放松的覆盖余量的切割光刻掩模。例如，如图8的结构800所示，可在结构700之上形成光学平面化层(OPL)802，并且可在层802之上形成硅抗反射涂层(SiARC)804。此外，可根据标准的光刻法在所产生的结构之上形成光致抗蚀剂806以限定用于侧壁去除的光刻掩模。例如，如图9的结构900所示，OPL层802和SiARC层804的暴露部分可被蚀刻以形成由OPL层802和SiARC层904构成的光刻掩模906。SiARC蚀刻可在含碳氟化合物的等离子体中执行，OPL蚀刻可在含氧的等离子体中执行，其中含碳或含HBr的气体作为对侧壁特征的钝化。如上所述，由于芯侧壁可被选择性地去除，因此掩模906的覆盖余量得到放松。例如，掩模906的宽度(沿着图9所示视图的水平方向)仅需足以覆盖和保护芯1008的想要的TiN侧壁1002即可，因为其它芯708的TiN侧壁702的选择性蚀刻基本不影响TaN侧壁1004或位于中央的氮化硅芯部706和1006。因此，此处在结构900中，在芯和侧壁之上形成光刻掩模906，以使芯708的TiN侧壁702以及与芯708相邻地设置的芯1008的TaN侧壁1004暴露。此外，掩模906覆盖芯1008的TiN侧壁1002。
在步骤1614，可选择性地去除至少一个所述芯的侧壁之一。在一个实施例中，可将Cl2/He/0.3％O2等离子体干法蚀刻应用于结构900以相对于TaN选择性地去除芯708的TiN侧壁702，如图10的结构1000所示。在此工艺中，TiN与TaN的选择比大于50比1。
在步骤1615，可将由剩余的侧壁构成的图案转移到下伏层上以在下伏层中形成硬掩模。在该实例中，形成图案的剩余的侧壁包括侧壁1002、1004和704。例如，为了转移图案，该方法可继续到步骤1616-1618。在步骤1616，可去除芯，留下侧壁中的至少一个。例如，如图11的结构1100所示，例如，可通过在含氧的等离子体中的反应离子蚀刻，或通过在硫酸/过氧化氢混合物(SPM)中的湿式剥离，去除光学平面化层掩模902。如图11所示，由于在步骤1610中去除了芯帽，由TiN侧壁1002、SiN芯部1006和TaN侧壁1004构成的芯1008基本保持不变。如图12的结构1200所示，SiN芯706和1006可被去除以形成由侧壁704、1004和1002构成的鳍制造掩模。例如，可将热磷蚀刻应用于结构1100以去除SiN芯706和1006。
在步骤1618，侧壁的图案可被转移到下伏的电介质层以形成用于鳍的硬掩模。例如，如图13的结构1300所示，可蚀刻电介质层104以形成具有与侧壁704、1004和1002一致的图案的掩模1306。蚀刻序列可包括采用碳氟化合物气体的电介质蚀刻步骤。此外，可去除侧壁704、1004和1002，如图14的结构1400所示。具体而言，此处，TaN与TiN之间的蚀刻选择比为近似1比1。可通过例如将卤素等离子体干法蚀刻应用于结构1300，同时去除TaN侧壁704、TaN侧壁1004和TiN侧壁1002。在一个实施例中，卤素等离子体可以是Cl2/He或Cl2/Ar等离子体。
在步骤1620，可使用硬掩模形成鳍。例如，如图15的结构1500所示，可通过蚀刻衬底102的半导体材料以将电介质硬掩模1306的图案转移到衬底102，来形成鳍1502。蚀刻序列可包括在等离子体中采用卤素气体的硅蚀刻步骤。如上所述，鳍1502可具有四倍的鳍密度，并且可通过单个鳍蚀刻步骤形成。之后，可使用标准方法完成多栅器件。本领域的普通技术人员将理解，例如可在鳍之上形成栅结构，其中每个栅结构包括栅极电介质和栅电极；例如可通过离子注入或ALD在鳍中形成源极区和漏极区；可形成使用标准方法的适当接触等。
已经描述了通过侧壁图像转移工艺实现多栅器件鳍密度控制的方法和器件的优选实施例(这些优选实施例旨在示例而并非限制)，应当注意，本领域技术人员可以根据上述教导作出修改和改变。因此，应当理解，可以在由所附权利要求书限定的本发明的范围内对所公开的特定实施例作出改变。由此已经描述了专利法所要求的具有细节和特殊性的本发明的方面，在所附的权利要求中阐述了受专利证书保护的所要求保护的和所希望保护的本发明的方面。

Claims (27)

1.一种用于制造多栅器件的鳍的方法，包括：
在半导体衬底之上的多个芯中或多个芯上形成多个侧壁，以便每个所述芯包括由第一材料构成的第一侧壁以及由不同于所述第一材料的第二材料构成的第二侧壁；
选择性地去除所述多个芯中第一芯的所述第一侧壁；
将由所述多个侧壁中剩余的侧壁构成的图案转移到下伏层上以在所述下伏层中形成硬掩模；以及
通过采用所述硬掩模并且蚀刻所述衬底中的半导电材料来形成所述鳍。
2.根据权利要求1所述的方法，其中，所述去除进一步包括在所述多个侧壁之上形成光刻掩模，以便暴露所述第一芯的所述第一侧壁和与所述第一芯相邻地设置的第二芯的所述第二侧壁，并且其中，所述剩余的侧壁包括所述第二芯的所述第二侧壁。
3.根据权利要求2所述的方法，其中，所述光刻掩模覆盖所述第二芯的所述第一侧壁，并且其中，所述剩余的侧壁包括所述第二芯的所述第一侧壁。
4.根据权利要求1所述的方法，其中，所述第一材料为TiN，所述第二材料为TaN。
5.根据权利要求1所述的方法，其中，所述形成包括在单个蚀刻步骤中形成每个所述鳍。
6.根据权利要求1所述的方法，其中，所述去除包括应用O2等离子体蚀刻工艺以去除所述第一芯的所述第一侧壁。
7.一种用于制造多栅器件的鳍的方法，包括：
通过执行倾斜离子注入工艺，在半导体衬底之上的多个芯中形成多个侧壁，以便每个所述芯包括由第一材料构成的第一侧壁以及由不同于所述第一材料的第二材料构成的第二侧壁；
选择性地去除所述多个芯中第一芯的所述第一侧壁；
将由所述多个侧壁中剩余的侧壁构成的图案转移到下伏层上以在所述下伏层中形成硬掩模；以及
通过采用所述硬掩模并且蚀刻所述衬底中的半导电材料来形成所述鳍。
8.根据权利要求7所述的方法，其中，所述去除进一步包括在所述多个侧壁之上形成光刻掩模，以便暴露所述第一芯的所述第一侧壁和与所述第一芯相邻地设置的第二芯的所述第二侧壁，并且其中，所述剩余的侧壁包括所述第二芯的所述第二侧壁。
9.根据权利要求8所述的方法，其中，所述光刻掩模覆盖所述第二芯的所述第一侧壁，并且其中，所述剩余的侧壁包括所述第二芯的所述第一侧壁。
10.根据权利要求7所述的方法，其中，所述倾斜离子注入工艺包括倾斜注入第一金属离子以形成所述第一侧壁、以及倾斜注入第二金属离子以形成所述第二侧壁。
11.根据权利要求10所述的方法，其中，所述第一金属为Ti，所述第二金属为Ta。
12.根据权利要求11所述的方法，其中，所述第一材料为TiN，所述第二材料为TaN。
13.根据权利要求7所述的方法，其中，所述形成包括在单个蚀刻步骤中形成每个所述鳍。
14.根据权利要求7所述的方法，其中，所述去除包括应用O2等离子体蚀刻工艺以去除所述第一芯的所述第一侧壁。
15.一种用于制造多栅器件的鳍的方法，包括：
通过执行倾斜沉积工艺，在半导体衬底之上的多个芯上形成多个侧壁，以便每个所述芯被由第一材料构成的第一侧壁以及由不同于所述第一材料的第二材料构成的第二侧壁覆盖；
选择性地去除所述多个芯中第一芯的所述第一侧壁；
将由所述多个侧壁中剩余的侧壁构成的图案转移到下伏层上以在所述下伏层中形成硬掩模；以及
通过采用所述硬掩模并且蚀刻所述衬底中的半导电材料来形成所述鳍。
16.根据权利要求15所述的方法，其中，所述去除进一步包括在所述多个侧壁之上形成光刻掩模，以便暴露所述第一芯的所述第一侧壁和与所述第一芯相邻地设置的第二芯的所述第二侧壁，并且其中，所述剩余的侧壁包括所述第二芯的所述第二侧壁。
17.根据权利要求16所述的方法，其中，所述光刻掩模覆盖所述第二芯的所述第一侧壁，并且其中，所述剩余的侧壁包括所述第二芯的所述第一侧壁。
18.根据权利要求15所述的方法，其中，所述倾斜沉积工艺包括倾斜沉积第一金属氮化物以形成所述第一侧壁、以及倾斜沉积第二金属氮化物以形成所述第二侧壁。
19.根据权利要求15所述的方法，其中，所述第一材料为TiN，所述第二材料为TaN。
20.根据权利要求15所述的方法，其中，所述形成包括在单个蚀刻步骤中形成每个所述鳍。
21.一种芯结构，其用于使用侧壁图像转移工艺制造多栅器件的鳍，包括：
多个芯，其中每个所述芯包括由第一材料构成的第一侧壁以及由第二材料构成的第二侧壁，并且其中所述第二材料的构成使得在至少一个蚀刻工艺中，所述第二材料相对于所述第一材料为选择性的；
下伏层，其由位于所述芯的下方的硬掩模材料形成；以及
半导体衬底，其位于所述下伏层的下方。
22.根据权利要求21所述的芯结构，其中，所述第二材料的构成使得在至少一个其它蚀刻工艺中，所述第二材料相对于所述第一材料是非选择性的。
23.根据权利要求22所述的芯结构，其中，所述其它蚀刻工艺是采用由Cl2和He构成的等离子体的等离子体蚀刻工艺。
24.根据权利要求21所述的芯结构，其中，所述至少一个蚀刻工艺为氧等离子体蚀刻工艺。
25.根据权利要求21所述的芯结构，其中，所述第一材料为第一金属氮化物，所述第二材料为第二金属氮化物。
26.根据权利要求25所述的芯结构，其中，所述第一材料为TaN，所述第二材料为TiN。
27.根据权利要求21所述的芯结构，其中，所述芯的中心部由半导体氮化物材料构成。
CN201410705261.3A 2013-12-23 2014-11-28 用于制造多栅器件的鳍的方法和用于制造鳍的芯结构 Active CN104733322B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/139121 2013-12-23
US14/139,121 US9064901B1 (en) 2013-12-23 2013-12-23 Fin density control of multigate devices through sidewall image transfer processes

Publications (2)

Publication Number Publication Date
CN104733322A true CN104733322A (zh) 2015-06-24
CN104733322B CN104733322B (zh) 2017-09-12

Family

ID=52001387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410705261.3A Active CN104733322B (zh) 2013-12-23 2014-11-28 用于制造多栅器件的鳍的方法和用于制造鳍的芯结构

Country Status (3)

Country Link
US (3) US9064901B1 (zh)
CN (1) CN104733322B (zh)
GB (1) GB2521719B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107863318A (zh) * 2017-11-22 2018-03-30 睿力集成电路有限公司 基于间距倍增形成的集成电路图案及形成方法
TWI632591B (zh) * 2015-08-17 2018-08-11 東京威力科創股份有限公司 間隔件側壁遮罩之雕塑方法及系統

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064901B1 (en) * 2013-12-23 2015-06-23 International Business Machines Corporation Fin density control of multigate devices through sidewall image transfer processes
US9613954B2 (en) 2014-07-08 2017-04-04 International Business Machines Corporation Selective removal of semiconductor fins
US9564446B1 (en) 2015-12-16 2017-02-07 International Business Machines Corporation SRAM design to facilitate single fin cut in double sidewall image transfer process
US9536744B1 (en) 2015-12-17 2017-01-03 International Business Machines Corporation Enabling large feature alignment marks with sidewall image transfer patterning
US10276716B2 (en) 2016-05-27 2019-04-30 Taiwan Semiconductor Manufacturing Company Limited Transistor with asymmetric source and drain regions
US9911604B1 (en) 2017-01-24 2018-03-06 Globalfoundries Inc. Sidewall spacer pattern formation method
US10535520B2 (en) * 2017-04-28 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Fin patterning methods for increased process margins
US11587782B2 (en) * 2018-11-30 2023-02-21 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method for making

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090127722A1 (en) * 2007-11-20 2009-05-21 Christoph Noelscher Method for Processing a Spacer Structure, Method of Manufacturing an Integrated Circuit, Semiconductor Device and Intermediate Structure with at Least One Spacer Structure
CN101681812A (zh) * 2007-06-04 2010-03-24 美光科技公司 使用自组装材料的间距倍增
US20120085733A1 (en) * 2010-10-07 2012-04-12 Applied Materials, Inc. Self aligned triple patterning
US20130244437A1 (en) * 2012-03-15 2013-09-19 Globalfoundries Inc. Methods of forming features on an integrated circuit product using a novel compound sidewall image transfer technique
US8586482B2 (en) * 2011-06-29 2013-11-19 International Business Machines Corporation Film stack including metal hardmask layer for sidewall image transfer fin field effect transistor formation

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432106A (en) * 1993-08-02 1995-07-11 United Microelectronics Corporation Manufacture of an asymmetric non-volatile memory cell
US6040223A (en) * 1999-08-13 2000-03-21 Taiwan Semiconductor Manufacturing Company Method for making improved polysilicon FET gate electrodes having composite sidewall spacers using a trapezoidal-shaped insulating layer for more reliable integrated circuits
US6610576B2 (en) 2001-12-13 2003-08-26 International Business Machines Corporation Method for forming asymmetric dual gate transistor
US6875703B1 (en) 2004-01-20 2005-04-05 International Business Machines Corporation Method for forming quadruple density sidewall image transfer (SIT) structures
US7390750B1 (en) * 2004-03-23 2008-06-24 Cypress Semiconductor Corp. Method of patterning elements within a semiconductor topography
US7397046B2 (en) * 2004-12-29 2008-07-08 Texas Instruments Incorporated Method for implanter angle verification and calibration
JP4718908B2 (ja) * 2005-06-14 2011-07-06 株式会社東芝 半導体装置および半導体装置の製造方法
US7588669B2 (en) * 2005-07-20 2009-09-15 Ascentool, Inc. Single-process-chamber deposition system
US7265059B2 (en) * 2005-09-30 2007-09-04 Freescale Semiconductor, Inc. Multiple fin formation
US7656049B2 (en) * 2005-12-22 2010-02-02 Micron Technology, Inc. CMOS device with asymmetric gate strain
US7301210B2 (en) * 2006-01-12 2007-11-27 International Business Machines Corporation Method and structure to process thick and thin fins and variable fin to fin spacing
GB2443756B (en) * 2006-02-24 2010-03-17 Wolfson Microelectronics Plc MEMS device
US7537988B2 (en) 2007-10-10 2009-05-26 Texas Instruments Incorporated Differential offset spacer
US8105901B2 (en) 2009-07-27 2012-01-31 International Business Machines Corporation Method for double pattern density
US8138030B2 (en) 2009-09-15 2012-03-20 International Business Machines Corporation Asymmetric finFET device with improved parasitic resistance and capacitance
US8716797B2 (en) 2009-11-03 2014-05-06 International Business Machines Corporation FinFET spacer formation by oriented implantation
US8343877B2 (en) 2009-11-09 2013-01-01 International Business Machines Corporation Angle ion implant to re-shape sidewall image transfer patterns
US8354331B2 (en) 2009-12-01 2013-01-15 International Business Machines Corporation Multiplying pattern density by single sidewall imaging transfer
US9711612B2 (en) * 2010-07-30 2017-07-18 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device structure and method for fabricating the same
FR2968122B1 (fr) 2010-11-30 2012-12-07 Commissariat Energie Atomique Procédé de réalisation amélioré d'un motif a partir du transfert par espaceurs latéraux
US8513131B2 (en) * 2011-03-17 2013-08-20 International Business Machines Corporation Fin field effect transistor with variable channel thickness for threshold voltage tuning
US8728892B2 (en) * 2011-05-05 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Adaptive fin design for FinFETs
KR20180123740A (ko) * 2012-05-18 2018-11-19 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
US8729702B1 (en) * 2012-11-20 2014-05-20 Stmicroelectronics, Inc. Copper seed layer for an interconnect structure having a doping concentration level gradient
CN103839781B (zh) * 2012-11-21 2016-05-25 中芯国际集成电路制造(上海)有限公司 半导体精细图案的形成方法
US8716156B1 (en) * 2013-02-01 2014-05-06 Globalfoundries Inc. Methods of forming fins for a FinFET semiconductor device using a mandrel oxidation process
US8835328B2 (en) * 2013-02-08 2014-09-16 GlobalFoundries, Inc. Methods for fabricating integrated circuits with improved semiconductor fin structures
US8932957B2 (en) * 2013-03-12 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US20140291761A1 (en) * 2013-03-29 2014-10-02 International Business Machines Corporation Asymmetric Spacers
US9564361B2 (en) * 2013-09-13 2017-02-07 Qualcomm Incorporated Reverse self aligned double patterning process for back end of line fabrication of a semiconductor device
US9064901B1 (en) * 2013-12-23 2015-06-23 International Business Machines Corporation Fin density control of multigate devices through sidewall image transfer processes

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681812A (zh) * 2007-06-04 2010-03-24 美光科技公司 使用自组装材料的间距倍增
US20090127722A1 (en) * 2007-11-20 2009-05-21 Christoph Noelscher Method for Processing a Spacer Structure, Method of Manufacturing an Integrated Circuit, Semiconductor Device and Intermediate Structure with at Least One Spacer Structure
US20120085733A1 (en) * 2010-10-07 2012-04-12 Applied Materials, Inc. Self aligned triple patterning
US8586482B2 (en) * 2011-06-29 2013-11-19 International Business Machines Corporation Film stack including metal hardmask layer for sidewall image transfer fin field effect transistor formation
US20130244437A1 (en) * 2012-03-15 2013-09-19 Globalfoundries Inc. Methods of forming features on an integrated circuit product using a novel compound sidewall image transfer technique

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI632591B (zh) * 2015-08-17 2018-08-11 東京威力科創股份有限公司 間隔件側壁遮罩之雕塑方法及系統
CN107863318A (zh) * 2017-11-22 2018-03-30 睿力集成电路有限公司 基于间距倍增形成的集成电路图案及形成方法
CN107863318B (zh) * 2017-11-22 2024-05-17 长鑫存储技术有限公司 基于间距倍增形成的集成电路图案及形成方法

Also Published As

Publication number Publication date
US20170271167A1 (en) 2017-09-21
US9728419B2 (en) 2017-08-08
US20150179769A1 (en) 2015-06-25
GB2521719B (en) 2015-12-02
US9064901B1 (en) 2015-06-23
CN104733322B (zh) 2017-09-12
US10170327B2 (en) 2019-01-01
GB201418162D0 (en) 2014-11-26
GB2521719A (en) 2015-07-01
US20150243513A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
CN104733322A (zh) 用于制造多栅器件的鳍的方法和用于制造鳍的芯结构
US8629040B2 (en) Methods for epitaxially growing active regions between STI regions
US9437447B2 (en) Method for patterning a substrate for planarization
TWI628715B (zh) 特徵尺寸縮減技術（二）
US20120032267A1 (en) Device and method for uniform sti recess
US9673049B2 (en) Manufacturing method of patterned structure of semiconductor device
EP2080218A1 (en) Methods of etching a pattern layer to form staggered heights therein and intermediate semiconductor device structures
CN103579007B (zh) 用于鳍式场效应晶体管器件的后栅极隔离区域形成方法
US8951918B2 (en) Method for fabricating patterned structure of semiconductor device
US20150035064A1 (en) Inverse side-wall image transfer
JP2008235866A (ja) 半導体素子及びその製造方法
US10475649B2 (en) Patterning method
TWI721332B (zh) 包含有在ｒａｍ位置的主動區而具有沉積所決定之間距的半導體裝置
TWI567785B (zh) 半導體裝置圖案化結構之製作方法
CN111129142A (zh) 半导体器件及其形成方法
JP2009094379A (ja) 半導体装置の製造方法
CN111435658B (zh) 形成存储器堆叠结构的方法
US9281209B1 (en) Method for fabricating semiconductor device
US20080160744A1 (en) Method for fabricating semiconductor device and improving thin film uniformity
KR100700283B1 (ko) 반도체소자의 소자분리용 트랜치 형성방법
KR101094914B1 (ko) 다층 배선 구조의 반도체 장치 및 그 제조 방법
TWI518743B (zh) 半導體裝置圖案化結構之製作方法
KR20070002560A (ko) 리세스채널을 구비한 반도체소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200220

Address after: California, USA

Patentee after: Tessera, Inc.

Address before: New York, USA

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right