CN104732948A - 一种栅极驱动电路、其驱动方法、显示面板及显示装置 - Google Patents

Abstract

本发明公开了一种栅极驱动电路、其驱动方法、显示面板及显示装置，该栅极驱动电路包括：复位控制模块和驱动模块；其中，在复位信号触发时，复位控制模块将复位信号维持至少一个时钟周期，并对至少一个时钟周期的复位信号进行锁存生成多个至少一个时钟周期的复位信号且通过输出端输出到对应的驱动模块的第一输入端，在复位信号恢复后，输入到驱动模块的第一输入端的复位信号可以依次变为低电平信号，进而驱动模块在时钟信号端和输出控制端的控制下可以依次输出低电平信号到对应的栅线，从而多条栅线上的电荷可以依次通过低电平信号线释放，避免显示面板由于多条栅线同时输入低电平信号进行电荷释放时造成低电平信号线上产生较大的尖峰电流的问题。

Description

一种栅极驱动电路、其驱动方法、显示面板及显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种栅极驱动电路、其驱动方法、显示面板及显示装置。

背景技术

目前，现有的液晶显示器件中，为了避免关机残像的产生，大多会在驱动显示面板的栅极驱动电路中加入复位功能，其复位信号由驱动电路的电源信号下降到一定阀值时触发，在复位信号触发时则将显示面板上的栅线全部开启，进而使显示面板上各像素中储存的电荷释放，从而避免产生关机残像。

然而在液晶显示产品关机时，电源信号可能产生多次抖动后才最终关闭，这样电源信号在短暂的下降后恢复，复位信号则随之触发后瞬间恢复，在复位信号触发时，显示面板上所有的栅线的电压被拉高至高电平；在复位信号恢复后，显示面板上所有栅线除一条外，其余栅线则全部拉低至低电平，而由于栅线与数据线之间寄生电容的存在，栅线上瞬间会产生很大的电位差，使得大量电荷通过低电平信号线涌出，造成低电平信号线上产生很大的尖峰电流，这样易造成软性电路板上各向异性导电胶的烧毁，从而造成液晶显示产品的不良及可靠性的降低。

因此，如何在复位信号触发时，降低显示面板上栅线瞬间产生的电位差，是本领域技术人员亟待解决的技术问题。

发明内容

本发明实施例提供了一种栅极驱动电路、其驱动方法、显示面板及显示装置，用以解决现有技术中存在的复位信号触发时，显示面板上栅线瞬间产生较大的电位差的问题。

本发明实施例提供了一种栅极驱动电路，包括：复位控制模块和驱动模块；其中，

所述复位控制模块的输入端与复位信号端相连，控制端与时钟信号端相连，所述复位控制模块具有多个输出端，所述输出端与所述驱动模块的多个第一输入端一一对应相连，所述复位控制模块用于在所述时钟信号端的控制下将所述复位信号端输入的复位信号维持至少一个时钟周期的时间，并将至少一个时钟周期的复位信号进行锁存生成多个至少一个时钟周期的复位信号，将生成的所述多个至少一个时钟周期的复位信号通过对应的输出端输出到对应的所述驱动模块的第一输入端；

所述驱动模块的第二输入端与起始信号输入端相连，第一控制端与所述时钟信号端相连，第二控制端与输出控制端相连，所述驱动模块具有多个输出端，所述输出端与各栅线一一对应相连，所述驱动模块用于在所述时钟信号端和所述输出控制端的控制下，在复位信号未触发时通过对应的输出端向对应的栅线依次输出扫描信号，在复位信号触发后通过对应的第一输入端接收所述复位控制模块输出的复位信号，在复位信号恢复后通过对应的输出端向对应的栅线依次输出低电平信号。

在一种可能的实施方式中，本发明实施例提供的上述栅极驱动电路中，所述复位控制模块，包括：复位信号维持模块和复位信号输出模块；其中，

所述复位信号维持模块的输入端与所述复位信号端相连，控制端与所述时钟信号端相连，输出端与所述复位信号输出模块的输入端相连，所述复位信号维持模块用于在所述时钟信号端的控制下将所述复位信号端输入的复位信号维持至少一个时钟周期的时间，并输出到所述复位信号输出模块的输入端；

所述复位信号输出模块的控制端与所述时钟信号端相连，所述复位信号输出模块具有多个输出端，所述输出端与所述驱动模块的第一输入端一一对应相连，所述复位信号输出模块用于在所述时钟信号端的控制下将至少一个时钟周期的复位信号进行锁存生成所述多个至少一个时钟周期的复位信号，并将锁存后生成的所述多个至少一个时钟周期的复位信号通过对应的输出端输出到对应的所述驱动模块的第一输入端。

在一种可能的实施方式中，本发明实施例提供的上述栅极驱动电路中，所述复位信号维持模块，具体包括：第一非门、第一或门、第二非门、异或门、第一触发器、第二触发器和第三触发器；其中，

所述第一非门的输入端与所述复位信号端相连，输出端与所述第一或门的第一输入端相连；

所述第一或门的第二输入端与所述异或门的输出端相连，输出端与所述第一触发器的控制端相连；

所述第一触发器的输入端与所述第二非门的输出端相连，输出端分别与所述第二触发器的输入端、所述第二非门的输入端和所述异或门的第一输入端相连；

所述第二触发器的控制端与所述时钟信号端相连，输出端与所述第三触发器的输入端相连；

所述第三触发器的控制端与所述时钟信号端相连，输出端与所述异或门的第二输入端相连；

所述异或门的输出端与所述复位信号输出模块的输入端相连，所述异或门的输出端的信号是所述的维持至少一个时钟周期的复位信号。

在一种可能的实施方式中，本发明实施例提供的上述栅极驱动电路中，所述复位信号输出模块，包括：多个相互级联的输出单元；

每级所述输出单元的控制端均与所述时钟信号端相连；

第一级输出单元的第一输入端和第二输入端均与所述复位信号维持模块的输出端相连，输出端分别与对应的所述驱动模块的第一级第一输入端和第二级输出单元的第二输入端相连；

除第一级输出单元和最后一级输出单元之外，每级输出单元的第一输入端均与所述复位信号维持模块的输出端相连，输出端分别与对应的所述驱动模块的第一输入端和相邻的下一级输出单元的第二输入端相连；

最后一级输出单元的第一输入端与所述复位信号维持模块的输出端相连，第二输入端与相邻的上一级输出单元的输出端相连，输出端与对应的所述驱动模块的最后一级第一输入端相连；

所述输出单元用于在所述时钟信号端的控制下将至少一个时钟周期的复位信号进行锁存并将锁存后所生成的的所述多个至少一个时钟周期的复位信号通过输出端输出到对应的所述驱动模块的第一输入端。

在一种可能的实施方式中，本发明实施例提供的上述栅极驱动电路中，所述输出单元，具体包括：第四触发器和第二或门；

所述第四触发器的输入端与相邻的上一级输出单元的输出端相连，控制端与所述时钟信号端相连，输出端与所述第二或门的第一输入端相连；

所述第二或门的第二输入端与所述复位信号维持模块的输出端相连，输出端分别与对应的所述驱动模块的第一输入端和相邻的下一级输出单元的第二输入端相连。

在一种可能的实施方式中，本发明实施例提供的上述栅极驱动电路中，所述驱动模块，包括：多个相互级联的输出控制单元；

每级所述输出控制单元的第一控制端均与所述时钟信号端相连，第二控制端均与所述输出控制端相连，第一输入端与对应的所述复位控制模块的输出端相连，第一输出端与对应的所述栅线相连；

第一级输出控制单元的第二输入端与所述起始信号输入端相连；第二输出端与第二级输出控制单元的第二输入端相连；

除第一级输出控制单元和最后一级输出控制单元之外，其余每级输出控制单元的第二输出端均与其相邻的下一级输出控制单元的第二输入端相连；

最后一级输出控制单元的第二输入端与相邻的上一级输出控制单元的第二输出端相连；

所述输出控制单元用于在所述时钟信号端和所述输出控制端的控制下，在复位信号未触发时通过第一输出端向对应的栅线输出扫描信号，在复位信号触发后通过第一输入端接收所述复位控制模块输出的复位信号，在复位信号恢复后通过第一输出端向对应的栅线输出低电平信号。

在一种可能的实施方式中，本发明实施例提供的上述栅极驱动电路中，所述输出控制单元，具体包括：第五触发器、与门、第三或门和输出缓冲器；

所述第五触发器的输入端与相邻的上一级输出控制单元的第二输出端相连，控制端与所述时钟控制端相连，输出端分别与相邻的下一级输出控制单元的第二输入端和所述与门的第一输入端相连；

所述与门的第二输入端与所述输出控制端相连，输出端与所述第三或门的第一输入端相连；

所述第三或门的第二输入端与对应的所述复位控制模块的输出端相连，输出端与所述输出缓冲器的输入端相连；

所述输出缓冲器的输出端与对应的所述栅线相连。

本发明实施例提供了一种显示面板，包括本发明实施例提供的上述栅极驱动电路。

本发明实施例提供了一种显示装置，包括本发明实施例提供的上述显示面板。

本发明实施例提供了一种本发明实施例提供的上述栅极驱动电路的驱动方法，包括：

在复位信号端输入复位信号时，复位控制模块在时钟信号端的控制下将所述复位信号端输入的复位信号维持至少一个时钟周期的时间，并将至少一个时钟周期的复位信号进行锁存生成多个至少一个时钟周期的复位信号，将锁存后所生成的所述多个至少一个时钟周期的复位信号通过对应的输出端输出到对应的所述驱动模块的第一输入端；

所述驱动模块在时钟信号端和输出控制端的控制下，在复位信号未触发时通过对应的输出端向对应的栅线依次输出扫描信号，在复位信号触发后通过对应的第一输入端接收所述复位控制模块输出的复位信号，在复位信号恢复后通过对应的输出端向对应的栅线依次输出低电平信号。

在一种可能的实施方式中，本发明实施例提供的上述栅极驱动电路的驱动方法中，在复位信号端输入复位信号时，复位控制模块在时钟信号端的控制下将所述复位信号端输入的复位信号维持至少一个时钟周期的时间，并将至少一个时钟周期的复位信号进行锁存生成所述多个至少一个时钟周期的复位信号，将锁存后生成的所述多个至少一个时钟周期的复位信号通过对应的输出端输出到对应的所述驱动模块的第一输入端，具体包括：

在复位信号端输入复位信号时，所述复位控制模块中的复位信号维持模块在所述时钟信号端的控制下将所述复位信号端输入的复位信号维持至少一个时钟周期的时间，并输出到所述复位控制模块中的复位信号输出模块的输入端；

所述复位控制模块中的复位信号输出模块在所述时钟信号端的控制下将至少一个时钟周期的复位信号进行锁存生成多个至少一个时钟周期的复位信号，并将锁存后生成的所述多个至少一个时钟周期的复位信号通过对应的输出端输出到对应的所述驱动模块的第一输入端。

在一种可能的实施方式中，本发明实施例提供的上述栅极驱动电路的驱动方法中，所述复位控制模块中的复位信号输出模块在所述时钟信号端的控制下将至少一个时钟周期的复位信号进行锁存生成所述多个至少一个时钟周期的复位信号，并将锁存后生成的所述多个至少一个时钟周期的复位信号通过对应的输出端输出到对应的所述驱动模块的第一输入端，具体包括：

所述复位信号输出模块中的输出单元在所述时钟信号端的控制下将至少一个时钟周期的复位信号进行锁存并通过输出端输出到对应的所述驱动模块的第一输入端。

在一种可能的实施方式中，本发明实施例提供的上述栅极驱动电路的驱动方法中，所述驱动模块在时钟信号端和输出控制端的控制下，在复位信号未触发时通过对应的输出端向对应的栅线依次输出扫描信号，在复位信号触发后通过对应的第一输入端接收所述复位控制模块输出的复位信号，在复位信号恢复后通过对应的输出端向对应的栅线依次输出低电平信号，具体包括：

所述驱动模块中的输出控制单元在所述时钟信号端和所述输出控制端的控制下，在复位信号未触发时通过第一输出端向对应的栅线输出扫描信号，在复位信号触发后通过第一输入端接收所述复位控制模块输出的复位信号，在复位信号恢复后通过第一输出端向对应的栅线输出低电平信号。

本发明实施例的有益效果包括：

本发明实施例提供了一种栅极驱动电路、其驱动方法、显示面板及显示装置，该栅极驱动电路包括：复位控制模块和驱动模块；其中，复位控制模块用于在时钟信号端的控制下将复位信号端输入的复位信号维持至少一个时钟周期的时间，并将至少一个时钟周期的复位信号进行锁存生成多个至少一个时钟周期的复位信号，将生成的多个至少一个时钟周期的复位信号通过对应的输出端输出到对应的驱动模块的第一输入端；驱动模块用于在时钟信号端和输出控制端的控制下，在复位信号未触发时通过对应的输出端向对应的栅线依次输出扫描信号，在复位信号触发后通过对应的第一输入端接收复位控制模块输出的复位信号，在复位信号恢复后通过对应的输出端向对应的栅线依次输出低电平信号，这样在复位信号未触发时，栅极驱动电路在对应时间段输出扫描信号到对应的栅线，实现显示面板的逐行扫描，在复位信号触发时，复位信号经过复位控制模块维持至少一个时钟周期并输出到对应的驱动模块的第一输入端，进而在复位信号恢复后驱动模块在时钟信号端和输出控制端的控制下依次输出低电平信号到对应的栅线，从而多条栅线上的电荷可以依次通过低电平信号线释放，避免由于多条栅线同时输入低电平信号进行电荷释放时造成低电平信号线上产生较大的尖峰电流。

相对于现有技术在复位信号恢复后，显示面板上所有栅线除一条外，其余栅线则全部拉低至低电平，从而造成多条栅线上瞬间产生的电位差进行叠加而产生很大的电位差，本发明实施例提供的栅极驱动电路在复位信号恢复后，输入到驱动模块的复位信号可以依次变为低电平，进而驱动模块可以依次向对应的栅线输入低电平信号，避免了显示面板上的多条栅线在复位信号恢复后瞬间同时输入低电平信号而产生的电位差叠加，进而避免了多条栅线同时进行电荷释放造成低电平信号线上瞬间产生较大的尖峰电流，有效地提升了显示面板的可靠性。

附图说明

图1为本发明实施例提供的栅极驱动电路的结构示意图；

图2为本发明实施例提供的栅极驱动电路中复位控制模块的具体结构示意图；

图3为本发明实施例提供的栅极驱动电路中复位信号维持模块的具体结构示意图；

图4为本发明实施例提供的栅极驱动电路中复位信号维持模块的具体工作时序图；

图5为本发明实施例提供的栅极驱动电路中复位信号输出模块的具体结构示意图；

图6为本发明实施例提供的栅极驱动电路中复位信号输出模块的具体工作时序图；

图7为本发明实施例提供的栅极驱动电路中驱动模块的具体结构示意图；

图8为本发明实施例提供的栅极驱动电路中驱动模块的具体工作时序图；

图9为本发明实施例提供的栅极驱动电路的驱动方法流程图；

图10为本发明实施例提供的栅极驱动电路的驱动方法中复位控制模块的具体工作流程图。

具体实施方式

下面结合附图，对本发明实施例提供的栅极驱动电路、其驱动方法、显示面板及显示装置的具体实施方式进行详细地说明。

本发明实施例提供了一种栅极驱动电路，如图1所示，包括：复位控制模块1和驱动模块2；其中，

复位控制模块1的输入端与复位信号端Reset相连，控制端与时钟信号端CLK相连，复位控制模块1具有多个输出端，输出端与驱动模块2的多个第一输入端一一对应相连，复位控制模块1用于在时钟信号端CLK的控制下将复位信号端Reset输入的复位信号维持至少一个时钟周期的时间，并将至少一个时钟周期的复位信号进行锁存生成多个至少一个时钟周期的复位信号，将生成的多个至少一个时钟周期的复位信号通过对应的输出端输出到对应的驱动模块2的第一输入端；

驱动模块2的第二输入端与起始信号输入端STV相连，第一控制端与时钟信号端CLK相连，第二控制端与输出控制端OE相连，驱动模块2具有多个输出端，输出端与各栅线Gate一一对应相连，驱动模块2用于在时钟信号端CLK和输出控制端OE的控制下，在复位信号未触发时通过对应的输出端向对应的栅线Gate依次输出扫描信号，在复位信号触发后通过对应的第一输入端接收复位控制模块1输出的复位信号，在复位信号恢复后通过对应的输出端向对应的栅线Gate依次输出低电平信号。

本发明实施例提供的上述栅极驱动电路中，包括复位控制模块1和驱动模块2；其中，复位控制模块1用于在时钟信号端CLK的控制下将复位信号端Reset输入的复位信号维持至少一个时钟周期的时间，并将至少一个时钟周期的复位信号进行锁存生成多个至少一个时钟周期的复位信号，将生成的多个至少一个时钟周期的复位信号通过对应的输出端输出到对应的驱动模块2的第一输入端；驱动模块2用于在时钟信号端CLK和输出控制端OE的控制下，在复位信号未触发时通过对应的输出端向对应的栅线Gate依次输出扫描信号，在复位信号触发后通过对应的第一输入端接收复位控制模块1输出的复位信号，在复位信号恢复后通过对应的输出端向对应的栅线Gate依次输出低电平信号，这样在复位信号未触发时，栅极驱动电路在对应时间段输出扫描信号到对应的栅线Gate，实现显示面板的逐行扫描，在复位信号触发时，复位信号经过复位控制模块1维持至少一个时钟周期并输出到对应的驱动模块的第一输入端，进而在复位信号恢复后驱动模块2在时钟信号端CLK和输出控制端OE的控制下依次输出低电平信号到对应的栅线Gate，从而多条栅线上的电荷可以依次通过低电平信号线释放，避免由于多条栅线同时输入低电平信号进行电荷释放时造成低电平信号线上产生较大的尖峰电流。

相对于现有技术在复位信号恢复后，显示面板上所有栅线除一条外，其余栅线则全部拉低至低电平，从而造成多条栅线上瞬间产生的电位差进行叠加而产生很大的电位差，本发明实施例提供的栅极驱动电路在复位信号恢复后，输入到驱动模块的复位信号可以依次变为低电平，进而驱动模块可以依次向对应的栅线输入低电平信号，避免了显示面板上的多条栅线在复位信号恢复后瞬间同时输入低电平信号而产生的电位差叠加，进而避免了多条栅线同时进行电荷释放造成低电平信号线上瞬间产生较大的尖峰电流，有效地提升了显示面板的可靠性。

在具体实施时，本发明实施例提供的上述栅极驱动电路中，复位控制模块1，如图2所示，可以具体包括：复位信号维持模块11和复位信号输出模块12；其中，

复位信号维持模块11的输入端与复位信号端Reset相连，控制端与时钟信号端CLK相连，输出端与复位信号输出模块12的输入端相连，复位信号维持模块11用于在时钟信号端CLK的控制下将复位信号端Reset输入的复位信号维持至少一个时钟周期的时间，并输出到复位信号输出模块12的输入端；

复位信号输出模块12的控制端与时钟信号端CLK相连，复位信号输出模块12具有多个输出端，输出端与驱动模块2的第一输入端一一对应相连，复位信号输出模块12用于在时钟信号端CLK的控制下将至少一个时钟周期的复位信号进行锁存生成多个至少一个时钟周期的复位信号，并将锁存后所生成的多个至少一个时钟周期的复位信号通过对应的输出端输出到对应的驱动模块2的第一输入端。

具体地，本发明实施例提供的上述栅极驱动电路中，复位信号维持模块11在时钟信号端CLK的控制下将复位信号端Reset输入的复位信号维持至少一个时钟周期的时间，并输出到复位信号输出模块12的输入端，这样可以为复位信号输出模块12提供足够的信号锁存时间，且复位信号维持模块11输出端的信号有效时，不再重复响应复位信号端Reset输入的复位信号，这样可以有效避免电源信号的不稳定造成复位信号重复响应的问题；复位信号输出模块12在时钟信号端CLK的控制下将至少一个时钟周期的复位信号进行锁存，并通过对应的输出端输出到对应的驱动模块2的第一输入端，且在复位信号恢复后依次输出低电平信号到对应的驱动模块2的第一输入端。

在具体实施时，本发明实施例提供的上述栅极驱动电路中，如图3所示，复位信号维持模块11，可以具体包括：第一非门F1、第一或门OR1、第二非门F2、异或门XOR、第一触发器D1、第二触发器D2和第三触发器D3；其中，第一非门F1的输入端与复位信号端Reset相连，输出端与第一或门OR1的第一输入端相连；第一或门OR1的第二输入端与异或门XOR的输出端相连，输出端与第一触发器D1的控制端相连；第一触发器D1的输入端与第二非门F2的输出端相连，输出端分别与第二触发器D2的输入端、第二非门F2的输入端和异或门XOR的第一输入端相连；第二触发器D2的控制端与时钟信号端CLK相连，输出端与第三触发器D3的输入端相连；第三触发器D3的控制端与时钟信号端CLK相连，输出端与异或门Y的第二输入端相连；异或门XOR的输出端与复位信号输出模块12的输入端相连，异或门XOR的输出端的信号是维持至少一个时钟周期的复位信号。

具体地，本发明实施例提供的上述栅极驱动电路中，复位信号维持模块11的具体工作时序图如图4所示，其中，第一触发器D1、第二触发器D2和第三触发器D3的输出端分别为X1、X2和X3，在复位信号触发时，瞬时响应的复位信号经过第一非门F1、第一或门OR1、异或门XOR、第一触发器D1、第二触发器D2和第三触发器D3的作用变成能够持续至少一个时钟周期的复位信号XAO，其中至少一个时钟周期的复位信号XAO的有效触发时刻与复位信号端Reset输入的复位信号相同，至少一个时钟周期的复位信号XAO能够为复位信号输出模块12提供足够的锁存时间，且在复位信号XAO有效的时间段不再重复响应复位信号端Reset输入的复位信号，这样可以有效避免电源信号的不稳定造成复位信号重复响应的问题。

在具体实施时，本发明实施例提供的上述栅极驱动电路中，如图5所示是复位信号输出模块12的具体结构图，从图5中可知，它可以具体包括：多个相互级联的输出单元121；每级输出单元121的控制端均与时钟信号端CLK相连；

第一级输出单元121的第一输入端和第二输入端均与复位信号维持模块11的输出端相连，输出端分别与对应的驱动模块2的第一级第一输入端和第二级输出单元121的第二输入端相连；

除第一级输出单元121和最后一级输出单元121之外，每级输出单元121的第一输入端均与复位信号维持模块11的输出端相连，输出端分别与对应的驱动模块2的第一输入端和相邻的下一级输出单元121的第二输入端相连；

最后一级输出单元121的第一输入端与复位信号维持模块11的输出端相连，第二输入端与相邻的上一级输出单元121的输出端相连，输出端与对应的驱动模块2的最后一级第一输入端相连；

输出单元121用于在时钟信号端CLK的控制下将至少一个时钟周期的复位信号进行锁存并将锁存后所生成的多个至少一个时钟周期的复位信号通过输出端输出到对应的驱动模块2的第一输入端。

具体地，本发明实施例提供的上述栅极驱动电路中，复位信号输出模块12包括多个相互级联的输出单元121，每一级输出单元121的输出端Rn与对应的驱动模块2的第一输入端对应相连，每一级输出单元121在时钟信号端CLK的控制下，将至少一个时钟周期的复位信号进行锁存，并通过对应的输出端输出到对应的驱动模块2的第一输入端，且在复位信号恢复后输出低电平信号到对应的驱动模块2的第一输入端，进而驱动模块2在复位信号恢复后可以依次输出低电平信号到对应的栅线Gate，避免多条栅线Gate在复位信号恢复后瞬间同时输入低电平信号产生的电位差叠加成较大的电位差。

在具体实施时，本发明实施例提供的上述栅极驱动电路中，如图5所示，输出单元121，可以具体包括：第四触发器D4和第二或门OR2；

各级输出单元121中第四触发器D4的控制端与时钟信号端CLK相连，输出端与第二或门OR2的第一输入端相连；第一级输出单元121中的第四触发器D4的输入端与复位信号维持模块11的输出端相连；除第一级输出单元121中的第四触发器D4外，各级输出单元121中的第四触发器D4的输入端与相邻的上一级输出单元121的输出端相连；

各级输出单元121中的第二或门OR2的第二输入端与复位信号维持模块11的输出端相连，除最后一级输出单元121中的第二或门OR2之外，其余各级输出单元121中的第二或门OR2的输出端分别与对应的驱动模块2的第一输入端和相邻的下一级输出单元121的第二输入端相连；最后一级输出单元121中的第二或门OR2的输出端与驱动模块2的最后一级第一输入端相连。

具体地，本发明实施例提供的上述栅极驱动电路中，复位信号输出模块12的具体工作时序图如图6所示，其中，每一级输出单元121的输出端R1、R2、R3……Rn与驱动模块2的第一输入端对应相连，复位信号维持模块11输出的至少一个时钟周期的复位信号XAO经过每一级输出单元121中的第四触发器D4和第二或门OR2的作用，配合时钟信号端CLK输入的时钟信号，对应输出至少一个时钟周期的复位信号到对应的驱动模块2的第一输入端，并在复位信号恢复后输出低电平信号到对应的驱动模块2的第一输入端，进而驱动模块2在复位信号恢复后可以依次输出低电平信号到对应的栅线Gate，避免多条栅线Gate在复位信号恢复后瞬间同时输入低电平信号产生的电位差叠加成较大的电位差。

在具体实施时，本发明实施例提供的上述栅极驱动电路中，如图7所示，图7所示的电路结构是驱动模块的具体结构示意图，其可以具体包括：多个相互级联的输出控制单元21；

每级输出控制单元21的第一控制端均与时钟信号端CLK相连，第二控制端均与输出控制端OE相连，第一输入端与对应的复位控制模块1的输出端相连，第一输出端与对应的栅线Gate相连；

第一级输出控制单元21的第二输入端与起始信号输入端STV相连；第二输出端与第二级输出控制单元21的第二输入端相连；

除第一级输出控制单元21和最后一级输出控制单元21之外，其余每级输出控制单元21的第二输出端均与其相邻的下一级输出控制单元21的第二输入端相连；

最后一级输出控制单元21的第二输入端与相邻的上一级输出控制单元21的第二输出端相连；

输出控制单元21用于在时钟信号端CLK和输出控制端OE的控制下，在复位信号未触发时通过对应的第一输出端向对应的栅线Gate输出扫描信号，在复位信号触发后通过对应的第一输入端接收复位控制模块1输出的复位信号，在复位信号恢复后通过对应的第一输出端向对应的栅线Gate输出低电平信号。

具体地，本发明实施例提供的上述栅极驱动电路中，驱动模块2的具体工作时序图如图8所示，其中，每一级输出控制单元21的第一输入端与复位控制模块的输出端，亦即复位信号输出模块12的输出端R1、R2、R3……Rn对应相连，在复位信号未触发时，输出控制单元21在时钟信号端CLK和输出控制端OE的控制下输出扫描信号到对应的栅线Gate，在复位信号触发后，复位信号经过复位控制模块1的处理，变成至少一个时钟周期的复位信号并输出到对应的每一级输出控制单元21的对应的第一输入端，这样在复位信号恢复后，输入到各级输出控制单元21的对应的第一输入端的信号依次变为低电平平信号，进而驱动模块2中的各级输出控制单元21在时钟信号端CLK和输出控制端OE的控制下，依次输出低电平信号到对应的栅线Gate，避免多条栅线Gate在复位信号恢复后瞬间同时输入低电平信号产生的电位差叠加成较大的电位差。

在具体实施时，本发明实施例提供的上述栅极驱动电路中，如图7所示，输出控制单元21，可以具体包括：第五触发器D5、与门AND、第三或门OR3和输出缓冲器M；

第一级输出控制单元21中的第五触发器D5的输入端与起始信号输入端STV相连，其余各级输出控制单元21中的第五触发器D5的输入端与相邻的上一级输出控制单元21的第二输出端相连；各级输出控制单元21的控制端与时钟信号端CLK相连；除最后一级输出控制单元21中的第五触发器D5外，其余各级输出控制单元21中的第五触发器D5输出端分别与相邻的下一级输出控制单元21的第二输入端和与门AND的第一输入端相连，最后一级输出控制单元21中的第五触发器D5的输出端与最后一级输出控制单元21中的与门AND的第一输入端相连；

各级输出控制单元21中的与门AND的第二输入端与输出控制端OE相连，输出端与第三或门OR3的第一输入端相连；

各级输出控制单元21中的第三或门OR3的第二输入端与对应的复位控制模块1的输出端相连，输出端与输出缓冲器M的输入端相连；

各级输出控制单元21中的输出缓冲器M的输出端与对应的栅线Gate相连。

具体地，本发明实施例提供的上述栅极驱动电路中，驱动模块的具体工作时序图如图8所示，在复位信号未触发时，每一级输出控制单元21输出扫描信号到对应的栅线，在复位信号触发后，第三或门OR3的第二输入端输入至少一个时钟周期的复位信号，在复位信号恢复后，第三或门OR3的第二输入端输入至少一个时钟周期的复位信号依次变为低电平信号，进而在时钟信号端CLK和输出控制端OE的控制下，通过第五触发器D5、与门AND和第三或门OR3的作用，各级输出控制单元21依次输出低电平信号到对应的栅线Gate，避免多条栅线Gate在复位信号恢复后瞬间同时输入低电平信号产生的电位差叠加成较大的电位差。

基于同一发明构思，本发明实施例提供了一种显示面板，包括本发明实施例提供的上述栅极驱动电路。由于该显示面板解决问题的原理与栅极驱动电路相似，因此该显示面板的实施可以参见上述栅极驱动电路的实施，重复之处不再赘述。

基于同一发明构思，本发明实施例提供了一种显示装置，包括本发明实施例提供的上述显示面板。该显示装置可以应用于手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。由于该显示装置解决问题的原理与显示面板相似，因此该显示装置的实施可以参见上述显示面板的实施，重复之处不再赘述。

基于同一发明构思，本发明实施例提供了一种本发明实施例提供的上述栅极驱动电路的驱动方法，如图9所示，具体可以包括以下步骤：

S101、在复位信号端输入复位信号时，复位控制模块在时钟信号端的控制下将复位信号端输入的复位信号维持至少一个时钟周期的时间，并将至少一个时钟周期的复位信号进行锁存生成多个至少一个时钟周期的复位信号，将锁存后生成的多个至少一个时钟周期的复位信号通过对应的输出端输出到对应的驱动模块的第一输入端；

S102、驱动模块在时钟信号端和输出控制端的控制下，在复位信号未触发时通过对应的输出端向对应的栅线依次输出扫描信号，在复位信号触发后通过对应的第一输入端接收复位控制模块输出的复位信号，在复位信号恢复后通过对应的输出端向对应的栅线依次输出低电平信号。

本发明实施例提供的上述栅极驱动电路的驱动方法中，在复位信号端输入复位信号时，复位控制模块在时钟信号端的控制下将复位信号端输入的复位信号维持至少一个时钟周期的时间，并将至少一个时钟周期的复位信号进行锁存生成多个至少一个时钟周期的复位信号，将锁存后生成的多个至少一个时钟周期的复位信号通过对应的输出端输出到对应的驱动模块的第一输入端；驱动模块在时钟信号端和输出控制端的控制下，在复位信号未触发时通过对应的输出端向对应的栅线依次输出扫描信号，在复位信号触发后通过对应的第一输入端接收复位控制模块输出的复位信号，在复位信号恢复后通过对应的输出端向对应的栅线依次输出低电平信号，这样在复位信号未触发时，栅极驱动电路在对应时间段输出扫描信号到对应的栅线，实现显示面板的逐行扫描，在复位信号触发时，复位信号经过复位控制模块维持至少一个时钟周期并输出到对应的驱动模块的第一输入端，进而在复位信号恢复后驱动模块在时钟信号端和输出控制端的控制下依次输出低电平信号到对应的栅线，从而多条栅线上的电荷可以依次通过低电平信号线释放，避免由于多条栅线同时输入低电平信号进行电荷释放时造成低电平信号线上产生较大的尖峰电流。

在具体实施时，本发明实施例提供的上述栅极驱动电路的驱动方法中，步骤S101，如图10所示，可以具体包括：

S201、在复位信号端输入复位信号时，复位控制模块中的复位信号维持模块在时钟信号端的控制下将复位信号端输入的复位信号维持至少一个时钟周期的时间，并输出到复位控制模块中的复位信号输出模块的输入端；

S202、复位控制模块中的复位信号输出模块在时钟信号端的控制下将至少一个时钟周期的复位信号进行锁存生成多个至少一个时钟周期的复位信号，并将锁存后生成的多个至少一个时钟周期的复位信号通过对应的输出端输出到对应的驱动模块的第一输入端。

在具体实施时，本发明实施例提供的上述栅极驱动电路的驱动方法中，步骤S202，可以具体包括：

复位信号输出模块中的输出单元在时钟信号端的控制下将至少一个时钟周期的复位信号进行锁存并通过输出端输出到对应的驱动模块的第一输入端。

在具体实施时，本发明实施例提供的上述栅极驱动电路的驱动方法中，步骤S102，可以具体包括：

驱动模块中的输出控制单元在时钟信号端和所述输出控制端的控制下，在复位信号未触发时通过第一输出端向对应的栅线输出扫描信号，在复位信号触发后通过第一输入端接收复位控制模块输出的复位信号，在复位信号恢复后通过第一输出端向对应的栅线输出低电平信号。

本发明实施例提供了一种栅极驱动电路、其驱动方法、显示面板及显示装置，该栅极驱动电路包括：复位控制模块和驱动模块；其中，复位控制模块用于在时钟信号端的控制下将复位信号端输入的复位信号维持至少一个时钟周期的时间，并将至少一个时钟周期的复位信号进行锁存生成多个至少一个时钟周期的复位信号，将生成的多个至少一个时钟周期的复位信号通过对应的输出端输出到对应的驱动模块的第一输入端；驱动模块用于在时钟信号端和输出控制端的控制下，在复位信号未触发时通过对应的输出端向对应的栅线依次输出扫描信号，在复位信号触发后通过对应的第一输入端接收复位控制模块输出的复位信号，在复位信号恢复后通过对应的输出端向对应的栅线依次输出低电平信号，这样在复位信号未触发时，栅极驱动电路在对应时间段输出扫描信号到对应的栅线，实现显示面板的逐行扫描，在复位信号触发时，复位信号经过复位控制模块维持至少一个时钟周期并输出到对应的驱动模块的第一输入端，进而在复位信号恢复后驱动模块在时钟信号端和输出控制端的控制下依次输出低电平信号到对应的栅线，从而多条栅线上的电荷可以依次通过低电平信号线释放，避免由于多条栅线同时输入低电平信号进行电荷释放时造成低电平信号线上产生较大的尖峰电流。

相对于现有技术在复位信号恢复后，显示面板上所有栅线除一条外，其余栅线则全部拉低至低电平，从而造成多条栅线上瞬间产生的电位差进行叠加而产生很大的电位差，本发明实施例提供的栅极驱动电路在复位信号恢复后，输入到驱动模块的复位信号可以依次变为低电平，进而驱动模块可以依次向对应的栅线输入低电平信号，避免了显示面板上的多条栅线在复位信号恢复后瞬间同时输入低电平信号而产生的电位差叠加，进而避免了多条栅线同时进行电荷释放造成低电平信号线上瞬间产生较大的尖峰电流，有效地提升了显示面板的可靠性。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (13)

1.一种栅极驱动电路，其特征在于，包括：复位控制模块和驱动模块；其中，

所述复位控制模块的输入端与复位信号端相连，控制端与时钟信号端相连，所述复位控制模块具有多个输出端，所述输出端与所述驱动模块的多个第一输入端一一对应相连，所述复位控制模块用于在所述时钟信号端的控制下将所述复位信号端输入的复位信号维持至少一个时钟周期的时间，并将至少一个时钟周期的复位信号进行锁存生成多个至少一个时钟周期的复位信号，将生成的所述多个至少一个时钟周期的复位信号通过对应的输出端输出到对应的所述驱动模块的第一输入端；

所述驱动模块的第二输入端与起始信号输入端相连，第一控制端与所述时钟信号端相连，第二控制端与输出控制端相连，所述驱动模块具有多个输出端，所述输出端与各栅线一一对应相连，所述驱动模块用于在所述时钟信号端和所述输出控制端的控制下，在复位信号未触发时通过对应的输出端向对应的栅线依次输出扫描信号，在复位信号触发后通过对应的第一输入端接收所述复位控制模块输出的复位信号，在复位信号恢复后通过对应的输出端向对应的栅线依次输出低电平信号。

2.如权利要求1所述的栅极驱动电路，其特征在于，所述复位控制模块，包括：复位信号维持模块和复位信号输出模块；其中，

所述复位信号维持模块的输入端与所述复位信号端相连，控制端与所述时钟信号端相连，输出端与所述复位信号输出模块的输入端相连，所述复位信号维持模块用于在所述时钟信号端的控制下将所述复位信号端输入的复位信号维持至少一个时钟周期的时间，并输出到所述复位信号输出模块的输入端；

所述复位信号输出模块的控制端与所述时钟信号端相连，所述复位信号输出模块具有多个输出端，所述输出端与所述驱动模块的第一输入端一一对应相连，所述复位信号输出模块用于在所述时钟信号端的控制下将至少一个时钟周期的复位信号进行锁存生成所述多个至少一个时钟周期的复位信号，并将锁存后所生成的所述多个至少一个时钟周期的复位信号通过对应的输出端输出到对应的所述驱动模块的第一输入端。

3.如权利要求2所述的栅极驱动电路，其特征在于，所述复位信号维持模块，具体包括：第一非门、第一或门、第二非门、异或门、第一触发器、第二触发器和第三触发器；其中，

所述第一非门的输入端与所述复位信号端相连，输出端与所述第一或门的第一输入端相连；

所述第一或门的第二输入端与所述异或门的输出端相连，输出端与所述第一触发器的控制端相连；

所述第一触发器的输入端与所述第二非门的输出端相连，输出端分别与所述第二触发器的输入端、所述第二非门的输入端和所述异或门的第一输入端相连；

所述第二触发器的控制端与所述时钟信号端相连，输出端与所述第三触发器的输入端相连；

所述第三触发器的控制端与所述时钟信号端相连，输出端与所述异或门的第二输入端相连；

所述异或门的输出端与所述复位信号输出模块的输入端相连，所述异或门的输出端的信号是所述的维持至少一个时钟周期的复位信号。

4.如权利要求2所述的栅极驱动电路，其特征在于，所述复位信号输出模块，包括：多个相互级联的输出单元；

每级所述输出单元的控制端均与所述时钟信号端相连；

第一级输出单元的第一输入端和第二输入端均与所述复位信号维持模块的输出端相连，输出端分别与对应的所述驱动模块的第一级第一输入端和第二级输出单元的第二输入端相连；

除第一级输出单元和最后一级输出单元之外，每级输出单元的第一输入端均与所述复位信号维持模块的输出端相连，输出端分别与对应的所述驱动模块的第一输入端和相邻的下一级输出单元的第二输入端相连；

最后一级输出单元的第一输入端与所述复位信号维持模块的输出端相连，第二输入端与相邻的上一级输出单元的输出端相连，输出端与对应的所述驱动模块的最后一级第一输入端相连；

所述输出单元用于在所述时钟信号端的控制下将至少一个时钟周期的复位信号进行锁存并将锁存后所生成的所述多个至少一个时钟周期的复位信号通过输出端输出到对应的所述驱动模块的第一输入端。

5.如权利要求4所述的栅极驱动电路，其特征在于，所述输出单元，具体包括：第四触发器和第二或门；

所述第四触发器的输入端与相邻的上一级输出单元的输出端相连，控制端与所述时钟信号端相连，输出端与所述第二或门的第一输入端相连；

所述第二或门的第二输入端与所述复位信号维持模块的输出端相连，输出端分别与对应的所述驱动模块的第一输入端和相邻的下一级输出单元的第二输入端相连。

6.如权利要求1-5任一项所述的栅极驱动电路，其特征在于，所述驱动模块，包括：多个相互级联的输出控制单元；

每级所述输出控制单元的第一控制端均与所述时钟信号端相连，第二控制端均与所述输出控制端相连，第一输入端与对应的所述复位控制模块的输出端相连，第一输出端与对应的所述栅线相连；

第一级输出控制单元的第二输入端与所述起始信号输入端相连；第二输出端与第二级输出控制单元的第二输入端相连；

除第一级输出控制单元和最后一级输出控制单元之外，其余每级输出控制单元的第二输出端均与其相邻的下一级输出控制单元的第二输入端相连；

最后一级输出控制单元的第二输入端与相邻的上一级输出控制单元的第二输出端相连；

所述输出控制单元用于在所述时钟信号端和所述输出控制端的控制下，在复位信号未触发时通过第一输出端向对应的栅线输出扫描信号，在复位信号触发后通过第一输入端接收所述复位控制模块输出的复位信号，在复位信号恢复后通过第一输出端向对应的栅线输出低电平信号。

7.如权利要求6所述的栅极驱动电路，其特征在于，所述输出控制单元，具体包括：第五触发器、与门、第三或门和输出缓冲器；

所述第五触发器的输入端与相邻的上一级输出控制单元的第二输出端相连，控制端与所述时钟控制端相连，输出端分别与相邻的下一级输出控制单元的第二输入端和所述与门的第一输入端相连；

所述与门的第二输入端与所述输出控制端相连，输出端与所述第三或门的第一输入端相连；

所述第三或门的第二输入端与对应的所述复位控制模块的输出端相连，输出端与所述输出缓冲器的输入端相连；

所述输出缓冲器的输出端与对应的所述栅线相连。

8.一种显示面板，其特征在于，包括如权利要求1-7任一项所述的栅极驱动电路。

9.一种显示装置，其特征在于，包括如权利要求8所述的显示面板。

10.一种如权利要求1-7任一项所述的栅极驱动电路的驱动方法，其特征在于，包括：

在复位信号端输入复位信号时，复位控制模块在时钟信号端的控制下将所述复位信号端输入的复位信号维持至少一个时钟周期的时间，并将至少一个时钟周期的复位信号进行锁存生成多个至少一个时钟周期的复位信号，将锁存后所生成的所述多个至少一个时钟周期的复位信号通过对应的输出端输出到对应的所述驱动模块的第一输入端；

所述驱动模块在时钟信号端和输出控制端的控制下，在复位信号未触发时通过对应的输出端向对应的栅线依次输出扫描信号，在复位信号触发后通过对应的第一输入端接收所述复位控制模块输出的复位信号，在复位信号恢复后通过对应的输出端向对应的栅线依次输出低电平信号。

11.如权利要求10所述的栅极驱动电路的驱动方法，其特征在于，在复位信号端输入复位信号时，复位控制模块在时钟信号端的控制下将所述复位信号端输入的复位信号维持至少一个时钟周期的时间，并将至少一个时钟周期的复位信号进行锁存生成所述多个至少一个时钟周期的复位信号，将锁存后生成的所述多个至少一个时钟周期的复位信号通过对应的输出端输出到对应的所述驱动模块的第一输入端，具体包括：

在复位信号端输入复位信号时，所述复位控制模块中的复位信号维持模块在所述时钟信号端的控制下将所述复位信号端输入的复位信号维持至少一个时钟周期的时间，并输出到所述复位控制模块中的复位信号输出模块的输入端；

所述复位控制模块中的复位信号输出模块在所述时钟信号端的控制下将至少一个时钟周期的复位信号进行锁存生成多个至少一个时钟周期的复位信号，并将锁存后生成的所述多个至少一个时钟周期的复位信号通过对应的输出端输出到对应的所述驱动模块的第一输入端。

12.如权利要求11所述的栅极驱动电路的驱动方法，其特征在于，所述复位控制模块中的复位信号输出模块在所述时钟信号端的控制下将至少一个时钟周期的复位信号进行锁存生成所述多个至少一个时钟周期的复位信号，并将锁存后生成的所述多个至少一个时钟周期的复位信号通过对应的输出端输出到对应的所述驱动模块的第一输入端，具体包括：

所述复位信号输出模块中的输出单元在所述时钟信号端的控制下将至少一个时钟周期的复位信号进行锁存并通过输出端输出到对应的所述驱动模块的第一输入端。

13.如权利要求10所述的栅极驱动电路的驱动方法，其特征在于，所述驱动模块在时钟信号端和输出控制端的控制下，在复位信号未触发时通过对应的输出端向对应的栅线依次输出扫描信号，在复位信号触发后通过对应的第一输入端接收所述复位控制模块输出的复位信号，在复位信号恢复后通过对应的输出端向对应的栅线依次输出低电平信号，具体包括：

所述驱动模块中的输出控制单元在所述时钟信号端和所述输出控制端的控制下，在复位信号未触发时通过第一输出端向对应的栅线输出扫描信号，在复位信号触发后通过第一输入端接收所述复位控制模块输出的复位信号，在复位信号恢复后通过第一输出端向对应的栅线输出低电平信号。