CN104731145A - 用于向三维芯片供电的方法和结构 - Google Patents

用于向三维芯片供电的方法和结构 Download PDF

Info

Publication number
CN104731145A
CN104731145A CN201410668252.1A CN201410668252A CN104731145A CN 104731145 A CN104731145 A CN 104731145A CN 201410668252 A CN201410668252 A CN 201410668252A CN 104731145 A CN104731145 A CN 104731145A
Authority
CN
China
Prior art keywords
voltage
tube core
wire
pressure
electric power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410668252.1A
Other languages
English (en)
Other versions
CN104731145B (zh
Inventor
V·A·马蒂亚拉甘
S·R·K·普莱利
S·塞图拉曼
K·L·赖特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN104731145A publication Critical patent/CN104731145A/zh
Application granted granted Critical
Publication of CN104731145B publication Critical patent/CN104731145B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开提供用于向三维芯片供电的方法和结构。本发明的实施例包括一种三维(3D)集成器件，所述三维集成器件包括具有第一供给线的第一管芯和具有第二供给线的第二管芯、电力管座和电压选择逻辑部。所述电力管座被连接到所述第一管芯和所述第二管芯，并且被配置为在第一电压线上产生第一电压并且在第二电压线上产生第二电压。所述电压选择逻辑部被连接到所述第一供给线和所述第二供给线，并且被配置为：为所述第一供给线和所述第二供给线中的每一者在所述第一电压线与所述第二电压线之间进行选择。

Description

用于向三维芯片供电的方法和结构
技术领域
本公开涉及三维(3D)集成电路。特别地，本公开涉及使用多个供给电压(supply voltage)在3D集成电路中供电。
背景技术
三维(3D)芯片向硬件开发者提供以紧凑设计布置存储器的能力。由于该紧凑性，3D芯片提供了优于传统2D芯片的若干个优点，例如减小的电压变化、不均匀管芯(die)配置、以及减少的引脚数。3D芯片也造成一些障碍，例如电力供给噪声。可以通过管芯之间的诸如导电焊料凸起(solder bump)的微连接以及通过管芯内的穿硅过孔(through-silicon-via，TSV)来向3D芯片部件供电。
发明内容
本公开包括一种三维(3D)集成器件，其包括具有第一供给线的第一管芯和具有第二供给线的第二管芯、电力管座(power header)和电压选择逻辑部(logic)。所述电力管座被连接到所述第一管芯和所述第二管芯，并且被配置为在第一电压线上产生第一电压并且在第二电压线上产生第二电压。所述电压选择逻辑部被连接到所述第一供给线和所述第二供给线，并且被配置为：为所述第一供给线和所述第二供给线中的每一者在所述第一电压线与所述第二电压线之间进行选择。
本公开还包括一种用于向3D集成器件供给电压的方法，其包括在第一电压线上产生第一电压并且在第二电压线上产生第二电压。接收用于第一管芯的第一电力考虑事项和用于第二管芯的第二电力考虑事项。基于所述第一电力考虑事项确定所述第一管芯的第一所需电压，并且基于所述第二电力考虑事项确定所述第二管芯的第二所需电压。基于所述第一所需电压，将第一控制信号提供给这样的电压选择逻辑部：该电压选择逻辑部被配置为基于所述第一控制信号，为所述第一管芯上的第一供给线在所述第一电压线与所述第二电压线之间进行选择。基于所述第二所需电压，将第二控制信号提供给这样的电压选择逻辑部：该电压选择逻辑部被配置为基于所述第二控制信号，为所述第二管芯上的第二供给线在所述第一电压线与所述第二电压线之间进行选择。
本公开还包括一种用于3D集成电路的供电系统，其包括多个管芯、电力管座、电压选择逻辑部和电压确定逻辑部。所述多个管芯为层叠关系，并且具有位于所述管芯中的多个电力互连。所述电力管座被连接到所述多个管芯，并且被配置为在所述多个电力互连的相应电力互连上产生多个电压。每个相应管芯上的所述电压选择逻辑部被连接到所述多个电力互连，并且被配置为根据来自电压确定逻辑部的输入而选择与电压相对应的电力互连。所述电压确定逻辑部被配置为接收电力考虑事项输入，并且控制所述相应管芯上的所述电压选择逻辑部。
附图说明
本申请中包括的附图被并入本说明书中，并且形成本说明书的一部分。本发明的示例性实施例以及描述用于解释本发明的原理。附图仅仅是本发明的典型实施例的示例，而不限制本发明。
图1A是根据本公开的实施例利用在逻辑芯片上具有电压线选择的用于向管芯供电的多个电压线的3D层叠芯片的图。
图1B是根据本发明的实施例利用在每个管芯上具有电压线选择的用于向管芯供电的多个电压线的3D层叠芯片的图。
图2根据本公开的实施例在具有多个电压线的3D芯片中供电的流程图。
图3是根据本公开的实施例在逻辑芯片上具有电压线选择的3D芯片的图。
图4是根据本公开的实施例在每个管芯上具有电压线选择的3D芯片的图。
具体实施方式
本公开的各方面涉及向3D芯片的供电；更具体地，各方面涉及向不同芯片的可选择供电。虽然本公开不一定受限于这样的应用，但可以使用该上下文通过对各种实例的讨论来理解本公开的各种方面。
本公开的各方面涉及3D芯片的各种方面的识别。例如，与2D技术相比，3D芯片可以具有提高每单位面积电流的高封装密度。这可导致对于体积的提高的功率消耗，这会产生更多的热且导致热问题。另外，向3D芯片的封装引脚供给的电流的增加会导致供电问题。
3D芯片通常包含从不同工艺技术制造的管芯。这些芯片在向3D芯片中的每个管芯供给的所需电压或最优电压会可能不同。例如，处理器和由处理器所使用的存储器可以在3D芯片中被层叠，并且处理器可能需要比存储器更高的电压来工作。如果使用高供给电压，则3D芯片可能使用较多的电力并产生较多的热。另外，一管芯可能具有不同的性能特性并且可能基于在测试或操作中使用的各种制造变化而采用与其他管芯不同的电压。
根据本公开的实施例，通过多个电压线/轨线(rail)向3D芯片中的管芯以多个供给电压供电。电力管座将芯片电压转换成跨多个电压线的多个供给电压。通过选择逻辑部，例如开关或多路转换器(multiplexor)逻辑部，选择对应的电压线，从而接入所需的电压。可以通过诸如管芯制造变化、管芯操作和性能考虑事项的因素来确定所需的电压。管芯中的电压可以被感测并通过向调节控制电路的反馈而被调节。
通过向3D芯片中的管芯提供多个供给电压，该3D芯片可以具有适应具有不同电压要求的不同管芯类型的灵活性。可以向这些管芯提供不同电压，以便每个管芯可以根据其操作、性能或制造特性而接收适当的电压。此外，设计可以适应现有技术。电压调节电路可以驻留在逻辑芯片上的管芯之外。电压选择逻辑部可以位于每个管芯上以适应现有的TSV制造，或者位于逻辑芯片上以适应现有的管芯。现有的供电通道或互连，例如通硅过孔(TSV)和微连接，可以被用作电力管座与管芯之间的电压线/轨线。
此外，通过在多个电压线上的供给电压之间进行切换，用于一管芯的电压可以以更快的速率被动态调整。每个电压线可以传送静态保持且动态调整的电压，该电压可以通过电力选通(power gating)而被快速选择。当某管芯选择某供给电压时，对应的电压线可以已经被充电至该供给电压，这可以缩短电压暂态并且改善切换时间。更快的切换时间可以使得能够更大地进行电压调整以减小功率并提高性能，这是因为电压可以在用于有源管芯的高电压与用于无源管芯的低电压之间快速交替。可以对电压线进行切换而不影响管芯选择。
图1A是根据本公开的实施例利用在逻辑芯片上具有电压线选择的用于向层叠的管芯供电的多个电压线的3D层叠芯片的图。图1B是根据本公开的实施例利用在每个管芯上具有电压线选择的用于向层叠的管芯供电的多个电压线的3D层叠芯片的图。逻辑芯片101可以支撑各种不同电路，这些电路包括但不必限于提供多个不同供电电压的电路。与各种实施例相一致，3D芯片可以包括两个或更多个管芯106，这些管芯可以被层叠在逻辑芯片101上。管芯106可以为各种各样的管芯，包括存储器管芯、处理器管芯、逻辑管芯、I/O芯片，ASICS、以及其组合。电力管座逻辑部103可以被配置为与通硅过孔(TSV)104交界，所述通硅过孔(TSV)104用作电力轨线且作用于管芯106。电力管座逻辑部103可以从芯片供给电压产生多个(标准)电压。
电压选择逻辑部105A和105B可以被用于选择不同供电电压并将所述不同供电电压路由到不同管芯。在某些实施例中，如图1A所示，电压选择逻辑部105A可位于逻辑芯片101上。在其他实施例中，如图1B所示，电压选择逻辑部105B可以位于一个或多个管芯106上。各实施例也允许电压选择逻辑部105在所述管芯106中的一个或多个与逻辑芯片101这二者之间被分割开。
在特定实施例中，电压确定逻辑电路102可以向控制逻辑部提供控制信号。例如，电压确定逻辑电路102可以被配置为基于系统反馈(例如，对处理要求或热的改变)针对不同管芯106动态地调整电压水平。在实施例中，电压确定逻辑电路102可以位于逻辑芯片101上、远程电路或计算机或及组合上。
各种实施例允许控制逻辑部被设定到静态值。例如，可以基于代表制造结果(例如，通过对管芯的性能测试)的数据而选择每个管芯的电压，并且使用只读存储器、电子熔丝(e-fuses)等来进行设定。
图2是根据本公开的实施例的在具有多个供给电压线的3D芯片中供电的流程图。电力管座接收芯片供给电压，如在201中所示。电力管座从该芯片电压产生两个或更多个供给电压以用于电压线，如在202中所示。例如，电力管座可以接收1.5V的芯片供给电压。该供给电压可以被保持为高供给电压线上的“高供给电压”。电力管座可以将芯片供给电压减小到1.4V作为用于中间(mid)供给电压线的“中间供给电压”以及减小到1.3V作为用于低供给电压线的“低供给电压”。
逻辑芯片从处理器接收电力考虑事项，如在203中所示。电力考虑事项可以为与一个或多个芯片所使用的特定电压相关联的任何操作条件。电力考虑事项的例子包括：特定管芯的制造特性，例如阈值电压；对管芯进行的操作，例如对DRAM管芯的刷新或写操作；性能考虑事项，例如增加的工作负荷；管芯中的制造缺陷；以及受到向3D芯片供给的电力量和电压影响的其他因素。根据本公开的实施例，电力考虑事项的两个示例性级别是管芯特性和管芯命令。
管芯特性可以包括管芯的性能或制造特性。3D芯片中的管芯可能需要一个或多个特定的供给电压或者在一个或多个特定的供给电压下更有效地工作。管芯可以是基于其功能在某特定电压下更有效地工作的特定类型的管芯。例如，处理器可能需要较高的电压以实现较高的频率，而逻辑芯片或存储器可能利用较低的电压。作为补充或作为替代，由于制造变化，管芯可能需要不同电压或者在不同电压下运行较好。例如，在测试和管芯分选期间，处理器管芯可以被识别为这样的管芯，该管芯具有较慢的晶体管性能并且将在较高的电压下更有效地操作以使其性能与较快管芯一致。这样的特性可以在测试或性能评估中被确定。管芯的特性或所需的电压可以被编程到该管芯上(例如通过电子熔丝(e-fuse))，并且在对该管芯的所需电压的确定期间被识别。
管芯命令可以基于对特定管芯进行的操作或者由特定管芯进行的操作，并且可以不是在管芯的设计或制造中所固有的。可以基于管芯活动的改变来为3D芯片改善功率消耗和性能。例如，使用处理器寄存器或监视器，某系统可以监视特定管芯(例如处理器)的工作负荷。如果工作负荷增加，则电压可被提高到该特定管芯以改善性能。如果工作负荷减小，则电压可被减小到该特定的管芯以降低电力消耗。作为补充或作为替代，该系统可以识别可利用不同的电压水平的特定命令，并且为用于管芯的那些命令优化电压，以改善性能或降低功率。例如，存储器管芯可以利用不同的电压以进行不同的存储器操作。如果存储器空闲、处于省电模式、或者在刷新操作之间，则存储器可以接收低电压；如果存储器正在刷新，则其可以升高到用于刷新操作的高电压；如果存储器进行读或写操作，则可以使用中间电压。
用于管芯的所需电压可以被确定，如在204中所示。所需电压可以根据上述电力考虑事项而被确定。该确定可以包括根据该管芯自身上的来源(source)来确定电力考虑事项(例如，通过保持电力考虑事项的电子熔丝)，或者，根据系统中的逻辑部(例如处理器或逻辑芯片)来确定电力考虑事项。所需的电压可以为与特定操作相关联的特定电压，例如，用于存储器读取的供给电压。所需电压可以是根据性能要求计算的特定电压，例如利用电力管理算法计算的供给电压。或者，所需电压可以是相对于当前电压的电压，例如下一步骤的电压增加到当前电压。在这样的情况下，所需电压可以相对于管芯的当前电压而被评估，以确定是否需要改变，如在205中所示。
选择逻辑部基于所确定的所需电压选择用于管芯的供给电压线，如在206中所示。所述管芯从所选择的供给电压线接收供给电压，如在207中所示，并且将该供给电压分配跨过其配电网络。所述管芯的电压可以被取样，并且被感测作为反馈电压，如在208中所示。该反馈电压可以被发送到电压调节电路，如在209中所示。该反馈电压可以被用于调整供给电压线上的供给电压，如在204中所示。
根据本公开的实施例，电压线选择可以发生在逻辑芯片上。每个管芯可以不需要任何额外的电压选择逻辑部。每个管芯可以具有一个或多个TSV，所述TSV用作向特定管芯供电的电力轨线。在某些实施例中，仅仅所需电压可被熔合(fuse)到所述管芯。该设计对于使用不具有额外逻辑部的标准管芯的3D芯片或者具有有着可用于供电的较少TSV的小足迹(footprint)的3D芯片而言是有用的。
图3是根据本公开的实施例在电力管座中具有电力线选择的3D芯片的图。可以总体上称呼类似的部件；例如，管芯1301A、管芯2301B、以及管芯3301C可被总体上称为管芯301。管芯以及相关部件的具体数量可以根据具体应用而变化，各种实施例可以包括比在图3中示出的情况更多或更少的管芯。
电压调节控制电路308包含电力管座302。电力管座302接收芯片电压线VDD 306上的芯片电压，并且向由调节器设定信号(3R1Set、3R2Set、3R3Set)控制的一个或多个电压调节器3R1、3R2、3R3供给芯片电压。每个电压调节器3R从芯片电压线VDD 306产生在相应电压供给线305A、305B、305C上的电压。调节器设定信号3R Set可以由电力管座302中的命令或可编程逻辑部控制，以产生用于每个电压调节器3R的特定供给电压。在该实例中，为三个不同电压线305产生供给电压，每个电压线运载特定的供给电压：VDD高305A、VDD中间305B以及VDD低305C。
电压调节电路308可以包含电压选择逻辑部以为特定的管芯301选择所需的电压线305，所述电压选择逻辑部具有由VDD控制线307A、307B、307C操作的一个或多个电压选择器件3MR1、3MR2、3MR3。管芯供给线303A、303B、303C(例如TSV)可以运载与管芯301对应的电压。管芯感测线304A、304B、304C可以将反馈电压运载到一个或多个反馈器件3MS1、3MS2、3MS3，所述反馈器件由电压调节电路308中的管芯选择线(3R1管芯选择、3R2管芯选择、3R3管芯选择)操作。每个反馈器件3MS可以向电力管座302中的电压调节器3R中的一个或多个供给反馈电压。
根据本公开的特定实施例，电压线选择可以发生在每个管芯中。TSV可以被分组为电压轨线，并且将电压运载到3D芯片中的两个或更多个管芯。用于每个电力轨线的TSV连接可以是固定的或者从逻辑部编程。每个管芯可以具有电压轨线，所述电压轨线使用在每个管芯上的电压线选择逻辑部而被选择作为供给电压线。管芯上的选择逻辑部可以用作每个管芯的到延伸穿过该管芯的电压轨线(其被充电到稳定电压)的电力选通逻辑部(power gating logic)。该设计可以被用于能够在多个电压下工作的管芯，因为其可以缩短切换时间并允许在空闲或被动操作期间减低功率消耗。
图4是根据本公开的实施例在每个管芯内具有电压线选择的3D芯片的图。可以总体上称呼类似的部件；例如，管芯1401A、管芯2401B、以及管芯3401C可被总体上称为管芯401。管芯以及相关部件的具体数量可以根据具体应用而变化，各种实施例可以包括比在图4中示出的情况更多或更少的管芯。
电压调节控制电路408可以包含电力管座402。电力管座402接收芯片电压线VDD 406上的芯片电压，并且向由调节器设定信号(4R1Set、4R2Set、4R3Set)控制的一个或多个电压调节器4R1、4R2、4R3供给芯片电压。每个电压调节器4R从芯片电压线VDD 406产生在电压供给线405A、405B、405C上的电压。调节器设定信号4R Set可以由电力管座402中的命令或可编程逻辑部控制，以产生用于每个电压调节器4R的特定供给电压。在该实例中，在三个不同电压线VDD高405A、VDD中间405B以及VDD低405C上产生电压。
每个电压线405被连接到管芯401。每个管芯401包含具有由VDD控制线407A、407B、407C操作的电压选择器件4MR1、4MR2、4MR3的电压选择逻辑部，以选择所需的电压线405。管芯供给线403A、403B、403C可以将所需的电压运载到管芯401中的电压分配电路。管芯感测线404A、404B、404C将反馈电压运载到一个或多个反馈器件4MS1、4MS2、4MS3，所述反馈器件由电压调节电路408中的4R管芯选择线操作。每个反馈器件4MS可以在电力管座402中供给电压调节器4R中的一个或多个。
制造者可以以原始晶片形式(即，作为具有多个未封装芯片的单晶片)、作为裸管芯或以封装的形式分发所得到的集成电路芯片。在后者的情况中，以单芯片封装(例如，引线固定到母板的塑料载体或其他更高级别的载体)或多芯片封装(例如，具有一个或两个表面互连或掩埋互连的陶瓷载体)来安装芯片。在任何情况下，所述芯片然后都作为(a)中间产品(例如母板)或(b)最终产品的一部分与其他芯片、分立电路元件和/或其他信号处理装置集成。最终产品可以是任何包括集成电路芯片的产品，范围从玩具和其他低端应用到具有显示器、键盘或其他输入设备及中央处理器的高级计算机产品。
虽然已经就具体实施例描述了本公开，但可以预期，其改变和修改对于本领域技术人员而言将是显而易见的。因此，本公开旨在将下面的权利要求解释为涵盖落入本公开的真实精神和范围内的所有这样的改变和修改。

Claims (20)

1.一种三维(3D)集成器件，包括：
具有第一供给线的第一管芯；
具有第二供给线的第二管芯；
电力管座，其被连接到所述第一管芯和所述第二管芯，并且被配置为在第一电压线上产生第一电压并且在第二电压线上产生第二电压；
电压选择逻辑部，其被连接到所述第一供给线和所述第二供给线，并且被配置为：为所述第一供给线和所述第二供给线中的每一者在所述第一电压线与所述第二电压线之间进行选择。
2.根据权利要求1所述的器件，还包括：
第一感测线，其被配置为提供来自所述第一管芯的反馈电压；
第二感测线，其被配置为提供来自所述第二管芯的反馈电压；以及
电压调节电路，其被配置为基于来自所述第一和第二感测线的反馈电压而修改所述第一电压和所述第二电压。
3.根据权利要求1所述的器件，其中：
所述电压选择逻辑部是所述第一管芯和所述第二管芯的一部分；并且
所述第一电压线和所述第二电压线中的每一者的至少一部分是通硅过孔。
4.根据权利要求1所述的器件，其中：
所述电压选择逻辑部位于逻辑芯片上；并且
所述第一供给线和所述第二供给线中的每一者的至少一部分是通硅过孔。
5.根据权利要求1所述的器件，还包括电压确定逻辑部，所述电压确定逻辑部被配置为响应于电力考虑事项为管芯修改所述电压选择逻辑部的电压选择。
6.根据权利要求5所述的器件，其中所述电力考虑事项为管芯工作负荷改变、管芯制造缺陷、以及管芯操作中的一者。
7.根据权利要求2所述的器件，其中：
所述电压选择逻辑部包括：
第一多路转换器逻辑部，其具有所述第一电压线和所述第二电压线的输入以及向所述第一供给线的输出；以及
第二多路转换器逻辑部，其具有所述第一电压线和所述第二电压线的输入以及向所述第二供给线的输出；并且
所述电力管座包括：
第一电压调节器，其具有芯片供给电压线和所述第一感测线的输入以及所述第一电压线的输出；以及
第二电压调节器，其具有所述芯片供给电压线和所述第二感测线的输入以及所述第二电压线的输出。
8.根据权利要求1所述的器件，其中所述第一管芯和所述第二管芯被配置为提供用于处理器的存储器。
9.一种用于向三维(3D)集成器件供给电压的方法，包括：
在第一电压线上产生第一电压并且在第二电压线上产生第二电压；
接收用于第一管芯的第一电力考虑事项和用于第二管芯的第二电力考虑事项；
基于所述第一电力考虑事项确定所述第一管芯的第一所需电压，并且基于所述第二电力考虑事项确定所述第二管芯的第二所需电压；
基于所述第一所需电压，将第一控制信号提供给这样的电压选择逻辑部：该电压选择逻辑部被配置为基于所述第一控制信号，为所述第一管芯的第一供给线在所述第一电压线与所述第二电压线之间进行选择；以及
基于所述第二所需电压，将第二控制信号提供给这样的电压选择逻辑部：该电压选择逻辑部被配置为基于所述第二控制信号，为所述第二管芯的第二供给线在所述第一电压线与所述第二电压线之间进行选择。
10.根据权利要求9所述的方法，还包括：
感测来自所述第一管芯的反馈；以及
基于所述反馈修改所述第一电压。
11.根据权利要求9所述的方法，其中所述第一电压和所述第二电压是从芯片供给电压产生的。
12.一种用于三维(3D)集成电路的供电系统，包括：
具有层叠关系的多个管芯，其具有位于所述管芯中的多个电力互连；
电力管座，其被连接到所述多个管芯，并且被配置为在所述多个电力互连的相应电力互连上产生多个电压；
每个相应管芯上的电压选择逻辑部，其被连接到所述多个电力互连，并且被配置为根据来自电压确定逻辑部的输入而选择与电压相对应的电力互连；以及
电压确定逻辑部，其被配置为接收电力考虑事项输入，并且控制所述相应管芯上的所述电压选择逻辑部。
13.根据权利要求12所述的系统，其中所述电压确定逻辑部被配置为接收用于所述管芯的电力考虑事项输入并且根据电力管理算法基于所有管芯的电力输出而针对每个管芯控制所述电压选择逻辑部。
14.根据权利要求12所述的系统，其中所述电压确定逻辑部被配置为接收所述管芯的制造特性并且根据所述管芯的所述制造特性针对每个管芯控制所述电压选择逻辑部。
15.根据权利要求12所述的系统，其中所述电压确定逻辑部被配置为接收用于所述管芯的系统操作并且根据用于所述管芯的所述系统操作针对每个管芯控制所述电压选择逻辑部。
16.根据权利要求12所述的系统，其中所述电压确定逻辑部被配置为接收所述管芯的性能数据并且根据所述管芯的所述性能数据针对每个管芯控制所述电压选择逻辑部。
17.根据权利要求12所述的系统，还包括电压调节电路，所述电压调节电路被连接到所述多个管芯和所述电力管座并且被配置为基于来自一个或多个管芯的反馈而调节所述多个电压。
18.根据权利要求12所述的系统，其中：
每个管芯中的所述电压选择逻辑部包括多路转换逻辑部，所述多路转换逻辑部具有所述多个电力互连的输入以及向该管芯的电力分配网络的输出；并且
所述电力管座包括用于所述多个电力互连中的每一个的电压调节器，所述电压调节器具有芯片供给电压的输入和电力互连的输出。
19.根据权利要求12所述的系统，其中所述电力管座接收来自所述电压确定逻辑部的输入以控制所述多个电压。
20.根据权利要求12所述的系统，其中所述多个管芯中的至少一个被配置为提供用于处理器的存储器。
CN201410668252.1A 2013-12-18 2014-11-20 用于向三维芯片供电的方法和结构 Active CN104731145B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/132506 2013-12-18
US14/132,506 US9298201B2 (en) 2013-12-18 2013-12-18 Power delivery to three-dimensional chips

Publications (2)

Publication Number Publication Date
CN104731145A true CN104731145A (zh) 2015-06-24
CN104731145B CN104731145B (zh) 2016-09-14

Family

ID=53368342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410668252.1A Active CN104731145B (zh) 2013-12-18 2014-11-20 用于向三维芯片供电的方法和结构

Country Status (2)

Country Link
US (2) US9298201B2 (zh)
CN (1) CN104731145B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9298201B2 (en) 2013-12-18 2016-03-29 International Business Machines Corporation Power delivery to three-dimensional chips
US9842633B2 (en) 2014-12-11 2017-12-12 Micron Technology, Inc. Tracking and correction of timing signals
US9935076B1 (en) * 2015-09-30 2018-04-03 Apple Inc. Structure and method for fabricating a computing system with an integrated voltage regulator module
KR102410992B1 (ko) 2015-11-26 2022-06-20 삼성전자주식회사 적층형 메모리 장치, 이를 포함하는 메모리 패키지 및 메모리 시스템
US9754923B1 (en) 2016-05-09 2017-09-05 Qualcomm Incorporated Power gate placement techniques in three-dimensional (3D) integrated circuits (ICs) (3DICs)
US10061368B2 (en) 2016-05-26 2018-08-28 International Business Machines Corporation Enhancing performance of one or more slower partitions of an integrated circuit to improve performance of the integrated circuit
US10170448B2 (en) * 2016-12-07 2019-01-01 Micron Technology, Inc. Apparatus and method of power transmission sensing for stacked devices
US9762238B1 (en) 2017-04-03 2017-09-12 Nxp Usa, Inc. Systems and methods for supplying reference voltage to multiple die of different technologies in a package
US20190103153A1 (en) * 2017-10-04 2019-04-04 Wei Huang 3d chip stack with integrated voltage regulation
KR20190093400A (ko) * 2018-02-01 2019-08-09 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치를 포함하는 전자 장치
US10529677B2 (en) 2018-04-27 2020-01-07 Advanced Micro Devices, Inc. Method and apparatus for power delivery to a die stack via a heat spreader
WO2020063720A1 (en) * 2018-09-27 2020-04-02 Changxin Memory Technologies, Inc. Power supply system and semiconductor package assembly
US11320883B2 (en) 2018-09-28 2022-05-03 Intel Corporation Multi-die stacks with power management
US11348909B2 (en) * 2018-09-28 2022-05-31 Intel Corporation Multi-die packages with efficient memory storage
US11011466B2 (en) 2019-03-28 2021-05-18 Advanced Micro Devices, Inc. Integrated circuit package with integrated voltage regulator

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1811986A (zh) * 2005-01-13 2006-08-02 三星电子株式会社 半导体存储元件的电源开关电路及其电源电压施加方法
US20090174429A1 (en) * 2008-01-07 2009-07-09 Unity Semiconductor Corporation Programmable logic device structure using third dimensional memory
CN102456398A (zh) * 2010-10-26 2012-05-16 三星电子株式会社 阻性存储器件、初始化方法、和包括其的电子设备
CN102569255A (zh) * 2010-12-17 2012-07-11 海力士半导体有限公司 具有三维层叠封装结构的集成电路
US8547769B2 (en) * 2011-03-31 2013-10-01 Intel Corporation Energy efficient power distribution for 3D integrated circuit stack

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8310841B2 (en) * 2009-11-12 2012-11-13 International Business Machines Corporation Integrated circuit die stacks having initially identical dies personalized with switches and methods of making the same
US8276002B2 (en) 2009-11-23 2012-09-25 International Business Machines Corporation Power delivery in a heterogeneous 3-D stacked apparatus
US8253234B2 (en) 2010-10-28 2012-08-28 International Business Machines Corporation Optimized semiconductor packaging in a three-dimensional stack
US8516426B2 (en) 2011-08-25 2013-08-20 International Business Machines Corporation Vertical power budgeting and shifting for three-dimensional integration
WO2013095676A1 (en) * 2011-12-23 2013-06-27 Intel Corporation Separate microchannel voltage domains in stacked memory architecture
US9391453B2 (en) * 2013-06-26 2016-07-12 Intel Corporation Power management in multi-die assemblies
US9298201B2 (en) 2013-12-18 2016-03-29 International Business Machines Corporation Power delivery to three-dimensional chips

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1811986A (zh) * 2005-01-13 2006-08-02 三星电子株式会社 半导体存储元件的电源开关电路及其电源电压施加方法
US20090174429A1 (en) * 2008-01-07 2009-07-09 Unity Semiconductor Corporation Programmable logic device structure using third dimensional memory
CN102456398A (zh) * 2010-10-26 2012-05-16 三星电子株式会社 阻性存储器件、初始化方法、和包括其的电子设备
CN102569255A (zh) * 2010-12-17 2012-07-11 海力士半导体有限公司 具有三维层叠封装结构的集成电路
US8547769B2 (en) * 2011-03-31 2013-10-01 Intel Corporation Energy efficient power distribution for 3D integrated circuit stack

Also Published As

Publication number Publication date
US20150168972A1 (en) 2015-06-18
CN104731145B (zh) 2016-09-14
US9298201B2 (en) 2016-03-29
US9665115B2 (en) 2017-05-30
US20160161962A1 (en) 2016-06-09

Similar Documents

Publication Publication Date Title
CN104731145B (zh) 用于向三维芯片供电的方法和结构
US8953355B2 (en) Memory dies, stacked memories, memory devices and methods
US8473762B2 (en) Power delivery in a heterogeneous 3-D stacked apparatus
US9287268B2 (en) Dynamic random access memory (DRAM) and production method, semiconductor packaging component and packaging method
US9059696B1 (en) Interposer with programmable power gating granularity
US7796446B2 (en) Memory dies for flexible use and method for configuring memory dies
US9666562B2 (en) 3D integrated circuit
US8168450B2 (en) Semiconductor package, stacked semiconductor package having the same, and a method for selecting one semiconductor chip in a stacked semiconductor package
KR20210042162A (ko) 적층식 다이 구조체의 전력 게이팅
JP2014530445A (ja) ３ｄパッケージのための電圧調整および該パッケージの製造方法
US10802516B2 (en) Apparatus and method of power transmission sensing for stacked devices
US20170110442A1 (en) Semiconductor device
CN105164805B (zh) 具有集成电路芯片和电压调谐器的半导体封装件
US20030008424A1 (en) Multichip module and method for testing connection of the module
US20110242869A1 (en) Three-dimensional stacked semiconductor integrated circuit and control method thereof
US20120212272A1 (en) Semiconductor device having plural penetration electrodes penetrating through semiconductor substrate and testing method thereof
JP6856032B2 (ja) 再構成可能回路、再構成可能回路システム、および再構成可能回路の動作方法
KR101959894B1 (ko) 반도체 집적회로 및 그의 내부전압 측정방법
CN103779332A (zh) 具有内置自维护块的集成电路芯片的堆叠芯片模块
KR20210070391A (ko) Tsv 리던던시 및 tsv 테스트 선택 체계
US20220302089A1 (en) Three-dimensional Integrated Circuit (3D IC) Low-dropout (LDO) Regulator Power Delivery
EP4105763A1 (en) Voltage regulator circuit systems and methods
KR101161809B1 (ko) 고속 동작용 칩을 테스트할 수 있는 번인보드와 그를 이용한 번인 테스트 장치 및 그 방법
US11017822B1 (en) Yield-centric power gated regulated supply design with programmable leakers
US8982599B2 (en) Chip die and semiconductor memory device including the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant