CN104702283B - 随机编码非模拟到数字的转换 - Google Patents
随机编码非模拟到数字的转换 Download PDFInfo
- Publication number
- CN104702283B CN104702283B CN201410719994.2A CN201410719994A CN104702283B CN 104702283 B CN104702283 B CN 104702283B CN 201410719994 A CN201410719994 A CN 201410719994A CN 104702283 B CN104702283 B CN 104702283B
- Authority
- CN
- China
- Prior art keywords
- signal
- random
- analog
- electronic circuit
- digital output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/04—Analogue/digital conversion; Digital/analogue conversion using stochastic techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明涉及随机编码非模拟到数字的转换。一种用于对随机信号编码模拟信号的方法和系统,编码的信号然后由模拟到数字转换器转换成数字信号,所述模拟到数字转换器随后从已编码的信号解码对应于模拟信号的数字信号。上述随机信号可成形为高斯正态曲线的噪声信号。编码处理由乘法电路执行,其相乘模拟信号和随机信号,产生模拟到数字转换的乘积信号。在模拟到数字转换期间,所述乘积信号被进行解码。使用算术运算(其可是和平方根函数或根均方函数)进行解码。然后解码后的信号被映射以解决偏移误差、增益误差和端点调整。其结果是对应于该模拟信号的解码数字信号。
Description
技术领域
本发明涉及一种用于对随机信号编码模拟信号的方法和系统,编码的信号然后由模拟到数字转换器转换为数字信号,所述模拟到数字转换器然后从已编码的信号解码对应于该模拟信号的数字信号。
背景技术
各种类型的模拟到数字转换器存在以执行模拟信号到数字形式的高保真度转换。通常,这样的模拟-数字转换器接收连续模拟信号作为输入,然后提供对应于连续模拟信号的某些测量方面的数字信号作为输出。虽然连续信号的测量方面通常是振幅,测量的方面可表示信号的其它特征。在一些情况下,连续模拟信号是电压信号,并且在其它情况下,该连续模拟信号是电流信号。所产生的数字信号是通过离散时间和离散振幅定义。
各种类型的模拟到数字转换器存在,每个具有不同的电路设计。有些模拟至数字转换器,包括逐次逼近、集成商(包括Δ-Σ转换器)、闪存和子分频器。每种类型的模拟到数字转换器具有如下特性:可向至少基于其线性度、分辨率、带宽、成本和信号之一的信噪比的用户及其应用是有益的。
模拟-数字转换器的一个普遍问题在于转换过程引入噪声。噪声可大大干扰输出信号,并可能导致严重的信号退化或信号损失。信号噪声比(SNR)表示数字输出相对于模数转换处理引入的噪声量的准确度;所以需要具有低噪声的模数转换器客户选择具有高信噪比(SNR)的信号转换器。在一些转换器中,该噪声可以从信号过滤掉,但后一过滤过程需要额外的时间,当需要快速转换速度时这是不经常期望的。提出的发明提供了一种解决方案,以通过在常规处理之前对随机信号编码所需模拟信号而应对过大噪声,而不使用额外过滤。而且,本发明基于获取的采样数量提供信号的高保真转换。提出的发明作为替代DC或低带宽模拟到数字的转换器拓扑结构是特别有利的。
发明内容
在本发明中描述一种方法和系统,以通过模拟-数字转换器对随机信号实施编码模拟信号,然后,从该编码信号解码对应于所述模拟信号的数字信号。根据本发明,包括模拟信号和随机信号的至少两个信号被馈送到能够执行两个信号的乘法的电路。上述随机信号源(其也是本发明的一部分)生成被馈送到乘法电路的随机信号。这两个信号的乘积随后被引导到模拟到数字处理和解码系统,该系统将返回对应于模拟信号解码的数字信号作为输出。
附图说明
图1示出具有本发明的当前编码和解码方面的组件的系统100。
图2A示出了高斯正态分布曲线和该曲线的特征。
图2B显示了典型的高斯正态分布曲线的进一步特征。
图3示出根据本发明进行编码和解码的方法300的流程图。
具体实施方式
在一个实施例中,本文所讨论的随机信号可以由白标准化噪声列举,这意味着拟合高斯正态曲线的噪声信号。高斯正态曲线通常由下式表示:
在以上的高斯一般公式中,σ表示信号的标准偏差;σ2代表信号的方差;以及μ表示信号的平均值。
对于正态分布,信号的统计标准偏差等于信号f(x)的根均方值,表示σ=RMS。由于这种关系的结果,当噪声信号没有DC分量,或DC分量较小并且可被认为是可忽略时,本发明提供了高水平的精确度。根均方(有时被称为“二次平均”)可以测量变化的量,其中,所述数量可以是误差的大小。RMS值可以被计算为任一连续波形,或用于通过应用下式的离散值:
在上面的RMS式中,{x1,x2,x3,...,xn}表示一系列样品,n表示取出的样品总数。
适用于本发明的另一通常采用的概率确定是和平方根,它有时也被称为“加成正交”。该和平方根测量变化量的总幅值,它可以是误差的。RSS值也可以计算出连续波形,或用于离散值。RSS通常由下式表示:
在上述的RSS式中,{x1,x2,x3,...,xn}表示一系列样品,n表示取出的样品总数。
通过实现相乘两个信号的电路,模拟信号被编码到所述噪声信号作为变化量,它可以被描述为噪声信号的“误差”。经编码的噪声信号是噪声信号的功率的测量,并且因此成比例于模拟信号。在实施编码过程之后,编码的噪声信号然后通过解码模拟到数字转换器传递,它以数字输出的形式从编码的噪声信号解码模拟信号。
模拟到数字转换器通过如下操作的编码噪声信号解码所述编码噪声信号:采样和保持、量化、代数函数和信号映射。为了解码已编码的噪声信号,代数函数必须解构噪声信号中的“误差”。在一个实施例中,解构可通过执行和平方根函数来执行。在另一个实施例中,解构可以通过施加根均方函数,然后进一步通过数字处理操纵信号以以除元素。
虽然上述讨论和指定为噪声信号的随机信号拟合高斯正态曲线,拟合高斯正态曲线的噪声信号是本发明的唯一一个实施例。任何随机信号或遵守一组已知概率规则的任何信号也可以选择为噪声信号,并用于编码和解码噪声信号以使能模拟到数字转换的方法。
在图2A和图2B中,两条曲线描绘高斯正态分布。在图2A中,正态分布作图以“Z”轴(其中),用于描述的方便,示出σ是1以及μ是0。如前面所描述的,σ表示信号的标准,μ表示信号的平均值。在图图2B中,呈现相同的正态分布,并且曲线还示出了正态分布的一些典型特点。正态分布具有有关它们的中心对称性,并且数据的50%是高于平均值,而另外50%的数据低于平均值。信号的数据分布进一步以可预测的方式变化,有时也被称为“实证规则”(在Z结构域),如示于图2B。该图显示,该信号的值的68.27%落入在标准偏差(μ-1σ和μ+1σ的Z值之间),并在曲线图还示出了信号数据的其他类别的分布。正态分布的标准偏差也等于该信号的均方根。在本发明的一个实施例中,拟合高斯正态曲线的噪声信号类似于图2A。以及图2B被选择为随机信号,然后将其通过模拟信号相乘。
为执行模拟到数字转换器,所述至少两个信号(包括模拟输入信号和随机信号)被设置为输入到乘法电路。在图1中,模拟输入信号可以是模拟电压输入信号,Vin101,以及随机信号可以是S(σ)103,噪声信号拟合高斯正态曲线。
在本实施例中,S(σ)103被生成作为来自随机信号发生器105的信号,其可部分地包括模拟噪声发生器(诸如,噪声二极管)。然而,在其它实施例中,噪声信号可以从本领域中已知的多个方法创建,它们基于模拟或数字分量。在一个实施例中,所产生的噪声信号可以是模拟的,但它也可以形成为从数字随机数生成器生成的系列位的数模变换的结果,其拟合高斯正常钟形曲线(伪随机噪声归一化)。如具有信号S(σ)103的图1所示的实施例中,独立于模拟输入信号,生成噪声信号。
根据本发明,Vin101可已经包括信号中的噪声,因为噪声是大部分模拟信号固有的。在另一实施例中,在其选择作为到乘法电路的输入之前,模拟信号可已被过滤以排除噪声。在本发明的示例性方面中,模拟输入信号是具有低频率的信号或具有噪声的DC信号。Vin101可以输入到输入缓冲器102。
根据本发明,信号Vin101和S(σ)103被送入乘法电路。乘法电路相乘的信号Vin101和S(σ)103,产生倍增信号Fout(σ)109,模拟乘积信号,而且还可被描述为编码噪声信号。在一个示例实施例中,乘法可以通过可变增益放大器(VGA)107电路进行。在该示例实施例中,Vin101已经被设置为VGA107的控制信号或增益。然而,由于乘法的基本原则,Vin101或S(σ)103可以用作控制信号。
根据本发明的另一个实施例,乘法可能发生在电压域。在这个特定实施例中,连续的模拟输入信号包含有关电压电平的数据。在本发明的另一个实施例中,乘法可发生在电流域。在该备选实施例中,连续的模拟输入信号中包含由负载的应用确定的电流水平相关的数据。另外,乘法电路可以包括相关技术中任何数量的公知模拟电路元件的多重性,并且不限于可变增益放大器。
在生成Fout(σ)109之后,Fout(σ)109被提供给模拟到数字处理和解码系统111。如上所述,在模拟-数字处理解码系统111中,Fout(σ)109通过以下操作进行处理:采样和保持、量化、代数函数和信号映射。
在模拟到数字处理和解码111期间,Fout(σ)109被首先通过“采样和保持”电路113操作。采样和保持电路可以以多种方式实现,因为它们是建立在相关领域中。在一个实施例中,缓冲器用于暂时存储来自信号Fout(σ)109的数据。
在“取样和保持”操作113之后,信号可以由量化器117操作,它是由同步时钟115定时。在由采样和保持发起的暂时数据存储期间,存储在缓冲器中的值被量化。此外,在另一实施例中,采样和保持处理可实现为量化器系统的一部分。采样率以根据相关的时钟115设置的速度进行控制。在本发明的示例性实施例中,信号以较高的采样率定时,优选地通过使用16位量化器,从而产生大量输出样本以进行统计上有意义的功率测量。
此后,信号通过代数运算119,其从噪声信号解码编码值。代数运算119可被认为是运算装置,用于产生数字输出信号,代数装置由诸如处理器或控制单元的结构执行。本实施例中,所执行的代数运算是和平方根操作的等效。和平方根运算的实施例可以由平方函数121、求和函数123和平方根函数125实施。在和平方根的特定实施例中,额外的数字处理127随后解决除法功能,其中除数是采取的样本数的平方根,n。在其它实施例中,和平方根运算可以用多种方式实现。
在另一实施例中,所执行的代数是根均方运算的等价物。根均方运算可以考虑是用于产生解码数字输出信号的另一个算术装置,该算术装置由诸如处理器或控制单元的结构单元执行。根均方动作的一个实施例可以通过平方函数、求和函数、平方根函数以及乘以信号和因子实施,其中,所述乘法因子的除数是采样的数量的平方根n。在其它实施例中,根均方操作可以用多种方式实现。
在执行的任何代数运算中,信号被解码以表示初始Vin101信号。在本发明的一个实施例中,映射函数执行解码信号所需的代数的部分或全部。
此后,经解码的信号是由映射函数129映射以准确对应于初始Vin101信号。在一个实施例中,该映射可以通过使用抽取器执行。
在另一实施例中,在软件中实现映射函数129,至少包括硬件描述语言,诸如Verilog。用于帮助软件实现的编码语言可需要一系列的查找表用于映射。根据示例性实施例,映射处理需要端点调整。为了调整Vin101的端点,从最小到最大的输入信号的范围必须被分离成选定数量的水平。最小Vin101值被映射到表示无噪声信号(σ=0)的水平,最大Vin101值被映射到代表最高噪声信号的电平(σ=2N-1),其中N是ADC映射所需的分辨率中位。例如,所需的8位分辨率可具有256的量化级。最低量化水平是0,而最高水平将是255(28-1)。在其它实施例中,该映射函数129被使用以通过消除误差噪声而进一步增加信号精度。误差噪声既可以源自最初包含在Vin101信号的误差,或者它可源自诸如VGA207的乘法电路。在本实施例中,映射函数129校准以去除噪声。在输入信号Vin101上的恒定误差噪声被校准作为偏移误差。由VGA 207引入的噪声通过端点校正进行校准,这涉及从所述信号去除增益误差。
在本发明的有利实施例中,映射函数129进一步再次线性信号的积分非线性(INL)误差。或者,该系统的组件可以进行校准,以恢复它们的INL。可受到重新校准的系统组件至少包括乘法电路和量化器。例如,在低的分辨率,该量化器可承受改变模拟-数字转换器的整体INL的风险。
在本发明的另一个实施例中,多于一个的数字处理系统到位。数字采样系统的多重性可被实例化以执行如前面所讨论的相同操作,但平行地。在本实施例中,数字采样系统的多重性将在时钟的不同边缘量化相同的连续模拟信号,以及该量化信号将被平均,从而提供输出完整性的改善。在本发明的另一个实施例中,如果需要极端精度,本文中所论述的多个随机编码模拟数字转换器可以被级联。
在另一个实施例中,采样和保持电路和量化器的操作可被替换为随机编码模拟到数字转换器,例如系统100,其以比其中它被嵌入的随机编码模拟到数字转换器更快的时钟频率操作。该特定实施例可进一步包括另一嵌入随机编码模拟到数字转换器,取代保持电路和嵌入式随机编码模-数转换器的量化器的操作。当需要时,嵌入式随机编码模拟-数字转换器的层被实现,只要嵌入水平以比之前等级的更快时钟频率进行采样。映射函数129的输出是解码的数字输出信号131,它是位的串。解码后的数字输出信号131成比例于初始模拟信号Vin101的功率测量。
图3是示出在模拟-数字转换中随机编码的方法的流程图300。当初始模拟信号Vin201由缓冲器保持,然后选择作为乘法电路(诸如,VGA 207)的输入,该方法由接收模拟输入信号开始于步骤302。在304,系统从噪声二极管205产生随机信号,S(σ)203。值得注意,不使用Vin201执行上述随机信号发生。在步骤306,这两个信号201和203相乘,产生模拟乘积信号,然后在步骤308由模拟到数字转换器转换为数字输出信号。输出数字信号然后在步骤310由运算装置进行解码,其可以包括根均方或和平方根运算,产生解码的数字输出信号。在步骤312,解码后的数字输出信号被适当地映射到等级以解决端点调整和线性调整。步骤312的输出是解码后的数字输出信号231。
Claims (27)
1.一种电子电路,用于随机编码模拟输入信号以产生解码的数字输出信号,包括:
模拟乘法电路,所述模拟乘法电路用于接收模拟输入信号和随机信号,并相乘所述模拟输入信号和所述随机信号以生成模拟乘积信号,其中所述随机信号是独立于所述模拟输入信号生成的;
至少一个模拟到数字转换器,用于将模拟乘积信号转换成数字输出信号;和
控制电路,用于进行算术运算,以对所述数字输出信号进行解码。
2.根据权利要求1所述的电子电路,其中所述随机信号由随机信号源产生。
3.根据权利要求1所述的电子电路,进一步包括控制电路,用于将数字输出信号映射到量化数字输出信号。
4.根据权利要求1所述的电子电路,其中,所述随机信号是成形为高斯正态曲线的噪声信号。
5.根据权利要求1所述的电子电路,其中所述模拟乘法电路是可变增益放大器。
6.根据权利要求1所述的电子电路,其中所述至少一个模拟到数字转换器包括:采样模拟乘积信号并保持其值的采样和保持电路,和量化模拟乘积信号以产生数字输出信号的量化器。
7.根据权利要求1所述的电子电路,其中所述控制电路通过实施根和平方操作执行算术运算,包括:平方函数、加法函数和平方根函数。
8.根据权利要求1所述的电子电路,其中所述控制电路通过实施根均方运算执行算术方法,包括:平方函数、求和函数、平方根函数和乘法函数。
9.根据权利要求1所述的电子电路,其中所述模拟输入信号是电压信号和电流信号中的至少一个。
10.根据权利要求5所述的电子电路,其中,所述控制电路通过应用乘法函数进行进一步的算术运算,其中倍频因子的除数是取出的样品数量的平方根。
11.根据权利要求2所述的电子电路,其中随机信号源包括至少一个噪声二极管。
12.根据权利要求2所述的电子电路,其中,所述随机信号源是数字到模拟转换器的输出,其中数字到模拟转换器的输入是伪随机噪声数字信号。
13.根据权利要求1所述的电子电路,其中,所述模拟乘法电路在电流域或电压域的至少一个中相乘模拟输入信号和随机信号。
14.根据权利要求1所述的电子电路,其中,用于将模拟乘积信号转换成数字输出信号的所述至少一个模拟到数字转换器包括采样和保持电路,其采样模拟乘积信号并保持其值。
15.根据权利要求1所述的电子电路,其中,用于将模拟乘积信号转换成数字输出信号的所述至少一个模拟到数字转换器包括量化器,其量化模拟乘积信号以产生数字输出信号。
16.根据权利要求3所述的电子电路,其中所述控制电路的映射包括抽取器、编程语言和一系列查找表中的至少一个。
17.根据权利要求16所述的电子电路,其中所述控制电路的映射执行端点调整。
18.根据权利要求16所述的电子电路,其中,所述控制电路的映射重线性化所述数字输出信号的整体非线性(INL)误差。
19.根据权利要求1所述的电子电路,其中,所述至少一个模拟到数字转换器平行于用于将模拟乘积信号转换成数字输出信号的至少一个附加的模拟到数字转换器。
20.根据权利要求1所述的电子电路,其中,所述至少一个模拟到数字转换器级联用于将模拟乘积信号转换成数字输出信号的至少一个附加的模拟到数字转换器。
21.根据权利要求7所述的电子电路,其进一步包含控制电路,用于执行其他的数字处理,以解决除法功能,其中除数是采取的样本数的平方根,n。
22.根据权利要求6所述的电子电路,其中,所述采样和保持电路和量化器被替换为嵌入的电子电路,用于随机编码所述模拟输入信号以产生解码的数字输出信号,包括:
嵌入式模拟乘法电路,所述嵌入式模拟乘法电路用于接收模拟输入信号和随机信号并相乘所述模拟输入信号和所述随机信号,以生成嵌入的模拟乘积信号;
至少一个嵌入式模拟到数字转换器,用于将所述嵌入的模拟乘积信号转换成嵌入数字输出信号;和
嵌入式控制电路,执行算术运算,用于对所述嵌入数字输出信号进行解码。
23.根据权利要求16所述的电子电路,其中所述控制电路的映射校准增益误差。
24.根据权利要求16所述的电子电路,其中所述控制电路的映射校准偏移误差。
25.一种模拟到数字转换器,它执行模拟输入信号的随机编码并解码数字输出信号,其包括:
输入缓冲器,用以接收模拟输入信号;
随机信号源,其中,所述随机信号源产生独立于所述模拟输入信号的随机信号;
连接到所述输入缓冲器和随机信号源的模拟乘法电路,用于相乘所述模拟输入信号和所述随机信号,以生成模拟乘积信号;
采样和保持电路,采样所述模拟乘积信号并保持其值;
量化器,其量化所述模拟乘积信号,以产生数字输出信号;和
控制电路,用于执行算术运算,对所述数字输出信号进行解码。
26.一种用于在模拟到数字转换中随机编码的方法,包括以下步骤:
接收模拟输入信号;
独立于模拟输入信号,产生随机信号;
相乘所述随机信号和模拟信号,由此产生模拟乘积信号;
使用模拟到数字转换器将所述模拟乘积信号转换为数字输出信号;
通过算术运算解码所述数字输出信号,用于产生解码的数字输出信号;和
映射所述解码的数字输出信号,以提供所述模拟输入信号的功率测量。
27.一种用于随机编码模拟输入信号以产生解码的数字输出信号的电子电路,包括:
输入缓冲器,用以接收模拟输入信号;
随机信号源,其中,所述随机信号源产生独立于所述模拟输入信号的随机信号;
连接到所述输入缓冲器和随机信号源的模拟乘法电路,用于相乘所述模拟输入信号和所述随机信号,以生成模拟乘积信号;
至少一个模拟到数字转换器,用于将模拟乘积信号转换成数字输出信号;和
控制电路,用于执行算术运算,以对所述数字输出信号进行解码。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/095,690 US9077363B2 (en) | 2013-12-03 | 2013-12-03 | Stochastic encoding in analog to digital conversion |
US14/095,690 | 2013-12-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104702283A CN104702283A (zh) | 2015-06-10 |
CN104702283B true CN104702283B (zh) | 2018-05-18 |
Family
ID=53058613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410719994.2A Active CN104702283B (zh) | 2013-12-03 | 2014-12-02 | 随机编码非模拟到数字的转换 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9077363B2 (zh) |
CN (1) | CN104702283B (zh) |
DE (1) | DE102014117457B4 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11716092B2 (en) * | 2017-10-25 | 2023-08-01 | Arizona Board Of Regents On Behalf Of The University Of Arizona | Optimizable analog-to-digital converter for unipolar or bipolar pulse signals based on multi-bit sigma-delta modulation |
US10868628B1 (en) | 2019-04-02 | 2020-12-15 | Huawei Technologies Co., Ltd. | Method and apparatus for generating and implementing spectrally-efficient orthogonal codes for wireless communications |
CN116227402B (zh) * | 2023-05-09 | 2023-11-28 | 北京芯愿景软件技术股份有限公司 | 模拟电路的建模方法、装置及电子设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1677869A (zh) * | 2004-03-31 | 2005-10-05 | 矽统科技股份有限公司 | 可进行背景校正的流水线式模数转换器 |
CN1764850A (zh) * | 2004-02-09 | 2006-04-26 | 安立股份有限公司 | 雷达设备 |
CN101409558A (zh) * | 2008-11-28 | 2009-04-15 | 鲍跃全 | 基于压缩采样技术的模数转换器 |
CN101625704A (zh) * | 2009-07-28 | 2010-01-13 | 依诺维信科技(天津)有限公司 | 模拟信号数据压缩处理器 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NZ214905A (en) * | 1985-01-29 | 1988-09-29 | British Telecomm | Noise cancellation by adaptive filter compensates for timing variations |
US4644357A (en) | 1985-09-04 | 1987-02-17 | The United States Of America As Represented By The Secretary Of The Air Force | Radar clutter simulator |
US5412587A (en) * | 1988-12-28 | 1995-05-02 | The Boeing Company | Pseudorandom stochastic data processing |
US5187481A (en) | 1990-10-05 | 1993-02-16 | Hewlett-Packard Company | Combined and simplified multiplexing and dithered analog to digital converter |
US5170071A (en) * | 1991-06-17 | 1992-12-08 | Trw Inc. | Stochastic artifical neuron with multilayer training capability |
US5990815A (en) | 1997-09-30 | 1999-11-23 | Raytheon Company | Monolithic circuit and method for adding a randomized dither signal to the fine quantizer element of a subranging analog-to digital converter (ADC) |
DE19900558C2 (de) | 1999-01-09 | 2002-10-24 | Micronas Gmbh | Verstärker für einen Analog-Digital-Wandler |
US6160448A (en) | 1999-07-12 | 2000-12-12 | Aphex Systems | Digitally-controlled low noise variable-gain amplifier |
US6369727B1 (en) | 1999-12-17 | 2002-04-09 | Rng Research | Analog-to-digital conversion method of random number generation |
US6268814B1 (en) | 2000-03-14 | 2001-07-31 | Lucent Technologies Inc. | Carrier-dependent dithering for analog-to-digital conversion |
US6745219B1 (en) * | 2000-06-05 | 2004-06-01 | Boris Zelkin | Arithmetic unit using stochastic data processing |
US6496064B2 (en) | 2000-08-15 | 2002-12-17 | Eugene Rzyski | Intermodulation product cancellation circuit |
US6804501B1 (en) | 2000-09-25 | 2004-10-12 | Prairiecomm, Inc. | Receiver having gain control and narrowband interference detection |
JP3640185B2 (ja) * | 2002-02-13 | 2005-04-20 | 日本電気株式会社 | マルチキャリア通信方式のサブキャリア間干渉低減方法及びそれを用いた受信機 |
JP3440095B1 (ja) | 2002-08-23 | 2003-08-25 | 富士通株式会社 | データ伝送装置及びデータ伝送方法 |
JP4471931B2 (ja) * | 2003-07-29 | 2010-06-02 | パナソニック株式会社 | オーディオ信号帯域拡張装置及び方法 |
JP2009500941A (ja) * | 2005-07-08 | 2009-01-08 | エルジー エレクトロニクス インコーポレイティド | 情報を圧縮/圧縮解除するためにビデオ信号のコーディング情報をモデリングする方法 |
US7439890B2 (en) | 2005-08-09 | 2008-10-21 | Analog Devices, Inc. | ΔΣ analog to digital converter system with automatic gain control responsive to out-of-band interferers |
WO2008022447A1 (en) | 2006-08-21 | 2008-02-28 | Tryggvason Bjarni V | Digital data acquisition system |
JP5050210B2 (ja) | 2006-10-25 | 2012-10-17 | タイコ エレクトロニクス サーヴィシズ ゲーエムベーハー | 自動利得制御回路、そのような回路を具備したシステム、及び自動利得制御方法 |
US7755523B2 (en) | 2007-09-24 | 2010-07-13 | Nanoamp Mobile, Inc. | ADC use with multiple signal modes |
KR100928585B1 (ko) | 2007-12-14 | 2009-11-24 | 한국전자통신연구원 | 자동 이득 제어 장치, 신호 수신 장치 및 신호 수신 방법 |
US20090161802A1 (en) | 2007-12-21 | 2009-06-25 | Intel Corporation | Receiver with adaptive power consumption and a method implemented therein |
US8984035B2 (en) | 2009-01-28 | 2015-03-17 | Ess Technology, Inc. | Channel select filter apparatus and method |
JP2011130341A (ja) | 2009-12-21 | 2011-06-30 | Oki Semiconductor Co Ltd | 信号処理装置及び信号処理方法 |
-
2013
- 2013-12-03 US US14/095,690 patent/US9077363B2/en active Active
-
2014
- 2014-11-27 DE DE102014117457.7A patent/DE102014117457B4/de active Active
- 2014-12-02 CN CN201410719994.2A patent/CN104702283B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1764850A (zh) * | 2004-02-09 | 2006-04-26 | 安立股份有限公司 | 雷达设备 |
CN1677869A (zh) * | 2004-03-31 | 2005-10-05 | 矽统科技股份有限公司 | 可进行背景校正的流水线式模数转换器 |
CN101409558A (zh) * | 2008-11-28 | 2009-04-15 | 鲍跃全 | 基于压缩采样技术的模数转换器 |
CN101625704A (zh) * | 2009-07-28 | 2010-01-13 | 依诺维信科技(天津)有限公司 | 模拟信号数据压缩处理器 |
Also Published As
Publication number | Publication date |
---|---|
US20150155878A1 (en) | 2015-06-04 |
DE102014117457B4 (de) | 2021-08-05 |
DE102014117457A1 (de) | 2015-06-03 |
US9077363B2 (en) | 2015-07-07 |
CN104702283A (zh) | 2015-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Pavan et al. | Understanding delta-sigma data converters | |
Weltin-Wu et al. | An event-driven clockless level-crossing ADC with signal-dependent adaptive resolution | |
CN103329444B (zh) | 带有前向和反馈路径信号方波整形的西格玛‑德尔塔平方差log‑rms到dc转换器 | |
Kuyel | Linearity testing issues of analog to digital converters | |
CN100492911C (zh) | 将模拟信号转换成精确的输出数字编码的方法和设备 | |
CN104702283B (zh) | 随机编码非模拟到数字的转换 | |
McNeill et al. | “Split ADC” background linearization of VCO-based ADCs | |
US9331681B2 (en) | System and method for gaussian random noise generation | |
US9391634B1 (en) | Systems and methods of low power decimation filter for sigma delta ADC | |
Lee et al. | Inversion-based hardware gaussian random number generator: A case study of function evaluation via hierarchical segmentation | |
Yeh et al. | Improving the sampling resolution of periodic signals by using controlled sampling interval method | |
Sun et al. | Scalar quantization for relative error | |
Bruni et al. | DPTC—An FPGA-based trace compression | |
US20210165043A1 (en) | Method of testing electronic circuits and corresponding circuit | |
Pálfi et al. | Full information ADC test procedures using sinusoidal excitation, implemented in MATLAB and LabVIEW | |
Ragit et al. | Design of up-down counter as SAR logic for high speed SAR ADC used in health care system | |
Schell et al. | Analysis and simulation of continuous-time digital signal processors | |
Tatsumi et al. | A software level calibration based on Bayesian regression for a successive stochastic approximation analog-to-digital converter system | |
Gielen et al. | Analog behavioral models for simulation and synthesis of mixed-signal systems | |
Chen et al. | Modeling of a 200 KHz Bandwidth Low-pass Switch-capacitor Sigma-delta DAC with a Raised Spur-free Modulator | |
Makino et al. | Rigorous analysis of quantization error of an A/D converter based on β-map | |
Meng et al. | Study on methods of suppressing signal truncation error in digital signal processing | |
魏江林 | ΔΣ ADC Linearity Testing Technology and Floating-Point Arithmetic Algorithms with Taylor-Series Expansion | |
Killat et al. | Hybrid integrators with predictive overload estimation for analog computers and continuous-time ΔΣ modulators | |
Papachatzopoulos et al. | Noise-Shaping Binary-to-Stochastic Converters for Reduced-Length Bit-Streams |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |