CN104702235B - 滤波器及其布局结构 - Google Patents

Abstract

本发明提供一种滤波器及其布局结构。滤波器包括载板、第一电容、第二电容、第三电容、第一电感、第二电感、与第三电感。第一、第二、第三电容与第一、第二电感配置于该载板的上表面上方。第三电感配置于载板的侧表面。第一、第三电容的第一电极与第一电感的第一端电性连接至该滤波器的第一端。第二电容的第一电极、第三电容的第二电极与第二电感的第一端电性连接至该滤波器的第二端。第三电感的第一端电性连接至第一与第二电容的第二电极。

Description

滤波器及其布局结构

本发明是申请日为2010年10月25日，申请号为201010529025.2，发明名称为“滤波器及其布局结构”的中国专利申请的分案申请。

技术领域

本发明涉及一种滤波器及其布局结构，尤其涉及一种使用薄膜技术(Thin FilmTechnology)的滤波器电路及其布局结构。

背景技术

图1是说明传统带通滤波器的电路示意图。传统带通滤波器100包括第一电容C1、第二电容C2、第三电容C3、第一电感L1与第二电感L2。第一电容C1、第三电容C3与第一电感L1的第一端电性连接至带通滤波器100的第一端TA。第二电容C2的第一端、第三电容C3的第二端与第二电感L2的第一端电性连接至带通滤波器100的第二端TB。第一电容C1、第二电容C2、第一电感L1与第二电感L2的第二端直接连接至接地电压GND。传统带通滤波器100是采用低温共烧陶瓷(Low Temperature Co-FiredCeramics，LTCC)制程所制造。

图2是说明图1所示电路的频率响应示意图。带通滤波器100在此通带(passband)的中心具有一共振频率f0，而在频率f0的左侧(即小于f0的频率范围)约略1.9GHz处具有一个转折点(turning point)。此转折点意味着带通滤波器100对于此处频率会有较大的衰减量(attenuation)。由图2可以清楚看出，在频率f0右侧(即大于f0的频率范围)的衰减量不如频率f0的左侧理想，但此频率响应在少数应用条件下是可以接受的。然而，受限于法规、应用环境或产品规格等限制，传统带通滤波器100的共振频率f0右侧的衰减量可能不符需求。例如，某些法规或产品规格会要求在共振频率f0右侧某特定频率(例如两倍共振频率，即2f0)附近的衰减量必须达到额定量(例如-35dB)，故传统带通滤波器100在应用上仍然有很大的限制。

发明内容

本发明提供一种滤波器及其布局结构，在频率响应的共振频率f0右侧建立转折点。

本发明实施例提出一种滤波器的布局结构，包括载板、第一电容、第二电容、第三电容、第一电感、第二电感、与第三电感。第一、第二、第三电容与第一、第二电感配置于该载板的上表面上方。第一电容的第一电极与第一电感的第一端电性连接至该滤波器的第一端。第二电容的第一电极与第二电感的第一端电性连接至该滤波器的第二端。第三电容电性连接于该滤波器的第一端与第二端之间。第三电感配置于该载板的第一侧表面。第三电感的第一端电性连接至第一与第二电容的第二电极。

本发明实施例提出一种滤波器，包括第一电容、第二电容、第三电容、第一电感、第二电感、与第三电感。第一电容的第一电极与第一电感的第一端电性连接至该滤波器的第一端。第二电容的第一电极与第二电感的第一端电性连接至该滤波器的第二端。第三电容电性连接于该滤波器的第一端与第二端之间。第三电感的第一端电性连接至该第一电容与该第二电容的第二电极，而该第三电感的第二端电性连接至一参考电压。

基于上述，本发明实施例可以使用薄膜技术(Thin Film Technology)实现滤波器电路的布局结构，以降低制造成本。另外，本发明实施例所提供的滤波器电路可以在频率响应的共振频率f0右侧建立转折点。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1是说明传统带通滤波器的电路示意图。

图2是说明图1所示电路的频率响应示意图。

图3是依照本发明实施例说明一种滤波器电路的示意图。

图4是依照本发明另一实施例说明一种滤波器电路的示意图。

图5是说明图4所示滤波器电路的频率响应特性曲线示意图。

图6是依照本发明实施例说明图4所示滤波器的布局结构上视图。

图7是说明图6所示布局结构的立体图。

图8是说明图7所示布局结构的爆炸图。

图9是依照说明图6所示布局结构的等效电路示意图。

图10是依照本发明另一实施例说明图4所示滤波器电路部分布局结构的立体示意图。

图11是依照本发明实施例说明一种通讯系统的功能方块示意图。

图12说明图11中匹配网路的频率响应示意图。

图13是依照本发明实施例说明图6所示滤波器的剖面示意图。

图14是依照本发明再一实施例说明一种滤波器电路的示意图。

图15是依照本发明实施例说明图14所示滤波器的布局结构的立体图。

图16是说明图15所示布局结构的爆炸图。

主要附图标记说明：

100、300、400、1400：带通滤波器；

301：第一电容C1的第一电极； 302：第一电容C1的第二电极；

303：第二电容C2的第一电极； 304：第二电容C2的第二电极；

305：第四电容C31的第一电极； 306：第五电容C32的第二电极；

608：第四电容C31的第二电极； 609:第五电容C32的第一电极；

1441:第七电容C4的第一电极； 1442:第七电容C4的第二电极；

1451:第八电容C5的第一电极； 1452:第八电容C5的第二电极；

1461:第六电容C6的第一电极； 1462:第六电容C6的第二电极；

L1:第一电感； L2:第二电感；

L3:第五电感； LC1～LC4：电感；

LG1:第三电感； LG2:第四电感；

LL2:寄生电感； LL3:寄生电感；

T1:带通滤波器300的第一端、 T2:带通滤波器300的第二端、

带通滤波器400的第一端、 带通滤波器400的第二端、

带通滤波器1400的第一端； 带通滤波器1400的第二端；

TA:带通滤波器100的第一端； TB:带通滤波器100的第二端；

501:第一转折点； 502:第二转折点；

510：通带； 601:第一焊垫；

604:第二焊垫； 605:第三焊垫；

606:第四焊垫； 607:第五焊垫；

603:第一导线 602:第二导线

C1:第一电容； C2:第二电容；

C3:第三电容； C4:第七电容；

C5:第八电容； C6:第六电容；

C31:第四电容； C32:第五电容；

DE1:第一绝缘层； DE2:第二绝缘层；

DE3:第三绝缘层； M1:第一导电层；

M2:第二导电层； M3:第三导电层；

M4:第四导电层； 1001：中央延伸部；

1100：通讯系统； 1110：天线；

1120：匹配网路； 1130、1140：双工器；

1201、1202：特性曲线； 1310：晶片；

CL：中央线； SUB：载板。

具体实施方式

图3是依照本发明实施例说明一种滤波器电路的示意图。带通滤波器300包括第一电容C1、第二电容C2、第三电容C3、第一电感L1、第二电感L2以及第三电感LG1。第一电容C1的第一电极301电性连接至带通滤波器300的第一端T1。第二电容C2的第一电极303电性连接至带通滤波器300的第二端T2。第三电容C3电性连接于带通滤波器300的第一端T1与带通滤波器300的第二端T2之间。第三电感LG1的第一端电性连接至第一电容C1的第二电极302与第二电容C2的第二电极304，而第三电感LG1的第二端电性连接至参考电压(例如接地电压GND或是其他固定电压)。第一电感L1的第一端电性连接至带通滤波器300的第一端T1。第二电感L2的第一端电性连接至带通滤波器300的第二端T2。第一电感L1与第二电感L2之间可以通过交互耦合磁场来产生互感(mutual inductance)。第一电感L1与第二电感L2的第二端连接至参考电压(例如接地电压GND或是其他固定电压)。带通滤波器300可以在其频率响应的共振频率f0右侧建立转折点(例如图5所示第二转折点502)。通过调整第一电容C1、第二电容C2、第三电容C3的电容值及/或调整第三电感LG1的电感值可以改变此第二转折点502的位置。例如，第三电感LG1的电感值可以是第一电感L1或第二电感L2的电感值的0.01～0.1倍。

图4是依照本发明另一实施例说明一种滤波器电路的示意图。不同于带通滤波器300之处，在于带通滤波器400更包括第四电感LG2。第四电感LG2的第一端电性连接至第一电感L1与第二电感L2的第二端，而第四电感LG2的第二端电性连接至参考电压(例如接地电压GND或是其他固定电压)。通过调整第四电感LG2的电感值也可以改变第二转折点502的位置。例如，第四电感LG2的电感值可以是第一电感L1或第二电感L2的电感值的0.01～0.1倍。

图5是说明图4所示滤波器电路的频率响应特性曲线示意图。带通滤波器400于此通带(passband)510的中心具有一共振频率f0，而在频率f0的左侧(即小于f0的频率范围)与右侧(即大于f0的频率范围)各自具有一个第一转折点(turning point)501与一个第二转折点502。转折点意味着带通滤波器400对于此处频率会有较大的衰减量(attenuation)。例如，共振频率f0约为2.5GHz。第一转折点501的频率约为1.8GHz，衰减量约为-36dB。第二转折点502的频率约为5GHz，衰减量约为-54dB。

相较于传统带通滤波器100，本实施例的带通滤波器400可以在其频率响应的共振频率f0右侧建立第二转折点502。通过调整第一电容C1、第二电容C2、第三电容C3的电容值及/或调整第三电感LG1、第四电感LG2的电感值可以改变此第二转折点502的位置。若增加第三电感LG1与/或第四电感LG2的电感值，则第一转折点501与第二转折点502的频率会向共振频率f0靠近，而第一转折点501与第二转折点502的衰减量会略微减少(即沿图5的Y轴方向往上移动)。反之，若减少第三电感LG1与/或第四电感LG2的电感值，则第一转折点501与第二转折点502的频率会远离共振频率f0，而第一转折点501与第二转折点502的衰减量会略微增加(即沿图5的Y轴方向往下移动)。应用本实施例者可以视设计需求而决定第二转折点502的位置。例如，带通滤波器400可以将第二转折点502的位置设置在两倍共振频率(即2f0)附近，以符合法规或产品规格的要求。

所属领域的普通技术人员可以参照上述实施例的启示，而以任何制作、任何布局结构来实现带通滤波器300与带通滤波器400。例如，图6是依照本发明实施例说明图4所示滤波器的布局结构上视图。图7是说明图6所示布局结构的立体图。图8是说明图7所示布局结构的爆炸图。带通滤波器400的布局结构包括载板SUB、第一电容C1、第二电容C2、第三电容C3、第一电感L1、第二电感L2、第三电感LG1、第四电感LG2以及第一焊垫601。上述第一电容C1、第二电容C2、第三电容C3与第一电感L1、第二电感L2是配置于载板SUB的上表面上方。第一电容C1与第二电容C2对称地配置于中央线CL的两侧。第一电感L1与第二电感L2也对称地配置于中央线CL的两侧。于本实施例中，第一电感L1与第二电感L2的几何形状均为长直导线，如图6～图8所示。通过改变导线的长与宽而决定第一电感L1与第二电感L2的电感值。

图9是依照说明图6所示的布局结构的等效电路示意图。请参照图6～图9，基于布局考量，在此带通滤波器400是以相互串联的第四电容C31与第五电容C32实现第三电容C3。第四电容C31的第一电极305电性连接至带通滤波器400的第一端T1。第五电容C32的第一电极609电性连接至第四电容C31的第二电极608，而第五电容C32的第二电极306电性连接至带通滤波器400的第二端T2。第四电容C31与第五电容C32对称地配置于中央线CL的两侧。

第一导线603配置于载板SUB的上表面的第一边缘，其中所述第一边缘邻接载板SUB的第一侧表面，而第三电感LG1配置于此第一侧表面。于本实施例中，第三电感LG1的几何形状为垂直导线。通过改变该垂直导线的线宽而决定第三电感LG1的电感值。第一导线603的中央部连接第三电感LG1的第一端。第一导线603的第一端与第二端各自具有一个延伸部，其中第一端的延伸部与第二端的延伸部各自连接第一电容C1的第二电极302与第二电容C2的第二电极304。因此，第三电感LG1的第一端可以经由第一导线603电性连接至第一电容C1的第二电极302与第二电容C2的第二电极304。在高频的应用环境中，第一导线603可以视为电感LC2与电感LC3，而第一导线603的第一端延伸部与第二端延伸部各自可视为电感LC1与电感LC4。

第二导线602配置于载板SUB的上表面的第二边缘，其中所述第二边缘邻接载板SUB的第二侧表面，而第四电感LG2配置于此第二侧表面。于本实施例中，第四电感LG2的几何形状也为垂直导线。通过改变该垂直导线的线宽而决定第四电感LG2的电感值。第二导线602的中央部连接第四电感LG2的第一端。第二导线602的第一端部与第二端部各自连接第一电感L1的第二端与第二电感L2的第二端。在高频的应用环境中，第二导线602可以视为寄生电感LL2与寄生电感LL3。

第一焊垫601、第二焊垫604与第三焊垫605配置于载板SUB的下表面。第二焊垫604电性连接至带通滤波器400的第一端T1。第三焊垫605电性连接至带通滤波器400的第二端T2。第一焊垫601电性连接至第三电感LG1与第四电感LG2的第二端。应用此实施例者可以视设计需求而将第一焊垫601电性连接至任何参考电压(例如接地电压GND或是其他固定电压)。

以下说明带通滤波器400的制作流程。请参照图8，首先提供载板SUB。载板SUB可为玻璃、陶瓷、电木、塑胶或其他绝缘材质，例如三氧化二铝(Al2O3)。接着，于载板SUB上配置第一导电层M1并进行图案化，以形成第一电容C1的第一电极301、第四电容C31的第一电极305、第五电容C32的第二电极306、第二电容C2的第一电极303、第一导线603、第二导线602、带通滤波器400的第一端T1与带通滤波器400的第二端T2。第一导电层M1的材质主要为低电阻材料(如Al、Cu、Ag等)。第一导电层M1的制作方式可以是溅镀方式，并且搭配黄光微影蚀刻。

接下来在第一导电层M1上配置第一绝缘层DE1并进行图案化，以选择性地形成介层窗。第一绝缘层DE1的材质可以是有机、无机或是混合式(hybrid)材质，例如SiO2、SiNx、SiON、polyimide-based、acrylic-based(压克力)等。第一绝缘层DE1的制作方式可以是化学气相沉积(chemical vapor deposition,CVD)、溅镀、旋镀或是涂布等方式。紧接着将第二导电层M2配置第一绝缘层DE1上，并进行图案化，以形成第一电容C1的第二电极302、第四电容C31的第二电极608、第五电容C32的第一电极609、第二电容C2的第二电极304、第一导线603、第二导线602、第一电感L1与第二电感L2，以及在第一绝缘层DE1的介层窗中形成介层窗插塞(via)。第一电感L1与第二电感L2的第一端可以通过各自的介层窗插塞电性连接至带通滤波器400的第一端T1与带通滤波器400的第二端T2。第二导电层M2的材质、薄膜厚度与制程方式可以与第一导电层M1相同。

接下来在第二导电层M2上配置第二绝缘层DE2并进行图案化，以选择性地形成介层窗。第二绝缘层DE2的材质、薄膜厚度与制作方式可以与第一绝缘层DE1相同。紧接着将第三导电层M3配置第二绝缘层DE2上，并进行图案化，以形成第一导线603、第二导线602以及内连线(interconnects)，以及在第二绝缘层DE2的介层窗中形成介层窗插塞。第三导电层M3的材质、薄膜厚度与制作方式可以与第一导电层M1相同。

第三导电层M3的第一导线603与第二导线602分别透过介层窗插塞电性连接至第二导电层M2的第一导线603与第二导线602与第一导电层M1的第一导线603与第二导线602。第四电容C31的第二电极608透过介层窗插塞与内连线电性连接至第五电容C32的第一电极609。第一导线603透过介层窗插塞电性连接至第一电容C1的第二电极302与第二电容C2的第二电极304。

接下来，在载板SUB的第一侧表面形成第三电感LG1，以及在载板SUB的第二侧表面形成第四电感LG2。于本实施例中，第三电感LG1与第四电感LG2均配置于中央线CL，且对称于中央线CL。有些时候，制作误差可能会导致第三电感LG1与第四电感LG2未对齐中央线CL。例如，第四电感LG2的位置往右(往带通滤波器400的第二端T2方向)偏移，或是第四电感LG2的位置往左(往带通滤波器400的第一端T1方向)偏移，都可能造成第四电感LG2第一端至第一电感L1第二端的距离不相等第四电感LG2第一端至第二电感L2第二端的距离(即寄生电感LL2与寄生电感LL3的电感量不相等)。为了改善前述制作误差的问题，第三电感LG1与第四电感LG2位置可以不要邻接载板SUB的边缘。以下以第四电感LG2为说明例，第三电感LG1可以参照以此类推。

应用本发明者，可以依上述实施例的启示与设计需求而适度修改图8所示布局结构。例如，将第四电容C31的第二电极608与第五电容C32的第一电极609一起改配置于第三导电层M3。或者，将第四电容C31的第二电极608配置于第二导电层M2，而将第五电容C32的第一电极609配置于第三导电层M3。又或者，将第四电容C31的第二电极608配置于第三导电层M3，而将第五电容C32的第一电极609配置于第二导电层M2。

又例如，将第一电容C1的第二电极302以及第二电容C2的第二电极304一起改配置于第三导电层M3。或者，将第一电容C1的第二电极302配置于第二导电层M2，而将第二电容C2的第二电极304配置于第三导电层M3。又或者，将第一电容C1的第二电极302配置于第三导电层M3，而将第二电容C2的第二电极304配置于第二导电层M2。

再例如，将第一电感L1与第二电感L2一起改配置于第三导电层M3。或者，将第一电感L1配置于第二导电层M2，而将第二电感L2配置于第三导电层M3。又或者，将第一电感L1配置于第三导电层M3，而将第二电感L2配置于第二导电层M2。无论第一电感L1与第二电感L2配置于哪一层，第一电感L1与第二电感L2的第一端都可以通过各自的介层窗插塞电性连接至带通滤波器400的第一端T1与带通滤波器400的第二端T2。

图10是依照本发明另一实施例说明图4所示滤波器电路部分布局结构的立体示意图。本实施例未图示与未说明的部份，均可以参照图6～图8的相关说明。不同于图6～图8所示布局结构的地方，在于图10所示第二导线602没有邻接载板SUB的边缘。配置于载板SUB上表面的第二导线602边缘与载板SUB边缘之间具有一段微小距离。第二导线602的中央处具有中央延伸部1001。中央延伸部1001延伸至载板SUB边缘以连接第四电感LG2的第一端。第二导线602的第一端部与第二端部各自连接第一电感L1的第二端与第二电感L2的第二端。同理可推，本实施例中第一导线603也没有邻接载板SUB的边缘。配置于载板SUB上表面的第一导线603边缘与载板SUB边缘之间也具有一段微小距离。第一导线603的中央处也具有一个中央延伸部，而此中央延伸部连接第三电感LG1的第一端。第一导线603的两端各自具有第一端延伸部与第二端延伸部，而第一导线603的第一端延伸部与第二端延伸部各自连接第一电容C1的第二电极与第二电容C2的第二电极。因此，纵使第四电感LG2(或第三电感LG1)因制作误差而未对齐中央线CL，寄生电感LL2与寄生电感LL3的电感量依然几乎相等。因此，本实施例可以有效改善前述制程误差的问题。

上述第三电感LG1与第四电感LG2的电感值是依照设计需求而决定的。例如，于上述实施例中，第三电感LG1的电感值与第一导线603的中央延伸部的电感值的总和，是第一电感L1或第二电感L2的电感值的0.01～0.1倍。又例如，第四电感LG2的电感值与第二导线602的中央延伸部1001的电感值的总和，是第一电感L1或第二电感L2的电感值的0.01～0.1倍。

综上所述，本发明实施例可以使用薄膜技术(Thin Film Technology)实现滤波器电路的布局结构，以降低制造成本。另外，本发明实施例所提供的滤波器电路可以在频率响应的共振频率f0右侧建立转折点，以符合先进规格的要求。

上述带通滤波器300与带通滤波器400可以应用在任何系统中，例如可以应用于通讯系统。图11是依照本发明实施例说明一种通讯系统的功能方块示意图。通讯系统1100包括天线1110、匹配网路(matching network)1120、双工器(duplexer)1130与双工器1140。双工器1130将信号传送至天线1110。双工器1140则从天线1110接收信号。匹配网路1120也称为阻抗匹配(impedance matching)电路。匹配网路1120可以提供匹配阻抗，并使前述信号传送与信号接收之间加强隔离。通过设计参数(例如电感值、电容值等)的调整，上述带通滤波器300与带通滤波器400可以被用来实现通讯系统1100中的匹配网路1120。例如，将带通滤波器400的第一端T1连接至天线1110，而将带通滤波器400的第二端T2连接至双工器1130与/或双工器1140。

图12说明图11中匹配网路的频率响应示意图。在此是以带通滤波器电路400实现图11中匹配网路1120。通过增加第三电感LG1与第四电感LG2的电感值，则匹配网路1120的阻抗会增加，而阻抗频带会变窄，如特性曲线1201所示。反之，若减少第三电感LG1与第四电感LG2的电感值，则匹配网路1120的阻抗会减少，而阻抗频带会变宽，如特性曲线1202所示。

在一些应用例中，上述匹配网路1120的制作方式(制程)可能不同于双工器1130与双工器1140。因此匹配网路与双工器可能封装为不同元件，致使占据印刷电路板的面积。本实施例可以将双工器1130与双工器1140堆迭在匹配网路1120(即带通滤波器400)上方，因此匹配网路与双工器可以被封装为同一元件，进而节省印刷电路板的面积。

例如，图13是依照本发明实施例说明图6所示滤波器的剖面示意图。某些实施例中，所属领域的普通技术人员可以依照设计需求而在第三导电层M3上再配置第三绝缘层DE3并进行图案化，以选择性地形成介层窗。以及，将第四导电层M4配置第三绝缘层DE3上，并进行图案化，以形成晶片区域、第四焊垫606与第五焊垫607。所述第四焊垫606透过介层窗插塞电性连接至带通滤波器400的第一端T1。所述第五焊垫607透过介层窗插塞电性连接至带通滤波器400的第二端T2。所述晶片区域可以容置晶片1310，例如双工器晶片(duplexer die)。图11所示双工器1130与/或双工器1140可以被实现于此晶片1310中。所述第四焊垫606与第五焊垫607以打线方式电性连接至所述晶片1310。因此，通过将双工器1130与双工器1140堆迭在匹配网路1120(即带通滤波器400)上方，以不同制作方式(制程)实现的匹配网路与双工器可以被封装为同一元件，进而降低制作成本与节省印刷电路板的面积。

图14是依照本发明再一实施例说明一种滤波器电路的示意图。图14所示实施例可以参照图4的相关说明。不同于带通滤波器400之处，在于带通滤波器1400更包括第六电容C6、第五电感L3、第七电容C4与第八电容C5。第六电容C6的第一电极1461电性连接至第三电感LG1的第一端。第六电容C6的第二电极1462电性连接至第五电感L3的第一端。第五电感L3的第二端电性连接至第四电感LG2的第一端。第一电容C1的第一电极301、第七电容C4的第一电极1441与第一电感L1的第一端电性连接至带通滤波器1400的第一端T1。第二电容C2的第一电极303、第八电容C5的第一电极1451与第二电感L2的第一端电性连接至带通滤波器1400的第二端T2。第七电容C4的第二电极1442与第八电容C5的第二电极1452电性连接至第六电容C6的第二电极1462与第五电感L3的第一端。

相较于带通滤波器400，图14所述带通滤波器1400除了第一组电容电感对(第一电容C1与第一电感L1)与第二组电容电感对(第二电容C2与第二电感L2)之外，还加入了第三组电容电感对(第六电容C6与第五电感L3)。第一电感L1、第二电感L2与第五电感L3之间可以通过交互耦合磁场来产生互感。

第六电容C6的电容值可以与第一电容C1、第二电容C2相同，第七电容C4与第八电容C5的电容值可以与第三电容C3相同，而第五电感L3电感值可以与第一电感L1、第二电感L2相同。加入了第三组电容电感对(第六电容C6与第五电感L3)，可以增加在共振频率时的衰减量。若以图5为例，则带通滤波器1400可以将第一转折点501与第二转折点502往下拉。

所属领域具有通常知识者可以参照上述实施例的启示，而以任何制作、任何布局结构来实现带通滤波器1400。例如，图15是依照本发明实施例说明图14所示滤波器的布局结构的立体图。图16是说明图15所示布局结构的爆炸图。带通滤波器1400的布局结构可以参照带通滤波器300与带通滤波器400的相关说明。不同于带通滤波器400的布局结构之处，在于带通滤波器1400的布局结构还包括第五电感L3、第六电容C6、第七电容C4与第八电容C5。上述第七电容C4、第八电容C5、第六电容C6与第五电感L3是配置于载板SUB的上表面上方。第七电容C4与第八电容C5对称地配置于中央线CL的两侧。第五电感L3对称地配置于中央线CL上。于本实施例中，第一电感L1、第二电感L2与第五电感L3的几何形状均为长直导线，如图15～图16所示。通过改变导线的长与宽而决定第一电感L1、第二电感L2与第五电感L3的电感值。

请参照图14～图16，第七电容C4的第一电极1441电性连接至带通滤波器1400的第一端T1。第七电容C4的第二电极1442通过内连线以及介层窗插塞电性连接至第六电容C6的第二电极1462、第八电容C5的第二电极1452与第五电感L3的第一端。

应用本发明者，可以依上述多个实施例的启示与设计需求而适度修改图15与图16所示布局结构。例如，将第七电容C4的第二电极1442、第八电容C5的第二电极1452与第六电容C6的第二电极1462一起配置于第二导电层M2。或者，将第七电容C4的第二电极1442、第八电容C5的第二电极1452与第六电容C6的第二电极1462一起改配置于第三导电层M3。又或者，将第七电容C4的第二电极1442、第八电容C5的第二电极1452与第六电容C6的第二电极1462各自配置于不同导电层，例如将第七电容C4的第二电极1442、第八电容C5的第二电极1452配置于第二导电层M2，而将第六电容C6的第二电极1462配置于第三导电层M3。

再例如，将第五电感L3配置于第二导电层M2。或者，将第五电感L3改配置于第三导电层M3。无论第五电感L3配置于哪一层，第五电感L3的第一端都可以通过介层窗插塞与内连线电性连接至第七电容C4的第二电极1442、第八电容C5的第二电极1452与第六电容C6的第二电极1462。

虽然本发明已以实施例说明如上，然其并非用以限定本发明，任何所属技术领域的普通技术人员，在不脱离本发明的精神和范围内，当可作部分改动或等同替换，故本发明的保护范围以本申请权利要求所界定的范围为准。

Claims (20)

1.一种电路结构，其特征在于，包括：

一基板，具有上表面，下表面和连接所述上表面和所述下表面的多个侧表面；

设置在所述基板上表面的上方的多个导电层，其中一介电层设置在每两个相邻的导电层之间，其中多个导电层的一第一部分与设置在其间的介电层形成至少一电容器，且所述多个导电层的一第二部分形成至少一第一电感器；以及

设置在至少一个侧表面上的至少一导电图案，其中所述至少一导电图案形成至少一第二电感器，所述第二电感器电性连接所述基板下表面的一接地层，所述第二电感器包括一第一部分和一第二部分，所述第一部分和所述第二部分相对于所述基板上表面的一中央线彼此对称，其中所述多个导电层中的一第三部分与所述至少一电容、所述至少一第一电感器以及所述的至少一第二电感器电性连接以形成一电路。

2.根据权利要求1所述电路结构，其特征在于：所述多个导电层包括一第一导电层和一第二导电层，其中一第一介电层设置在所述第一导电层和所述第二导电层之间且延伸到所述第一导电层的一非图案区域中。

3.根据权利要求1所述电路结构，其特征在于：所述的下表面包括多个电极，用于连接到一外部电路。

4.根据权利要求1所述电路结构，其特征在于：所述多个导电层包括一第一导电层，一第二导电层和一第三导电层，其中，一第一介电层设置在所述第一导电层上，所述第二导电层设置在所述第一介电层上，一第二介电层设置在所述第二导电层上，所述第三导电层设置在所述第二介电层上，其中，一第一电容器，一第二电容器和一第三电容器由所述第二导电层，所述第二介电层和所述第三导电层形成，所述第一电感器和一第三电感器由所述第二导电层形成。

5.根据权利要求4所述电路结构，其特征在于：所述电路结构是一滤波电路，还包括：第一输入/输出端子和第二输入/输出端子，其中，所述第一电容器具有耦接至所述第一输入/输出端子的第一电极和第二电极，所述第二电容器具有耦接至所述第二输入/输出端子的一第三电极和一第四电极，所述第三电容器具有耦接至所述第一输入/输出端子的一第五电极和耦接至所述第二输入/输出端子的一第六电极，所述第一电感器具有耦接至所述第一输入/输出端子的一第一端子和耦接至一第一参考电压的一第二端子，所述第二电感器具有耦接至所述第二电极的一第五端子和耦接至一第三参考电压的一第六端子，所述第三电感器具有耦接至所述第二输入/输出端子的一第三端子和连接到一第二参考电压的一第四端子，其中所述第一输入/输出端子是输入端子以及所述第二输入/输出端子是输出端子，或所述第二输入/输出端子是输入端子以及所述第一输入/输出端子是输出端子。

6.根据权利要求1所述电路结构，其特征在于：其中第二电感器的电感为第一电感器的电感的0.01-0.1倍。

7.根据权利要求5所述电路结构，其特征在于：进一步包括设置在一第二侧表面且具有第七端子和第八端子的第四电感器，其中，所述第二端子，所述第四端子和所述第七端子电性连接，所述第一参考电压，所述第二参考电压和所述第八端子连接到地。

8.根据权利要求7所述电路结构，其特征在于：所述第四电感器的电感为所述第一电感器的电感的0.01-0.1倍。

9.根据权利要求7所述电路结构，其特征在于：还包括：一第四电容器，所述第四电容器具有耦接至所述第五端子的第七电极和第八电极；一第五电感器，所述第五电感器具有耦接至所述第八电极的第九端子和耦接至所述第七端子的第十端子；一第五电容器，所述第五电容器具有耦接至所述第一输入/输出端子的第九电极和耦接至所述第八电极的第十电极；以及一第六电容器，所述第六电容器具有耦接至所述第二输入/输出端子的第十一电极和耦接至所述第八电极的第十二电极。

10.根据权利要求5所述电路结构，其特征在于：所述第一电感器和第三电感器设置在所述上表面上。

11.根据权利要求1所述电路结构，其特征在于：所述第二电感器是一在第一侧表面上具有预定长度和宽度的导线。

12.根据权利要求7所述电路结构，其特征在于：所述第四电感器是一在所述第二侧表面上具有预定长度和宽度的导线。

13.根据权利要求5所述电路结构，其特征在于：所述第一电容器和所述第二电容器相对于基板上表面的中央线彼此对称。

14.根据权利要求5所述电路结构，其特征在于：所述第一电感器和第二电感器相对于基板上表面的中央线彼此对称。

15.根据权利要求5所述电路结构，其特征在于：还包括一第四电感器，所述第二电感器包括一第一部分和一第二部分，所述第一部分和所述第二部分相对于基板上表面的中央线彼此对称，所述第四电感器包括一第三部分和一第四部分，所述第三部分和所述第四部分相对于基板上表面的中央线彼此对称。

16.一种形成电路结构的方法，其特征在于，包括：

提供一基板，所述基板具有上表面，下表面和连接所述上表面和所述下表面的多个侧表面；

在所述基板上表面的上方形成多个导电层，其中一介电层设置在每两个相邻的导电层之间，所述多个导电层的一第一部分与设置在其间的介电层形成至少一电容器，所述多个导电层的一第二部分形成至少一第一电感器；以及

在至少一个侧表面上形成至少一个导电图案，其中，所述至少一导电图案形成至少一第二电感器，所述第二电感器电性连接所述基板下表面的一接地层，所述第二电感器包括一第一部分和一第二部分，所述第一部分和所述第二部分相对于所述基板上表面的一中央线彼此对称，其中所述多个导电层中的一第三部分与所述至少一电容、所述至少一第一电感器以及所述的至少一第二电感器电性连接以形成一电路。

17.根据权利要求16所述的形成电路结构的方法，其特征在于：所述电路结构是一滤波电路。

18.根据权利要求16所述的形成电路结构的方法，其特征在于：所述多个导电层是通过溅镀工艺形成。

19.根据权利要求16所述的形成电路结构的方法，其特征在于：所述多个导电层是通过薄膜工艺形成。

20.根据权利要求16所述的形成电路结构的方法，其特征在于：所述多个导电层包括一第一导电层和一第二导电层，其中一第一介电层设置在所述第一导电层和所述第二导电层之间且延伸到所述第一导电层的一非图案区域中。