CN101485084A - 平面基板上滤波器的接地策略 - Google Patents

Abstract

本发明提供电子部件的接地策略。具体地说，本发明通过将第一组一个或多个谐振器连接到一个接地连接，以及将第二组一个或多个谐振器连接到另一接地连接，提供薄膜电子部件中的接地连接。

Description

平面基板上滤波器的接地策略

发明领域

本发明涉及电子部件的接地策略，更具体地涉及平面基板上滤波器的接地策略。

发明背景

利用微带(microstrip)技术或带状线(stripline)技术建立在基板上的电子部件、尤其是电子滤波器通常具有连接到在芯片衬底的不同层次上的系统接地平面的片上电路接地。通常，在不利用近年来发展的复杂倒装片技术的情况下，可以利用通孔、接合线或侧壁金属终端来实现这些接地连接，如图1所示。在滤波器应用中，这些接地连接带来会使滤波器性能劣化的伴生寄生电感，尤其在上止带处，因为寄生电感更大地影响较高频率的信号。这是因为电感器电抗与频率之间的成比例关系。

在通孔应用中，可使用更多将电路节点接地的通孔以减少与接地连接伴生的总接地寄生电感。因为可以使用通孔将部件更直接地接地，所以可以实现更低的总寄生电感。然而，制造通孔的工艺慢且昂贵，尤其是蚀刻工艺。同样，在接合线应用中，会使用额外的接线来将电路节点接地。然而，额外的接合线需要扩大的焊盘表面和该焊盘的接入空间。至于侧壁终端应用，通常在矩形部件的每一侧有四个侧壁。在这四个侧壁终端中，通常两个用于输入和输出信号端口，而仅两个终端用于接地连接。因此可能的接地连接数量是有限的。

发明内容

考虑到上述情况，本发明提供电子部件的接地策略。具体地说，本发明通过将第一组一个或多个谐振器连接到一个接地连接，以及将第二组一个或多个谐振器连接到另一接地连接，减少了薄膜电子部件中与公共接地连接伴生的反馈效应。这种策略减少了公共接地电感对所有谐振器的反馈效应。减少了由公共接地电感引起的滤波器带外抑制性能劣化。因为这样分离的接地路径，另外的传输零点会在止带中产生，并可单独地被调制到需要最大衰减的频率位置。

根据一个实施例，本发明提供一种电子部件，包括位于第一组两个或多个薄膜层中的第一组一个或多个谐振器、位于第二组两个或多个薄膜层中的第二组一个或多个谐振器、第一接地连接、以及第二接地连接。第一组一个或多个谐振器中的各个谐振器连接到第一接地连接，而第二组一个或多个谐振器中的各个谐振器连接到第二接地连接。以这种方式，可减少由电子部件的寄生接地电感引起的谐振器之间的干涉，并可提高部件的性能。

根据本发明的另一实施例，第一组两个或多个薄膜层和第二组两个或多个薄膜层是相同的。

根据本发明又一实施例，第一接地连接和第二接地连接可被实现为侧壁终端。

根据本发明又一实施例，第一组一个或多个谐振器与第一接地连接的连接具有第一接地电感，而第二组一个或多个谐振器与第二接地连接的连接具有第二接地电感，第一接地电感与第二接地电感不同。

根据本发明另一实施例，第一组一个或多个谐振器彼此具有基本相同的大小和形状，而第二组一个或多个谐振器具有与第一组一个或多个谐振器不同的大小和/或形状。

根据本发明又一实施例，第一组一个或多个谐振器包括两个谐振器，第二组一个或多个谐振器包括一个谐振器，第一组两个或多个薄膜层包括两个薄膜层，以及第二组两个或多个薄膜层包括两个薄膜层。

根据本发明又一实施例，电子部件还包括具有两长边和两短边的矩形外壳、输入连接、以及输出连接。第一和第二接地连接被构造为外壳两长边上的侧壁终端，而输入连接和输出连接被构造为外壳两短边上的侧壁终端。

根据本发明又一实施例，电子部件还包括具有两长边和两短边的矩形外壳、输入连接、以及输出连接。第一和第二接地连接被构造为外壳两短边上的侧壁终端，而输入连接和输出连接被构造为外壳两长边上的侧壁终端。

根据另一实施例，本发明提供一种用于确定薄膜滤波器中谐振器的形状和大小的方法，其中第一组预估形状和大小的一个或多个谐振器连接到第一接地连接，而第二组预估形状和大小的一个或多个谐振器连接到第二接地连接。该方法包括以下步骤：(1)为薄膜滤波器选择中心通带频率，(2)估计第一和第二组谐振器中电感器的起始大小和形状，(3)基于所选择的中心通带频率计算薄膜滤波器的二次和三次谐波频率，(4)分别为第一和第二接地连接选择路线，(5)确定与第一和第二接地连接伴生的相应接地电感，(6)确定与第一接地连接伴生的寄生电感，(7)根据二次谐波频率、接地电感、以及寄生电感中计算第一组中谐振器的电容，(8)根据对第一组中的谐振器所选择的中心通带频率和所计算的电容计算第一组中谐振器的电感，(9)基于对第一组谐振器所计算的电容和电感调节第一组中谐振器的形状和大小，(10)确定与第二接地连接伴生的寄生电感，(11)根据三次谐波频率、接地电感、以及寄生电感计算第二组中谐振器的电容，(12)根据对第二组中谐振器所选择的中心通带频率和所计算的电容计算第二组中谐振器的电感，以及(13)基于对第二组谐振器所计算的电容和电感调节第二组中谐振器的形状和大小。

应当理解本文中本发明的描述仅是例示性和说明性的，而不是限制所要求保护的本发明。

附图说明

图1示出常规接地连接策略。

图2a示出带通滤波器的物理布局的立体图。

图2b示出图2a中所示的带通滤波器的上金属层的物理布局。

图3示出图2a中所示的带通滤波器的示意图。

图4示出根据本发明一个实施例的带通滤波器的频率响应。

图5示出根据本发明一个实施例的带通滤波器的示意图。

图6a示出根据本发明一个实施例的带通滤波器的物理布局的立体图。

图6b示出根据本发明一个实施例的图6a中所示的带通滤波器的上金属层的物理布局。

图6c示出根据本发明一个实施例的图6a中所示的带通滤波器的下金属层的物理布局。

图7示出根据本发明一个实施例的带通滤波器的频率响应比较。

图8示出根据本发明一个实施例的谐振器的示意图。

图9a示出根据本发明一个实施例的带通滤波器的物理布局的立体图。

图9b示出根据本发明一个实施例的图9a中所示的带通滤波器的上金属层的物理布局。

图9c示出根据本发明一个实施例的图9a中所示的带通滤波器的下金属层的物理布局。

图10示出根据本发明一个实施例的图9a中所示的带通滤波器的示意图。

图11a示出根据本发明一个实施例的带通滤波器的物理布局的立体图。

图11b示出根据本发明一个实施例的图11a中所示的带通滤波器的上金属层的物理布局。

图11c示出根据本发明一个实施例的图11a中所示的带通滤波器的下金属层的物理布局。

图12示出根据本发明一个实施例的图11a中所示的带通滤波器的示意图。

实施例描述

现在将具体参考本发明的现有示例性实施例，其示例在附图中示出。

本发明提供电子部件的接地策略，更具体地提供具有平面基板的滤波器的接地策略。例如，此接地策略可应用于以任意薄膜技术构造的电子部件。

对于外壳大小为1mm×0.5mm以及基板厚度为0.3mm，具有侧壁终端的常规薄膜滤波器通常呈现出约0.16nH的接地电感。图2a和2b示出具有三个谐振器的这样的带通滤波器的示例结构，而图3示出它的电路示意图。图2a中的带通滤波器具有分别通过电感器L6连接到接地170的三个LC谐振器130。接地170被配置为侧壁终端。其它的三个侧壁终端用作为输入端子150、输出端子160、以及空闲的另一接地连接171。图2a中的部分140担当用于将三个谐振器耦合到一起并耦合到输入和输出端子的耦合网络。图2b示出图2a中所示的带通滤波器的上层的俯视图。图2b更清楚地示出三个LC谐振器(L1/C1/L11、L2/C2/L21、L3/C3/L31)中的每一个通过电感器L6连接到接地连接170。图3示出图2a和2b中所示的布局的示意图。再一次，LC谐振器的每一个通过电感器L6连接到单个接地连接170。芯片下边缘处的接地连接(170)用于方便地连接到此滤波器结构，而上边缘处的另一接地连接(171)空闲。

在图4中示出在具有和不具有0.16nH的公共接地电感(图2a、2b、以及3中的L6)的情况下的滤波器性能。响应402示出在没有任何公共接地电感的情况下滤波器的响应，而响应401示出在有0.16nH接地电感的情况下滤波器的响应。如图4中可见，不存在公共接地电感会在上止带和下止带中产生更大量的衰减。可以看出在有公共接地电感——该公共接地电感作为三个谐振器之间的耦合电感器——的情况下，上止带中的带外抑制性能劣化超过20dB。已经尝试了对滤波器内部结构的不同变化以改善带外性能，但只取得有限的改善。

图5示出根据本发明一实施例的具有分离接地连接的滤波器示意图。如图5中可见，各个谐振器(L1/C1/L11、L2/C2/L21、L3/C3/L31)通过分离的接地电感器(L6、L7、和L8)接地。与其中使用单个公共接地连接(L6)的图3中所示的示意图相比，对三个LC谐振器的每一个使用由电感器L6、L7和L8表示的分离连接。此连接安排消除了三个谐振器之间不合需要的接地耦合。

由于当前所使用的工艺限制和工业标准，侧壁终端具有最小所需尺寸。因此对于SMD(表面安装器件)部件的特定外壳大小，侧壁终端的数量是有限的。在外壳大小为1mm×0.5mm的薄膜滤波器的情况下，通常仅有四个侧壁终端可用，其中两个侧壁终端用作输入和输出端口。因此，仅有两个侧壁终端可用作接地连接。在图5中所示的滤波器设计中，使用了三个LC谐振器。这样，两个谐振器将共享一个接地连接，以装配到具有四个侧壁终端的外壳大小中。

图6a示出在具有四个侧壁终端的封装中的具有三个LC谐振器的带通滤波器的物理布局的立体图。图6a中所示的布局是要以1mm×0.5mm的形状因数来构造为具有侧壁封装的带通滤波器。谐振器630和631被构造为集总电感器和电容谐振器。对于相同的电感值，线圈电感器比传输线分段(a piece of transmission line)占据更少的空间，因为磁通量被每个线圈分享，从而增大了单位面积的电感密度。通过仔细地检查具有优化电路结构的滤波器性能，选择了左边的和中间的谐振器630来共享下接地连接670，而第三谐振器631连接到分离的上接地终端671。剩下的两个侧壁终端被用作输入端子650和输出端子660。

在图5和6a中所示的滤波器布局图中，L1、L11以及C1形成第一谐振器630，L2、L21以及C2形成第二谐振器630，而L3、L31以及C3形成第三谐振器631。C51和L51是第一和第二谐振器之间的互连(耦合)电路。C52和L52是第二和第三谐振器之间的互连(耦合)电路。C4和L4既是滤波器输入150和输出160端口之间的耦合电路也是第一和第三谐振器之间的耦合电路。由C51和L51、C52和L52、以及C4和L4构成的耦合电路一起组成耦合网络140。可按照任何有可能产生带通滤波器所需频率响应特性的方式设置这样的耦合网络。

图6a中所示的结构是具有两个金属层的薄膜结构。然而，本发明也可应用于具有两个或更多个薄膜层的薄膜结构的情况下的使用。此外，虽然图6a所示的滤波器示出了三个谐振器的使用，然而本发明也应用于在具有一个或更多个谐振器的滤波器的情况下的使用。而且，本发明不限于带通滤波器情况下的使用，还可以在利用谐振器的任意电子部件的情况下使用。

图6b示出图6a中所示的带通滤波器的上层的物理布局。图6c示出图6a中所示的带通滤波器的下层的物理布局。应当注意的是，图6b和6c中所示出的上层和下层可以颠倒。

如图6b所示，第一(L1、L11、以及C1)、第二(L2、L21、以及C2)、以及第三(L3、L31、C3)谐振器部分地形成在上金属层中。金属区603构成金属-绝缘体-金属(MIM)电容器C1的上极板。金属区603(C1)通过金属区605(L11)连接到金属区607(L1)。金属区607(L1)通过通孔609连接到下层上电感器L1的余部(remainder)。金属区603和605共同功能性地创建了与由金属区603构成的电容器C1串联的电感器L11。此串联LC电路(即C1和L11)与电感器L1并联以形成LC谐振器。

金属区607(L1)连接到金属区615(L21)以将第一LC谐振器(L1、L11以及C1)连接到第二LC谐振器(L2、L21、以及C2)。金属区613形成MIM电容器C2的上极板。金属区613(C2)通过金属区615(L21)连接到金属区617(L2)。金属区617(L2)通过通孔619连接到下层上电感器L2的余部。金属区613和615共同功能性地创建了与由金属区613构成的电容器C2串联的电感器L21。此串联LC电路(即C2和L21)与电感器L2并联以形成LC谐振器。

金属区623形成MIM电容器C3的上极板。金属区623(C3)连接到金属区627(L3)和金属区625(L31)。金属区627(L3)通过通孔629连接到下层上电感器L3的余部。金属区623和625共同功能性地创建了与由金属区623构成的电容器C3串联的电感器L31。此串联LC电路(即C3和L31)与电感器L3并联以形成LC谐振器。

第一两个LC谐振器电路(L1/C1/L11和L2/C2/L21)通过金属区647被约束到接地670(此处为侧壁终端)。金属区647和侧壁接地连接670共同功能性地创建接地电感器L6。金属区647连接到金属区617(L2)，而金属区617又通过金属区615(L11)连接到金属区607(L1)。第三谐振器(L3/C3/L31)通过金属区625(L31)连接到接地671(此处为侧壁终端，图8中的L7)。

耦合网络也部分地包含在上金属层中。金属区639既形成MIM电容器C51的上极板又形成电感器L51。同样，金属区641既形成MIM电容器C52的上极板又形成电感器L52。金属区639和641通过通孔633连接到下层上耦合网络的余部。另外，金属区643形成MIM电容器C4的上极板。此电容器通过通孔635连接到下层上耦合网络的余部。

现在转到图6c中所示的下层，金属区650(输入端子)连接到金属区703(C1)。金属区703形成MIM电容器C1的下极板。金属区703连接到构成MIM电容器C51下极板的金属区739。金属区739(C51)还连接到构成下层中电感器L1其它部分的金属区707。电感器L1的此部分通过通孔609连接到上层上电感器的余部。

金属区713形成MIM电容器C2的下极板。金属区713连接到金属区790，而金属区790又通过通孔633将第二谐振器(即L2、L21、以及C2)连接到耦合网络。金属区790还连接到构成下层中电感器L2其它部分的金属区717。电感器L2的此部分通过通孔619连接到上层上电感器的余部。

金属区723形成MIM电容器C3的下极板。金属区723连接到构成MIM电容器C52下极板的金属区741。金属区723(C3)还连接到构成下层中电感器L3其它部分的金属区727。电感器L1的此部分通过通孔629连接到上层上电感器的余部。金属区723(C3)还连接到金属区660(输出端口)。

现在转到耦合网络的余部，金属区741构成MIM电容器C4的下极板和电感器L4的一部分。金属区741通过通孔635连接到耦合网络的余部——具体为金属区643(电容器C4的上极板)。

如图6a-c中可见，前两个谐振器630大小和形状基本相同，而第三谐振器631大小和形状不同。因为第三谐振器的接地电感与前两个谐振器不同，所以可改变其形状以保持与三个相同谐振器全部连接到相同接地的电路基本相似的频率响应(在此情况中，相同的通带)。这样，第三LC谐振器部件L3和C3需要被设计成既满足LC谐振器的谐振频率要求(一般接近所要求的通带频率中心)，又满足衰减带中所需的额外传输零点的频率要求。下文将给出对L3和C3近似计算的公式。

以下步骤可用于确定薄膜滤波器中谐振器的形状和大小，其中第一组预估形状和大小的一个或多个谐振器连接到第一接地连接，而第二组预估(或未定)形状和大小的一个或多个谐振器连接到第二接地连接。第一步是为薄膜滤波器选择中心通带频率。接着，为将产生具有所选中心通带频率的频率响应的第一和第二组谐振器选择初始电感器大小和形状。然后，计算薄膜滤波器的二次和三次谐波频率。这些频率将确定频率响应中传输零点将位于哪些位置。

一旦已经确定所需频率响应与初始电感器大小和形状，则为第一和第二接地连接选择路径。基于此路径，确定与第一和第二接地连接伴生的接地电感。另外，还确定与第一接地连接伴生的寄生电感。基于对第一接地连接确定的接地电感和寄生电感，以及根据中心通带频率所计算的二次谐波频率，计算第一组中谐振器的电容值。可使用以下方程为二次谐波频率f₂计算此值：

$f_2\≈\frac{1}{2\mathrm{\π}\sqrt{(L_{11}+L_6)C_1}}$

L₁₁是图6a中所示的第一谐振器的寄生电感，而L₆是第一组谐振器的接地电感。第二谐波频率用f₂来表示。这些值的每一个是已知的，这样，可将上述方程式重新排列并求解C₁。可使用同一公式来求解C₂(L21替换L11)。一旦计算出第一组谐振器的电容值，就可使用以下方程式调节第二组谐振器的电感值：

$f_0\≈\frac{1}{2\mathrm{\π}\sqrt{L_{1/2}{C}_{1/2}}}$

一旦计算出第一组谐振器的电感值和电容值，就可基于它们选择第一组中电感器和电容器的形状和大小。

接着，确定与第二接地连接伴生的寄生电感。基于对第二接地连接确定的接地电感和寄生电感，以及所选择的三次谐波频率，可计算第二组中谐振器的电容值。可使用以下方程式计算此值：

$f_3\≈\frac{1}{2\mathrm{\π}\sqrt{(L_{31}+L_7)C_3}}$

L₃₁是图6a中所示的第三谐振器631的寄生电感，而L₇是第二组谐振器的接地电感。三次谐波频率用f₃来表示。这些值的每一个是已知的，这样，可将上述方程式重新排列并求解C₃。一旦计算出第二组谐振器的电容值，则可使用以下方程式调节第二组谐振器的电感值：

$f_0\≈\frac{1}{2\mathrm{\π}\sqrt{L_3{C}_3}}$

C₃从前面的计算获知，而f₀是前面所选择的中心频率。可简单地重新排列该方程以求解L₃。然后，基于所计算的电容值和电感值选择和/或调节第二组中电感器和电容器的形状和大小。

图7示出其中所有谐振器使用共享的公共接地连接的常规滤波器(响应750)与使用本发明接地策略的滤波器(响应751)之间的传输性能比较。如图7中可见地，响应751在上止带呈现出更高和更尖锐的衰减，以及额外的传输零点。

在对滤波器中的各组谐振器使用分离接地的情况下，可按照一种有益的方式利用寄生接地电感，而不是其中在谐振器之间引起不合需要的耦合的有害方式。图8解释如何通过利用接地电感在止带中实现串联谐振和产生额外的传输零点。在图7中可以看出额外的传输零点已产生并被调谐至低于三次谐波频率f₃约7.4GHz的位置。可以通过改变第三LC谐振器电容器C3来调谐此传输零点位置。因为接地是分离的，所以现在其它的传输零点还能单独地被调谐。在图7所示示例中，其它的传输零点已经被调谐至约5GHz的二次谐波频率f₂处。此方法允许二次和三次谐波频率处的止带抑制需求都被满足。

图9a-c和10示出本发明的另一实施例，其中接地连接870(L6)和871(L7)被配置成滤波器封装(外壳)的较短侧而不是较长侧上的侧壁终端。取而代之，利用滤波器封装(外壳)的较长侧上的侧壁终端作为输入端子850和输出端子860。再一次，图9a中所示的带通滤波器的物理布局表征为两个谐振器830连接到接地870(L6)，而谐振器831连接到接地871(L7)。

图9b示出图9a中所示的带通滤波器的上层的物理布局。图9c示出图9a中所示的带通滤波器的下层的物理布局。应当注意的是，图9b和9c中所示出的上层和下层可以颠倒。

如图9b所示，第一(L1、L11、以及C1)、第二(L2、L21、以及C2)、以及第三(L3、L31、C3)谐振器部分地形成在上金属层中。金属区803构成金属-绝缘体-金属(MIM)电容器C1的上极板。金属区803(C1)连接到金属区807(L1)以及金属区805(L11)。金属区807(L1)通过通孔809连接到下层上电感器L1的余部。金属区803和805共同功能性地创建了与由金属区803构成的电容器C1串联的电感器L11。此串联LC电路(即C1和L11)与电感器L1并联以形成LC谐振器。

金属区807(L1)连接到金属区815(L21)以将第一LC谐振器(L1、L11以及C1)连接到第二LC谐振器(L2、L21、以及C2)。金属区813构成MIM电容器C2的上极板。金属区813(C2)连接到金属区817(L2)以及金属区815(L21)。金属区817(L2)通过通孔819连接到下层上电感器L2的余部。金属区813和815共同功能性地创建了与由金属区813构成的电容器C2串联的电感器L21。此串联LC电路(即C2和L21)与电感器L2并联以形成LC谐振器。

金属区823构成MIM电容器C3的上极板。金属区823(C3)连接到金属区827(L3)和金属区825(L31)。金属区827(L3)通过通孔829连接到下层上电感器L3的余部。金属区823和825共同功能性地创建了与由金属区823构成的电容器C3串联的电感器L31。此串联LC电路(即C3和L31)与电感器L3并联以形成LC谐振器。

前两个LC谐振器电路(L1/C1/L11和L2/C2/L21)通过金属区805(L11)被约束到接地870(此处为侧壁终端)。第三谐振器(L3/C3/L31)通过金属区825(L31)连接到接地871。

耦合网络也部分地包含在上金属层中。金属区839既构成MIM电容器C51的上极板又构成电感器L51。同样，金属区841既构成MIM电容器C52的上极板又构成电感器L52。金属区839和841通过通孔833连接到下层上耦合网络的余部。

现在转到图9c中所示的下层，金属区850(输入端子)通过构成MIM电容器C51下极板的金属区939连接到金属区907(L1)。金属区907还连接到构成MIM电容器C1下极板的金属区903。金属区907连接到构成MIM电容器C51下极板的金属区939。金属区907构成下层中电感器L1的其它部分。电感器L1的此部分通过通孔809连接到上层上电感器的余部。

金属区913构成MIM电容器C2的下极板。金属区913连接到金属区990，而金属区990又通过通孔833将第二谐振器(即L2、L21、以及C2)连接到耦合网络。金属区990还连接到构成下层中电感器L2其它部分的金属区917。电感器L2的此部分通过通孔819连接到上层上电感器的余部。

金属区923构成MIM电容器C3的下极板。金属区923连接到构成MIM电容器C52下极板的金属区941。金属区923(C3)还连接到构成下层中电感器L3其它部分的金属区927。电感器L1的此部分通过通孔829连接到上层上电感器的余部。金属区923(C3)还通过金属区935连接到金属区960(输出端口)。

现在转到耦合网络的余部，金属区941构成MIM电容器C51的下极板。

如图10中可见，此布局的示意图不同于图5所示，因为没有串联LC谐振器使第一和第三谐振器与输入和输出端子耦合。在某些情况下可忽略输入/输出耦合电容器C4，如果其值变得非常小的话。在该情况下，在输入和输出端子之间只需要微弱的耦合。可以通过第一谐振器电感器线圈L1和第三谐振器电感器线圈L3之间的磁耦合获得该微弱耦合。仅当两个电感器线圈实质上相互接近时此相互耦合才存在。

图11a-c和12示出了本发明另一实施例，其中第一(即最左边的)谐振器1031连接到上接地连接1071，而第二和第三谐振器1030连接到接地端子1070。

图11b示出图11a中所示的带通滤波器的上层的物理布局。图11c示出图11a中所示的带通滤波器的下层的物理布局。应当注意的是，图11b和11c中所示出的上层和下层可以颠倒。

如图11b所示，第一(L1、L11、以及C1)、第二(L2、L21、以及C2)、以及第三(L3、L31、C3)谐振器部分地形成在上金属层中。金属区1003构成金属-绝缘体-金属(MIM)电容器C1的上极板。金属区1003(C1)连接到金属区1007(L1)以及金属区1005(L11)。金属区1007(L1)通过通孔1009连接到下层上电感器L1的余部。金属区1003和1005共同功能性地创建了与由金属区1003构成的电容器C1串联的电感器L11。此串联LC电路(即C1和L11)与电感器L1并联以形成LC谐振器。

金属区1013构成MIM电容器C2的上极板。金属区1013(C2)通过金属区1015(L21)连接到金属区1017(L2)。金属区1017(L2)通过通孔1019连接到下层上电感器L2的余部。金属区1013和1015共同功能性地创建了与由金属区1013构成的电容器C2串联的电感器L21。此串联LC电路(即C2和L21)与电感器L2并联以形成LC谐振器。

金属区1023构成MIM电容器C3的上极板。金属区1023(C3)连接到金属区1027(L3)和金属区1025(L31)。金属区1027(L3)通过通孔1029连接到下层上电感器L3的余部。金属区1023和1025共同功能性地创建了与由金属区1023构成的电容器C3串联的电感器L31。此串联LC电路(即C3和L31)与电感器L3并联以形成LC谐振器。

后两个LC谐振器电路(L3/C3/L31和L2/C2/L21)通过金属区1047(金属区1047连同接地1070构成L6)被约束到接地1070(此处为侧壁终端)。金属区1047连接到金属区1017(L2)，而金属区1017又通过金属区1025(L31)连接到金属区1027(L3)。第三谐振器(L3/C3/L31)通过金属区1005(L11)连接到接地1071(L7)。

耦合网络也部分地包含在上金属层中。金属区1039既构成MIM电容器C52的上极板又构成电感器L52。同样，金属区1043既构成MIM电容器C51的上极板又构成电感器L51。金属区1039和1043通过通孔1033连接到下层上耦合网络的余部。另外，金属区1041形成MIM电容器C4的上极板。此电容器通过通孔1035连接到下层上耦合网络的余部。

现在转到图11c中所示的下层，金属区1050(输入端子)连接到金属区1103(C1)。金属区1103构成MIM电容器C1的下极板。金属区1103连接到构成MIM电容器C51下极板的金属区1139。金属区1139(C51)还连接到构成下层中电感器L1其它部分的金属区1107。电感器L1的此部分通过通孔1009连接到上层上电感器的余部。

金属区1113构成MIM电容器C2的下极板。金属区1113连接到金属区1190，而金属区1190又通过通孔1033将第二谐振器(即L2、L21、以及C2)连接到耦合网络。金属区1190还连接到构成下层中电感器L2其它部分的金属区1117。电感器L2的此部分通过通孔1019连接到上层上电感器的余部。

金属区1123构成MIM电容器C3的下极板。金属区1123连接到构成MIM电容器C52下极板的金属区1137。金属区1137(C52)还连接到构成下层中电感器L3其它部分的金属区1127。电感器L1的此部分通过通孔1029连接到上层上电感器的余部。金属区1137(C52)还连接到金属区1060(输出端口)。

现在转到耦合网络的余部，金属区1141构成MIM电容器C4的下极板。金属区1141通过通孔1035连接到耦合网络的余部——具体为金属区1041(电容器C4的上极板)。

对本领域普通技术人员而言，根据对此处公开的说明书和实施例的思考，本发明的其它实施例将显而易见。因此，说明书和示例仅仅是示例性的，而本发明的范围和精神在所附权利要求书及其法律等价物中陈述。

Claims (10)

1.一种电子部件，包括：

位于第一组两个或多个薄膜层中的第一组一个或更多个谐振器；

位于第二组两个或多个薄膜层中的第二组一个或更多个谐振器；

第一接地连接；以及

第二接地连接，

其中所述第一组一个或更多个谐振器中的各个谐振器连接到所述第一接地连接，以及

所述第二组一个或更多个谐振器中的各个谐振器连接到所述第二接地连接。

2.如权利要求1所述的电子部件，其特征在于，所述第一组两个或多个薄膜层和第二组两个或多个薄膜层是相同的层。

3.如权利要求1所述的电子部件，其特征在于，所述第一组一个或更多个谐振器到所述第一接地连接的连接具有第一寄生电感，而所述第二组一个或更多个谐振器到所述第二接地连接的连接具有第二寄生电感，所述第一寄生电感与第二寄生电感不同。

4.如权利要求1所述的电子部件，其特征在于，所述第一组一个或更多个谐振器具有彼此基本相同的大小和形状，而所述第二组一个或更多个谐振器具有与所述第一组两个或更多个谐振器不同的大小和/或形状。

5.如权利要求1所述的电子部件，其特征在于，所述第一组一个或更多个谐振器包括两个谐振器，所述第二组一个或更多个谐振器包括一个谐振器，所述第一组两个或多个薄膜层包括两个薄膜层，以及所述第二组两个或更多个薄膜层包括两个薄膜层。

6.一种电子部件，包括：

位于第一组两个或多个薄膜层中的第一组一个或更多个谐振器；

位于第二组两个或多个薄膜层中的第二组一个或更多个谐振器；

第一接地连接；

第二接地连接；

具有两个较长侧和两个较短侧的矩形外壳；

输入连接；以及

输出连接，

其中所述第一组一个或多个谐振器中的各个谐振器连接到所述第一接地连接，以及

所述第二组一个或多个谐振器中的各个谐振器连接到所述第二接地连接。

7.如权利要求6所述的电子部件，其特征在于，所述第一接地连接和所述第二接地连接是侧壁终端。

8.如权利要求7所述的电子部件，其特征在于，所述第一和第二接地连接被构造为所述外壳两较长边上的侧壁终端，而所述输入连接和输出连接被构造为所述外壳两较短边上的侧壁终端。

9.如权利要求7所述的电子部件，其特征在于，所述第一和第二接地连接被构造为所述外壳两较短边上的侧壁终端，而所述输入连接和输出连接被构造为所述外壳两较长边上的侧壁终端。

10.一种用于确定薄膜滤波器中谐振器的形状和大小的方法，其中第一组预估形状和大小的一个或多个谐振器连接到第一接地连接，而第二组预估形状和大小的一个或多个谐振器连接到第二接地连接，所述方法包括以下步骤：

选择所述薄膜滤波器的中心通带频率；

估计所述第一和第二组谐振器中电感器的起始大小和形状；

基于所选择的中心通带频率计算所述薄膜滤波器的二次和三次谐波频率；

为所述第一和第二接地连接分别选择路径；

确定分别与所述第一和第二接地连接伴生的接地电感；

确定与所述第一接地连接伴生的寄生电感；

根据所述第二谐波频率、所述接地电感、以及所述寄生电感计算所述第一组中谐振器的电容；

根据对所述第一组中的谐振器选择的中心通带频率和所计算的电容值，计算所述第一组中谐振器的电感；

基于对所述第一组谐振器计算的电容和电感调节所述第一组中谐振器的形状和大小；

确定与所述第二接地连接伴生的寄生电感；

根据所述第三谐波频率、所述接地电感、以及所述寄生电感计算所述第二组中谐振器的电容；

根据对所述第二组中的谐振器选择的中心通带频率和所计算的电容值，计算所述第二组中谐振器的电感；以及

基于对所述第二组谐振器计算的电容和电感，调节所述第二组中谐振器的形状和大小。

Images