CN104685626B - 电阻式存储器装置 - Google Patents

电阻式存储器装置 Download PDF

Info

Publication number
CN104685626B
CN104685626B CN201380050346.6A CN201380050346A CN104685626B CN 104685626 B CN104685626 B CN 104685626B CN 201380050346 A CN201380050346 A CN 201380050346A CN 104685626 B CN104685626 B CN 104685626B
Authority
CN
China
Prior art keywords
memory cell
electrode
oxide
resistive memory
electrolyte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380050346.6A
Other languages
English (en)
Other versions
CN104685626A (zh
Inventor
杜赖·维沙克·尼马尔·拉马斯瓦米
毕磊
贝丝·R·曲克
戴尔·W·柯林斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN104685626A publication Critical patent/CN104685626A/zh
Application granted granted Critical
Publication of CN104685626B publication Critical patent/CN104685626B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/12—Non-metal ion trapping, i.e. using memory material trapping non-metal ions given by the electrode or another layer during a write operation, e.g. trapping, doping
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/55—Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及可包含电阻式存储器单元的电子设备、系统及方法，所述电阻式存储器单元具有作为两个电极之间的可操作可变电阻区域的结构，及安置于电介质与所述两个电极中的一者之间的区域中的金属障壁。所述金属障壁可具有结构及材料组合物以在所述电阻式存储器单元的编程或擦除操作期间提供高于第一阈值的氧扩散率，且在所述电阻式存储器单元的保留状态期间提供低于第二阈值的氧扩散率。本发明揭示额外的设备、系统及方法。

Description

电阻式存储器装置
优先权申请案
本申请案主张2012年8月30日申请的第13/599,865号美国申请案的优先权益，所述申请案的全文是以引用方式并入本文中。
背景技术
半导体装置产业具有对改善存储器装置的操作的市场驱动需要。对存储器装置的改善可通过存储器装置设计的进步而解决。存储器装置的增强也可通过处理的进步而实现。
附图说明
图1展示根据各个实施例的实例存储器装置的方框图。
图2展示根据各个实施例的实例存储器装置的特征的方框图，实例存储器装置包含具有存储器单元的存储器阵列，存储器单元具有存取组件及存储器元件。
图3展示根据各个实施例的实例存储器单元的示意图，实例存储器单元具有耦合到存储器元件的存取组件。
图4展示根据各个实施例的实例存储器单元的示意图，实例存储器单元具有耦合到存储器元件的存取组件。
图5展示根据各个实施例的实例存储器单元的示意图，实例存储器单元具有耦合到存储器元件的存取组件。
图6展示根据各个实施例的实例设备的方框图，实例设备具有被布置为电阻式存储器单元的组件。
图7展示根据各个实施例的实例设备的方框图，实例设备具有被布置为电阻式存储器单元的组件。
图8展示根据各个实施例的实例设备的方框图，实例设备具有被布置为电阻式存储器单元的组件。
图9展示根据各个实施例的形成具有存储器单元的设备的实例方法的特征。
图10展示根据各个实施例的形成结构的实例方法的特征，形成结构包含形成电阻式存储器单元。
图11展示根据各个实施例的操作存储器单元的实例方法的特征。
图12展示根据各个实施例的成品晶片。
图13展示根据各个实施例的电子系统的各个特征的方框图。
具体实施方式
以下详细描述参看作为说明而展示本发明的各个实施例的附图。这些实施例经足够详细地描述以使所属领域的一股技术人员能够实践这些及其它实施例。可利用其它实施例，且可对这些实施例进行结构、逻辑及电改变。所述各个实施例未必互斥，这是因为一些实施例可与一或多个其它实施例组合以形成新实施例。因此，以下详细描述不采取限制性意义。
不同存储器单元体系结构提供多种不同存储器装置。例如，电阻式存储器装置使用其中存储器单元的材料区域的电阻状态被用以对应于存储数据的体系结构。所述电阻状态可对应于低电阻状态(LRS)及高电阻状态(HRS)。在使用两个以上电阻区域的情况下，其它状态是可能的。电阻式存储器装置可被结构化为电阻式随机存取存储器(RRAM)。
此外，存在其中可实现电阻式存储器装置的不同格式。一种格式是如细丝状电阻式存储器装置。在细丝状电阻式存储器单元中，存储器装置经结构化以有效地产生更改存储器单元的电阻的细丝。电阻式存储器单元的另一格式是区域电阻式存储器单元。区域电阻式存储器单元作为区域相关结构而非基于细丝状的结构进行操作。与细丝状电阻式存储器单元相比较，区域电阻式存储器单元可展示单元电流-电压特性的优越的可扩展性及内置非线性。此类性质可使装置的构造能够用于低于20nm的非易失性存储器应用中。
一种区域电阻式存储器单元是多价氧化物(MVO)单元。在将电场施加到MVO单元的情况下，可发生氧移动，使得MVO可接收或提供氧离子，从而改变价态。MVO单元可包含连接到绝缘金属氧化物(IMO)区域的导电金属氧化物(CMO)区域，其中经组合的CMO区域与IMO区域连接到两个电极且在两个电极之间，其中IMO区域在外加电场下提供可改变电阻。在使用CMO及IMO分层装置的情况下，氧离子可移进及移出IMO材料，从而改变其能障高度，这种情形可改变所述分层装置的电阻率(电导率)。MVO装置可以双极方式进行操作，在双极方式中，一个极性的电场针对设置操作在一个方向上移动氧，且反极性在另一方向上移动氧以提供重置能力。
然而，使用常规MVO技术来提供可靠存储器操作的挑战包含归因于在使MVO单元处于HRS或LRS中之后的氧扩散/漂移的不良数据保留。此外，归因于用作电极的贵金属及其连接到的导电金属氧化物材料的高效功函数，常规MVO单元的隧穿电阻对于快速感测而言过高。
在各个实施例中，电阻式存储器单元结构包含插入在氧化物与电介质之间的区域，经组合的结构布置在两个电极之间。此类结构与常规MVO单元相比较可用以增强保留特性，且增加操作电流密度。插入区域可用作针对氧的扩散障壁。插入区域可被结构化为氧化物与电介质之间的相对薄区域。氧化物可为例如导电金属氧化物的导电氧化物，且电介质可为绝缘氧化物。例如，为了增加单元读取电流，可选择氧化物与电介质之间的区域插入层的材料及厚度。障壁可包含可使氧有效地传导穿过的金属材料。金属材料是：金属；金属合金；金属的组合；包含金属及非金属的组合物，使得所述组合物具有金属电导率(电阻率)性质；或此类组合物的组合。障壁的材料及结构可根据给定准则而被选择以具有例如下列特性的一或多个特性：在编程/擦除操作期间具有良好氧扩散率，且在保留期间展现低氧扩散率；在单元操作及氧移动期间维持金属或半导体导电性质以允许低单元电阻；及在与电阻式存储器单元的电介质接触时展现低效功函数。
图1展示存储器装置100的实例实施例的方框图。存储器装置100可包含具有多个存储器单元101的存储器阵列102。存储器阵列是可根据多个参数而逻辑上布置的存储器单元的系统布置。在各个实施例中，每一存储器单元可根据两个参数的值而寻址。所述两个参数可被称为行及列。存储器单元可逻辑上定位于根据行的值及列的值而唯一地编索引的存储器阵列中。行及列不限于特定物理定向或线性关系。存储器阵列的行可被布置为可在相同时间由指派给行值的解码器存取的存储器单元的群。存储器阵列的列可被布置为可在相同时间由指派给列值的解码器存取的存储器单元的群。存储器单元101可连同存取线104及第一数据线106一起被布置成行及列。例如，存取线可被结构化为字线以传导信号WL0到WLm，且第一数据线可被结构化为位线以传导信号BL0到BLn。存储器装置100可使用存取线104及第一数据线106以将信息传送到存储器单元101及从存储器单元101传送信息。行解码器107及列解码器108解码地址线109上的地址信号A0到AX以确定哪些存储器单元101将被存取。
感测放大器电路110操作以确定从存储器单元101读取的信息的值，且所读取的信息是以信号的形式传达到第一数据线106。感测放大器电路110还可使用第一数据线106上的信号以确定待写入到存储器单元101的信息的值。
存储器装置100可包含电路系统112以在存储器阵列102与输入/输出(I/O)线105之间传送信息。I/O线105上的信号DQ0到DQN可表示从存储器单元101读取或写入到存储器单元101中的信息。I/O线105可在其中存储器装置100可驻留的封装上包含存储器装置100内的节点(或替代地，引脚、焊球，或例如控制崩溃芯片连接(C4)或倒装芯片附接(FCA)的其它互连技术)。在存储器装置100外部的其它装置可通过I/O线105、地址线109或控制线120而与存储器装置100通信。例如，此类外部装置可包含存储器控制器或处理器。
存储器装置100可执行用以从选定存储器单元101读取信息的存储器操作(例如，读取操作)，及用以将信息编程(例如，写入)到选定存储器单元101中的编程操作(也称作写入操作)。存储器装置100还可执行用以从一些或所有存储器单元101清除信息的存储器擦除操作。存储器控制单元118基于控制线120上的信号来控制存储器操作。控制线120上的信号的实例可包含用以指示存储器装置100可或应执行哪一操作(例如，编程或读取操作)的一或多个时钟信号及其它信号。在存储器装置100外部的其它装置可控制所述控制线120上的控制信号的值。外部装置可包含(例如)处理器或存储器控制器。控制线120上的信号的组合的特定值可产生可致使存储器装置100执行对应存储器操作的命令，例如，编程或读取命令。所述对应存储器操作可包含(例如)编程、读取或擦除操作。
每一存储器单元101可经编程以存储表示单一位的值或多个位(例如，两个、三个、四个或更高数目个位)的值的信息。例如，每一存储器单元101可经编程以存储表示单一位的二进制值“0”或“1”的信息。每单元单一位有时被称作单电平单元。在另一实例中，每一存储器单元101可经编程以存储表示多个位的值(例如，两个位的四个可能值“00”、“01”、“10”及“11”中的一者，三个位的八个可能值“000”、“001”、“010”、“011”、“100”、“101”、“110”及“111”中的一者，或多个位的另一组值中的一者)的信息。具有存储多个位的能力的单元有时被称为多电平单元或多状态单元。
存储器装置100可接收供应电压，包含分别在第一供应线130及第二供应线132上的供应电压信号Vcc及Vss。供应电压信号Vss可在接地电势下操作。接地电势可具有约零伏特的值。供应电压信号Vcc可包含从外部电源(例如，电池，或交流电到直流电(AC-DC)转换器电路系统)供应给存储器装置100的外部电压。
存储器装置100的电路系统112可包含选择电路115及输入/输出(I/O)电路116。选择电路115可对信号SEL1到SELn作出响应以选择第一数据线106及第二数据线113上的可表示从存储器单元101读取或编程到存储器单元101中的信息的信号。列解码器108可基于地址线109上的A0到AX地址信号来选择性地激活SEL1到SELn信号。选择电路115可选择第一数据线106及第二数据线113上的信号以在读取及编程操作期间提供存储器阵列102与I/O电路116之间的通信。
存储器装置100可包含非易失性存储器装置，且存储器单元101可包含非易失性存储器单元，使得存储器单元101可在从存储器装置100断开电力时保留存储于存储器单元101中的信息。所述电力可由标签Vcc、Vss或这两者表示。
每一存储器单元101可包含具有某种材料的存储器元件，所述材料的至少一部分可经编程以改变所述材料的电阻值。在编程操作中编程每一存储器单元101时，每一存储器单元101可具有对应于电阻值的状态。因此，不同电阻值可表示在每一存储器单元101中编程的信息的不同值。
存储器装置100可在其接收编程命令及待编程到一或多个选定存储器单元101中的信息的值时执行编程操作。可从外部处理器、存储器控制器或其它控制器接收编程命令。基于所述信息的值，存储器装置100可编程选定存储器单元以致使其具有适当的电阻值以表示存储于其中的信息的值。存储器装置100可包含若干装置及存储器单元，且可使用类似于或相同于下文参考本文中讨论的各个其它图及实施例所描述的存储器操作的存储器操作而操作。
图2展示存储器装置200的实例实施例的特征的方框图，存储器装置200包含具有存储器单元201的存储器阵列202，存储器单元201具有存取组件211及存储器元件222。存储器阵列202可类似于或相同于图1的存储器阵列102。存储器单元201可连同存取线一起被布置成数个行230、231及232以传导例如信号WL0、WL1及WL2的信号。存取线可为字线。存储器单元201还可连同数据线一起被布置成数个列240、241及242以传导例如信号BL0、BL1及BL2的信号。数据线可为位线。存取组件211可(例如)通过使用信号WL0、WL1及WL2的适当值而接通，以允许对存储器元件222的存取以从存储器元件222读取信息或将信息编程到存储器元件222中。存储器阵列202可具有数目多于或少于图2所展示的存储器单元201的数目。
将信息编程到存储器元件222中可包含致使存储器元件222具有特定电阻值或指定电阻值范围。对于电阻式随机存取存储器单元，可施加电场以移动氧空位。接着，从存储器元件222读取信息可包含测量存储器元件222的电阻值。测量电阻可包含感测流过各个存储器单元201的电流的值。基于电流的测定值，可确定存储于存储器中的信息的对应值。信息的确定可基于电流的值。
图3到5各自展示不同存储器单元301、401、501的实例实施例的示意图，不同存储器单元301、401、501具有分别耦合到存储器元件333、444、555的不同存取组件311、411、511。图3到5中被加标签为WL及BL的线可分别对应于图1的任一存取线104及任一第一数据线106。图3到5分别展示包含金属氧化物半导体场效应晶体管(MOSFET)、双极结型晶体管(BJT)及二极管的存取组件311、411、511的实例。存储器单元301、401及501可包含其它类型的存取组件。
存储器元件333、444、555中的每一者可耦合到两个电极且安置于两个电极之间，所述电极是例如图3的第一电极351及第二电极352、图4的第一电极451及第二电极452，或图5的第一电极551及第二电极552。图3到5示意地将这些电极中的每一者展示为点。在结构上，这些电极中的每一者可包含导电材料。存储器元件333、444、555中的相应存储器元件可包含可(例如)响应于信号而改变以具有不同电阻值的材料。存储于存储器元件中的信息的值可对应于存储器元件的电阻值或范围。存取组件311、411及511可在存储器单元的操作(例如，读取、编程或擦除操作)期间经由相应电极对而使信号能够传送到存储器元件333、444、555及从存储器元件333、444、555传送。
对于被实现为电阻式随机存取存储器(RRAM)单元的存储器单元301、401或501，电极351及352、电极451及452、电极551及552可为所述RRAM单元的两个电极，其中在所述两个电极之间具有可操作可变电阻区域。存储器元件333、444及555可被实现为所述可操作可变电阻区域。电介质可被结构化为两个电极之间的可操作可变电阻区域。所述电介质包含可操作以接收及提供氧的材料，从而提供根据氧从所述电介质被收集还是移除的电阻改变。电介质可为氧化物。所述氧化物可包含氧化锆、氧化铪、氧化钛、氧化硅锆或氧化铝中的一或多者。可使用其它氧化物或金属氧化物。被结构化为电阻式随机存取存储器单元的存储器单元301、401或501可分别包含相应氧化物333、444或555与两个对应电极351及352、451及452或551及552中的一者之间的缓冲区域。在各个实施例中，两个对应电极351及352、451及452或551及552中的至少一者可包含与氧化物反应的材料。
编程操作可使用信号WL以接通存取组件311、411、511，且接着经由存储器元件333、444、555而施加信号，例如，具有编程电压或电流的信号。此类信号可致使存储器元件333、444、555的材料的至少一部分改变状态。可通过(例如)执行擦除操作来反转所述改变。电阻值的差可用以表示不同状态，所述状态表示存储于存储器元件333、444、555中的信息的不同值。
读取操作可使用信号WL以接通存取组件311、411或511，且接着经由存储器元件333、444、555而施加具有电压或电流的信号。读取操作可基于读取电压或电流来测量存储器单元301、401、501的电阻，以确定存储于其中的信息的对应值。例如，在存储器单元301、401、501中的每一者中，在读取电流穿过存储器元件333、444、555时，不同电阻值可将不同值(例如，电压或电流值)赋予给信号BL。存储器装置的其它电路系统(例如，例如图1的I/O电路116的电路)可使用信号BL以测量存储器元件333、444、555的电阻值，以确定存储于其中的信息的值。
在读取操作中，产生流过存储器元件的电流的信号(例如，图3或图4中的信号BL，或图5中的信号WL)的值(例如，电压)可足以产生电流，但不足以致使存储器元件的任何部分改变状态。因此，存储于存储器元件中的信息的值可在读取操作期间及之后维持不变。
在擦除操作中，信号(例如，图3或图4中的信号BL，或图5中的信号WL)的电压值可具有与编程操作中使用的电压相反的极性。在这种情况下产生电流的信号可因此将存储器元件的材料改变或重置为其原始状态；例如，在对存储器单元执行任何编程之前的状态。
图6展示设备600的实例实施例的方框图，设备600具有被布置为电阻式存储器单元601的组件。电阻式存储器单元601包含：两个电极620及625；电介质605，其被结构化为电极620及625之间的可操作可变电阻区域；及障壁610，其安置于电介质605与两个电极620、625中的一者之间的区域中。电阻式存储器单元601可被结构化为具有区域相关可变电阻，而非基于细丝状的可变电阻。障壁610具有结构及材料组合物，所述结构及材料组合物在电阻式存储器单元601的编程或擦除期间提供高于第一阈值的氧扩散率，且在电阻式存储器单元601的保留状态期间提供低于第二阈值的氧扩散率，其中第一阈值大于第二阈值。第一及第二阈值可经设置以提供作为障壁610的材料及结构的选择基础的氧扩散率范围。障壁610可在编程/擦除期间具有良好氧扩散率，且在保留期间展示低氧扩散率。编程/擦除可处于高电场，而保留可处于低电场。障壁610的结构及材料组合物可经选择以在单元操作期间维持金属状态或半导体状态以提供氧移动，以允许电阻式存储器单元601的低电阻。
障壁610可包含金属材料。此类金属材料的实例包含但不限于钌、氧化钌、氧化铟或氧化锌中的一或多者。氧化钌、氧化铟及氧化锌可分别呈但不限于RuO2、In2O3及ZnO的形式。电介质605可包含但不限于氧化铪(HfOX)、氧化锆(ZrOX)、氧化硅锆(ZrSiOX)、氮氧化硅锆(ZrSiON)、氧化硅铪(HfSiOX)、氮氧化硅铪(HfSiON)、氧化铝(AlOX)、氧化硅铝(AlSiOX)、氮氧化硅铝(AlSiON)中的一或多者，或这些材料的组合。在各个实施例中，两个电极620及625中的一或两者可包含一或多种贵金属。其它导电材料可用于电极620及625。电极620及625可由相同材料或不同材料组成。电极620及625可具有相同结构或不同结构。
图7展示设备700的实例实施例的方框图，设备700具有被布置为电阻式存储器单元701的组件。电阻式存储器单元701可包含：第一电极720及第二电极725；在第一电极702上的电介质705，电介质705被结构化为可操作可变电阻区域；安置于电介质705上的障壁710；及氧化物715，其安置于障壁710上且相邻于第二电极725。障壁710可包含可使氧移动穿过的金属材料。障壁710可具有结构及材料组合物，所述结构及材料组合物在电阻式存储器单元701的编程或擦除期间提供高于第一阈值的氧扩散率，且在电阻式存储器单元701的保留状态期间提供低于第二阈值的氧扩散率，其中第一阈值大于第二阈值。第一及第二阈值可经设置以提供作为障壁710的材料及结构的选择基础的氧扩散率范围。障壁710可在编程/擦除期间具有良好氧扩散率，且在保留期间展示低氧扩散率。编程/擦除可处于高电场，而保留可处于低电场。障壁710的结构及材料组合物可经选择以在单元操作期间维持金属状态或半导体状态以提供氧移动，以允许电阻式存储器单元701的低电阻。障壁710的结构及材料组合物可经选择以在单元操作期间维持金属状态或半导体状态以提供氧移动，以允许电阻式存储器单元701的低电阻。
障壁710可包含金属材料。金属材料的实例包含但不限于钌、氧化钌、氧化铟或氧化锌中的一或多者。氧化钌、氧化铟及氧化锌可分别呈但不限于RuO2、In2O3及ZnO的形式。
电介质705可包含提供对电阻式存储器单元701的电阻改变的电介质材料，所述电介质材料在电阻式存储器单元701的操作中允许氧移进及移出所述电介质材料。此类电介质材料的实例包含但不限于HfOx、ZrOx、ZrSiOx、ZrSiON、HfSiOx、HfSiON、AlOx、AlSiOx、AlSiON中的一或多者，或这些材料的组合。氧化物715包含提供氧源的氧化物材料，使得氧可从氧化物715穿过障壁710而移动到电介质705且氧可根据从电介质705穿过障壁710的移动而收集于氧化物715中。此类氧化物的实例可包含但不限于镨钙锰氧化物(PCMO)、镧锶钴氧化物或镧锶锰氧化物中的一或多者。PCMO、镧锶钴氧化物及镧锶锰氧化物可分别呈但不限于(PrCa)MnO3、(LaSr)CoO3及(LaSr)MnO3的形式。
两个电极720及725中的一或两者可包含铂、金或铱中的一或多者。其它贵金属或其组合可用于两个电极720及725中的一或两者中。其它导电材料可用于电极720及725。电极720及725可由相同材料或不同材料组成。电极720及725可具有相同结构或不同结构。电极720可安置于绝缘区域730-1及730-2内或之间。绝缘区域730-1及730-2可被实现为(例如)氮化硅区域。在另一实施例中，电极720可跨衬底延伸而无SiN围绕电极720。
电阻式存储器单元701安置于衬底702上。衬底702可包括硅、锗硅、锗、砷化镓、蓝宝石上硅，或其它合适材料。衬底702可包含可与电阻式存储器单元701一起操作的其它结构。这些各种其它结构可形成于衬底702上或内。电阻式存储器单元701可被布置成存储器的电阻式存储器单元的阵列。电阻式存储器单元可被布置为区域电阻式存储器单元。
图8展示设备800的实例实施例的方框图，设备800具有被布置为电阻式存储器单元801的组件。电阻式存储器单元801包含：第一电极820及第二电极825；在第一电极820上的电介质805，电介质805被结构化为可操作可变电阻区域；在障壁上的氧化物结构对817-1...817-N，其中结构对817-1...817-N彼此堆叠在电介质805与第二电极825之间。结构对817-1...817-N分别包含在障壁810-1上的氧化物815-1...在障壁810-N上的氧化物815-N。障壁810-1...810-N中的每一者可为可使氧移动穿过的低电阻材料，例如，金属材料。障壁810-1...810-N中的每一者可具有结构及材料组合物，所述结构及材料组合物在电阻式存储器单元801的编程或擦除期间提供高于第一阈值的氧扩散率，且在电阻式存储器单元801的保留状态期间提供低于第二阈值的氧扩散率，其中第一阈值大于第二阈值。第一及第二阈值可经设置以提供作为障壁810-1...810-N的材料及结构的选择基础的氧扩散率范围。障壁810-1v810-N的结构及材料组合物可经选择以在单元操作期间维持低电阻状态(LRS)或高电阻状态(HRS)以提供氧移动，以允许电阻式存储器单元801的低电阻。
障壁810-1...810-N可包含但不限于钌、氧化钌、氧化铟、氧化锌中的一或多者，或可使氧移动穿过的其它金属材料。氧化钌、氧化铟及氧化锌可分别呈但不限于RuO2、In2O3及ZnO的形式。氧化物815-1...815-N可包含PCMO、镧锶钴氧化物、镧锶锰氧化物中的一或多者，或在电阻式存储器单元801中提供氧源的其它氧化物。
在各个实施例中，替代结构可被实现为存储器单元801。虽然图8展示连接电极825及电介质805的整数个结构对817-1...817-N，但是电阻式存储器单元801可包含一或多个结构对，以及额外的氧化物815或障壁810。可将这个额外区域结构化，使得障壁区域接触电极825。可将这个额外区域结构化，使得氧化物区域接触电介质805。可包含额外氧化物815及额外障壁810，使得额外障壁区域接触电极825且额外氧化物区域接触电介质805。可将此类额外区域视为提供非整数个结构对。可实现源氧化物及障壁区域的其它堆叠布置。可实施存储器单元801中的源氧化物及障壁层的多个堆叠以改善单元性能。
电介质805可包含提供对电阻式存储器单元801的电阻改变的电介质材料，所述电介质材料在电阻式存储器单元801的操作中允许氧移进及移出所述电介质材料。此类电介质材料的实例包含但不限于氧化锆、氧化铪、氧化硅锆或氧化铝中的一或多者。两个电极820及825中的一或两者可包含一或多个铂、金或铱。其它贵金属或其组合可用于两个电极820及825中的一或两者中。电极820可安置于绝缘区域830-1及830-2内或之间。绝缘区域830-1及830-2可被实现为氮化硅区域。在另一实施例中，电极820可跨衬底延伸而无SiN围绕电极820。
电阻式存储器单元801安置于衬底802上。衬底802可包括硅、锗硅、锗、砷化镓、蓝宝石上硅，或其它合适材料。衬底802可包含可与电阻式存储器单元801一起操作的其它结构。这些各种其它结构可形成于衬底802内。用于存储器单元801中的材料可类似于或相同于图6的存储器单元601或图7的存储器单元701的材料。电阻式存储器单元801可被布置为存储器的电阻式存储器单元的阵列的部分。电阻式存储器单元可被布置为区域电阻式存储器单元。区域电阻式存储器单元可被布置成类似于或相同于与图1、2或3相关联的存储器的存储器。区域电阻式存储器单元可被布置成其它存储器体系结构。
图9展示形成结构的方法的实例实施例的特征，形成结构包含形成电阻式存储器单元。在910处，可形成第一电极。形成第一电极可包含在氮化硅区域中形成第一电极。在920处，可形成电介质，电介质被结构化为第一电极上的可操作可变电阻区域。
在930处，可在电介质上形成障壁。这个障壁可形成于电介质与待形成的第二电极之间的区域中。障壁可为金属障壁。障壁可经结构化以允许氧在相对于被导向到电介质的源及电介质的外加场下往返于所述源而移动，且阻止氧离开结构而到达提供增强型数据保留的级别。障壁可被形成有结构及材料组合物以在电阻式存储器单元的编程或擦除期间提供高于第一阈值的氧扩散率，且在电阻式存储器单元的保留状态期间提供低于第二阈值的氧扩散率，其中第一阈值大于第二阈值。所述结构及材料组合物可经选择以在单元操作期间维持金属状态或半导体状态以提供氧移动，以允许电阻式存储器单元的低电阻。形成障壁可包含形成Ru、RuO2、In2O3、ZnO中的一或多者，或可使氧可操作地移动穿过的金属。
在940处，可形成第二电极。形成第一电极、形成第二电极、形成障壁或形成电介质可包含使用单层或部分单层排序过程。可将单层或部分单层排序过程进行为例如原子层沉积的自我限制程序。形成第一电极、形成第二电极、形成障壁或形成氧化物可包含使用化学气相沉积过程。可使用通常用于半导体装置中的其它制造过程以形成类似于或相同于如本文中讨论的电阻式存储器单元的电阻式存储器单元，包含类似于或相同于如本文中讨论的材料的材料。
图10展示形成结构的方法的实例实施例的特征，形成结构包含形成电阻式存储器单元。在1010处，可形成第一电极。在1020处，可在第一电极上形成电介质。电介质可由材料形成且被结构化为可操作可变电阻区域。形成电介质可包含形成氧化锆、氧化铪、氧化硅锆或氧化铝中的一或多者。
在1030处，在电介质上形成障壁。障壁可经结构化以允许氧在外加场下往返于被导向到电介质的源而移动。障壁可经选择及形成为具有结构及材料组合物，所述结构及材料组合物在电阻式存储器单元的编程或擦除期间提供高于第一阈值的氧扩散率，且在电阻式存储器单元的保留状态期间提供低于第二阈值的氧扩散率。第一阈值可大于第二阈值。障壁的结构及材料组合物可经选择以在单元操作期间维持金属状态或半导体状态以提供氧移动，以允许电阻式存储器单元的低电阻。形成障壁可包含形成Ru、RuO2、In2O3或ZnO中的一或多者。
在1040处，相邻于第二电极而在障壁上形成氧化物。氧化物可提供通过障壁而往返于电介质的氧移动的源。形成氧化物可包含形成镨钙锰氧化物、镧锶钴氧化物或镧锶锰氧化物中的一或多者。在1050处，形成第二电极。形成第一电极及第二电极中的一或两者可包含形成一或多种贵金属。
形成第一电极、形成第二电极、形成电介质、形成障壁或形成氧化物可包含使用单层或部分单层排序过程。可将单层或部分单层排序过程进行为例如原子层沉积的自我限制程序。形成第一电极、形成第二电极、形成电介质、形成障壁或形成氧化物可包含使用化学气相沉积过程。可使用通常用于半导体装置中的其它制造过程以形成类似于或相同于如本文中讨论的电阻式存储器单元的电阻式存储器单元，包含类似于或相同于如本文中讨论的材料的材料。
在各个实施例中，形成电阻式存储器单元可包含形成结构对，每一结构对包含在障壁材料上的导电金属氧化物。结构对可彼此堆叠在电介质与第二电极之间。
图11展示操作存储器单元的方法的实例实施例的特征。在1110处，操作电阻式存储器单元。电阻式存储器单元可包含：两个电极；电介质，其被结构化为两个电极之间的可操作可变电阻区域；及障壁，其安置于电介质与两个电极中的一者之间的区域中。障壁可为金属障壁。障壁可具有结构及材料组合物，所述结构及材料组合物在电阻式存储器单元的编程或擦除期间提供高于第一阈值的氧扩散率，且在电阻式存储器单元的保留状态期间提供低于第二阈值的氧扩散率。第一阈值可大于第二阈值。操作电阻式存储器单元可包含在电阻式存储器单元的操作期间维持障壁的金属或半导体状态。障壁的结构及材料组合物可经形成以在单元操作期间维持金属状态或半导体状态，以提供引起电阻式存储器单元的低电阻的氧移动。
在1120处，跨两个电极施加信号以使电阻式存储器单元处于高电阻状态或低电阻状态中而无电场跨障壁。可在编程或擦除操作期间施加电场，使得所述电场高于在保留状态期间的电场。操作存储器单元可包含操作经结构化为类似于或相同于本文中描述的存储器单元的存储器单元。
用于单元操作的机制可包含从氧化物穿过障壁而到达电介质以提供HRS状态的氧移动，及从电介质穿过障壁而到达氧化物以提供LRS状态的氧移动。提供增强操作的障壁区域的实例包含但不限于Ru、RuO2、In2O3或ZnO的薄区域。例如，对于具有PCMO作为氧化物且具有ZrOX作为电介质的单元(其中Ru区域分离所述PCMO及所述ZrOX)，与在MVO单元中具有PCMO作为CMO且具有ZrOX作为IMO的类似结构单元(其中无障壁区域)相比较，测量到改善的单元数据保留。所述比较展示Ru间层的使用还将无Ru障壁的单元的LRS状态的读取电流增加了在-1V下从约1×e0A/cm2到约1×e4A/cm2的约3个数量级。具有障壁区域的此类电阻式存储器单元可针对非易失性存储器单元提供快速感测。
图12说明经布置以提供多个电子组件的晶片1200的实例。可提供晶片1200作为其中可制造多个裸片1205的晶片。替代地，可提供晶片1200作为其中已处理多个裸片1205以提供电子功能性且多个裸片1205正等待从晶片1200单一化以供封装的晶片。可提供晶片1200作为半导体晶片、绝缘体上半导体晶片，或用于处理例如集成电路芯片的电子装置的其它适当晶片。晶片1200可根据关于图1到11的任何实施例而制造。
在使用各种屏蔽及处理技术的情况下，可处理每一裸片1205以包含功能电路系统，使得每一裸片1205被制造为具有与晶片1200上的其它裸片相同的功能性及封装结构的集成电路。替代地，在使用各种屏蔽及处理技术的情况下，可处理各组裸片1205以包含功能电路系统，使得并非所有裸片1205被制造为具有与晶片1200上的其它裸片相同的功能性及封装结构的集成电路。具有集成于其上的提供电子能力的电路的封装裸片在本文中被称为集成电路(IC)。
晶片1200可包含电阻式存储器，其中每一电阻式存储器位于裸片1205中。电阻式存储器可被结构化为电阻式随机存取存储器。每一电阻式存储器可包含电阻式存储器单元。每一电阻式存储器单元可包含两个电极，其中电介质在两个电极之间。电介质可被结构化为电阻式存储器单元的可操作可变电阻。一或多个缓冲器可任选地布置在电阻式存储器单元中。可操作可变电阻式电介质可被结构化为由具有结构及材料组合物的障壁而与源氧化物分离的电介质，所述结构及材料组合物在编程/擦除期间具有良好氧扩散率，而在保留期间具有低氧扩散率。编程/擦除可对应于高电场，而低电场对应于保留。障壁可为金属障壁。障壁的结构及材料组合物可经选择以在单元操作期间维持金属状态或半导体状态以提供氧移动，以允许电阻式存储器单元的低电阻。与一些常规电阻式存储器装置相比较，在电阻式存储器单元中的障壁将电介质与氧化物分离的情况下，此类装置体系结构可改善其中安置所述电阻式存储器单元的存储器装置的性能。
图13展示系统1300的方框图，系统1300包含被结构化为电阻式存储器的存储器1303。电阻式存储器可为电阻式随机存取存储器。电阻式存储器的每一电阻式存储器单元可包含两个电极，其中电介质在两个电极之间。电介质可为被结构化为可操作可变电阻电介质的电介质，且可经安置成使得障壁及氧化物将电介质与两个电极中的至少一者分离。电阻式存储器单元及存储器的装置体系结构可以类似于或相同于根据本文中讨论的各个实施例的结构的方式而实现。
系统1300可包含有效地耦合到存储器1303的控制器1302。系统1300还可包含电子设备1307及外围装置1309。控制器1302、存储器1303、电子设备1307及外围装置1309中的一或多者可呈一或多个IC的形式。总线1306在系统1300的各个组件之间及/或当中提供导电性。在实施例中，总线1306包含各自被独立地配置的地址总线、数据总线及控制总线。在替代实施例中，总线1306使用公共导电线以提供地址、数据或控制中的一或多者，地址、数据或控制的使用是由控制器1302调节。控制器1302可呈一或多个处理器的形式。
电子设备1307可包含额外存储器。系统1300中的存储器可被构造为例如但不限于以下各者的一或多种类型的存储器：动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)、同步图形随机存取存储器(SGRAM)、双数据速率动态随机存取存储器(DDR)、双数据速率SDRAM，及基于磁性的存储器。
外围装置1309可包含可结合控制器1302而操作的显示器、成像装置、印刷装置、无线装置、额外存储器及控制装置。在各个实施例中，系统1300包含但不限于光纤系统或装置、电光系统或装置、光学系统或装置、成像系统或装置，及信息处置系统或装置，例如，无线系统或装置、电信系统或装置，及计算机。
虽然本文中已说明及描述特定实施例，但是所属领域的一股技术人员将显而易见，旨在实现相同目的的任何布置可代替所展示的特定实施例。各个实施例使用本文中描述的实施例的排列及/或组合。应理解，上述描述旨在为说明性而非限制性，且本文中使用的措辞或术语是出于描述的目的。此外，在前述实施方式中，可看出，在单一实施例中出于简化本发明的目的而将各个特征分组在一起。此发明方法不应被解释为反映所主张实施例需要比每一权利要求中明确地引用的特征更多的特征的意图。因此，所附权利要求据此并入到实施方式中，其中每一权利要求本身均可作为单独实施例。

Claims (13)

1.一种设备，其包括：
电阻式存储器单元，其包含：
两个电极；
电介质，其被结构化为所述两个电极之间的可操作可变电阻区域，所述电介质安置于所述两个电极的一者上；及
多个结构对，其安置于所述电介质和所述两个电极的另一者之间，每一结构对具有金属障壁和安置于所述金属障壁上的氧化物，且所述多个结构对的所述金属障壁邻近于所述电介质，每一金属障壁具有金属电导率性质，所述结构对彼此堆叠在所述电介质和所述两个电极的所述另一者之间，每一金属障壁具有结构及材料组合物，所述结构及材料组合物在所述电阻式存储器单元的编程或擦除操作期间提供高于氧扩散率的第一阈值的氧扩散率，且在所述电阻式存储器单元的保留状态期间提供低于氧扩散率的第二阈值的氧扩散率，所述第一阈值大于所述第二阈值，编程及擦除操作包括施加于所述两个电极之间的电场，所述电场高于在保留状态期间施加于所述两个电极之间的电场。
2.根据权利要求1所述的设备，其中每一金属障壁的所述结构及材料组合物在单元操作期间操作地维持金属状态或半导体状态以提供氧移动，以允许所述电阻式存储器单元的低电阻。
3.根据权利要求1所述的设备，其中每一金属障壁包含Ru、RuO2、In2O3或ZnO中的一或多者。
4.根据权利要求1所述的设备，其中所述两个电极中的一或两者包含一或多种贵金属。
5.一种设备，其包括：
电阻式存储器单元，其包含：
第一电极及第二电极；
安置在所述第一电极上的电介质，所述电介质被结构化为可操作可变电阻区域；
多个结构对，其安置于所述电介质和所述第二电极之间，每一结构对具有金属障壁和安置于所述金属障壁上的氧化物，每一金属障壁具有金属电导率性质，所述结构对彼此堆叠在所述电介质和所述第二电极之间，每一金属障壁具有结构及材料组合物，所述结构及材料组合物在所述电阻式存储器单元的编程或擦除操作期间提供高于氧扩散率的第一阈值的氧扩散率，且在所述电阻式存储器单元的保留状态期间提供低于氧扩散率的第二阈值的氧扩散率，所述第一阈值大于所述第二阈值，编程及擦除操作包括施加于所述第一电极和所述第二电极之间的电场，所述电场高于在保留状态期间施加于所述第一电极和所述第二电极之间的电场；及
所述多个结构对的氧化物，其相邻于所述第二电极而安置并接触所述第二电极。
6.根据权利要求5所述的设备，其中每一金属障壁的所述结构及材料组合物在单元操作期间操作地维持金属状态或半导体状态以提供氧移动，以允许所述电阻式存储器单元的低电阻。
7.根据权利要求5所述的设备，其中所述金属障壁的一或多者包含Ru、RuO2、In2O3或ZnO中的一或多者。
8.根据权利要求5所述的设备，其中所述电介质包含氧化铪、氧化锆、氧化硅锆、氮氧化硅锆、氧化硅铪、氮氧化硅铪、氧化铝、氧化硅铝、氮氧化硅铝中的一或多者，或这些材料的组合。
9.根据权利要求5所述的设备，其中接触所述第二电极的所述氧化物包含镨钙锰氧化物、镧锶钴氧化物或镧锶锰氧化物中的一或多者。
10.根据权利要求5所述的设备，其中所述两个电极中的一或两者包含一或多个铂、金或铱。
11.根据权利要求5所述的设备，其中所述第一电极安置在所述结构对下方的绝缘区域内。
12.根据权利要求5所述的设备，其中所述电阻式存储器单元被布置成存储器装置的电阻式存储器单元的阵列。
13.根据权利要求12所述的设备，其中所述电阻式存储器单元被布置为区域电阻式存储器单元。
CN201380050346.6A 2012-08-30 2013-08-29 电阻式存储器装置 Active CN104685626B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/599,865 US9224945B2 (en) 2012-08-30 2012-08-30 Resistive memory devices
US13/599,865 2012-08-30
PCT/US2013/057297 WO2014036264A1 (en) 2012-08-30 2013-08-29 Resistive memory devices

Publications (2)

Publication Number Publication Date
CN104685626A CN104685626A (zh) 2015-06-03
CN104685626B true CN104685626B (zh) 2017-03-15

Family

ID=50184365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380050346.6A Active CN104685626B (zh) 2012-08-30 2013-08-29 电阻式存储器装置

Country Status (7)

Country Link
US (2) US9224945B2 (zh)
EP (1) EP2891181B1 (zh)
JP (1) JP6195927B2 (zh)
KR (1) KR102198662B1 (zh)
CN (1) CN104685626B (zh)
TW (1) TWI591815B (zh)
WO (1) WO2014036264A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8817522B2 (en) 2012-08-21 2014-08-26 Micron Technology, Inc. Unipolar memory devices
US9224945B2 (en) 2012-08-30 2015-12-29 Micron Technology, Inc. Resistive memory devices
EP3198645A4 (en) * 2014-09-25 2018-05-23 Intel Corporation 1s1r memory cells incorporating a barrier layer
KR20170096152A (ko) 2014-12-15 2017-08-23 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 비 휘발성 메모리 크로스바 어레이
KR102410289B1 (ko) 2014-12-18 2022-06-17 인텔 코포레이션 국소화된 필라멘트 채널을 포함하는 저항성 메모리 셀, 그것을 포함하는 디바이스, 및 그것의 제조 방법
EP3238281A4 (en) 2014-12-24 2018-08-08 INTEL Corporation Resistive memory cells and precursors thereof, methods of making the same, and devices including the same
US9460770B1 (en) 2015-09-01 2016-10-04 Micron Technology, Inc. Methods of operating ferroelectric memory cells, and related ferroelectric memory cells
US10679121B2 (en) 2015-12-30 2020-06-09 SK Hynix Inc. Synapse and a neuromorphic device including the same
CN108155202B (zh) * 2016-12-02 2020-12-08 联华电子股份有限公司 半导体结构及其制造方法
KR20180123915A (ko) * 2017-05-10 2018-11-20 고려대학교 산학협력단 투명하고 유연한 저항 변화 메모리 및 그 제조방법
KR102496377B1 (ko) * 2017-10-24 2023-02-06 삼성전자주식회사 저항변화 물질층을 가지는 비휘발성 메모리소자
US10734576B2 (en) * 2018-03-16 2020-08-04 4D-S, Ltd. Resistive memory device having ohmic contacts
US10910560B2 (en) 2018-09-21 2021-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM structure
CN116075212B (zh) * 2023-03-06 2023-07-14 昕原半导体(上海)有限公司 电阻式随机存取存储器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101548403A (zh) * 2006-10-03 2009-09-30 惠普开发有限公司 电动开关
WO2012044276A1 (en) * 2010-09-27 2012-04-05 Hewlett-Packard Development Company, L.P. Device structure for long endurance memristors
CN102413858A (zh) * 2009-03-03 2012-04-11 贝克顿·迪金森公司 用于传送药物溶液的笔式针头组件
CN102484127A (zh) * 2009-09-04 2012-05-30 惠普开发有限公司 基于混合金属价键化合物的记忆电阻

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6773930B2 (en) * 2001-12-31 2004-08-10 Texas Instruments Incorporated Method of forming an FeRAM capacitor having a bottom electrode diffusion barrier
US6972985B2 (en) 2004-05-03 2005-12-06 Unity Semiconductor Corporation Memory element having islands
US20130043452A1 (en) * 2011-08-15 2013-02-21 Unity Semiconductor Corporation Structures And Methods For Facilitating Enhanced Cycling Endurance Of Memory Accesses To Re-Writable Non Volatile Two Terminal Memory Elements
US8937292B2 (en) 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
KR20080012989A (ko) * 2005-05-24 2008-02-12 엔엑스피 비 브이 비휘발성 메모리셀과 그의 제조방법, 메모리 소자 및 장치
US7473637B2 (en) * 2005-07-20 2009-01-06 Micron Technology, Inc. ALD formed titanium nitride films
US7569459B2 (en) 2006-06-30 2009-08-04 International Business Machines Corporation Nonvolatile programmable resistor memory cell
WO2008038365A1 (en) 2006-09-28 2008-04-03 Fujitsu Limited Variable-resistance element
US8067762B2 (en) 2006-11-16 2011-11-29 Macronix International Co., Ltd. Resistance random access memory structure for enhanced retention
US8173989B2 (en) 2007-05-30 2012-05-08 Samsung Electronics Co., Ltd. Resistive random access memory device and methods of manufacturing and operating the same
FR2918978B1 (fr) 2007-07-20 2010-02-12 Inst Francais Du Petrole Nouveau procede de purification d'hydrogene utilisant une combinaison d'unites de separation sur membranes
KR101258268B1 (ko) * 2007-07-26 2013-04-25 삼성전자주식회사 비휘발성 메모리 소자의 낸드형 저항성 메모리 셀 스트링들및 그 제조방법들
JP2009037703A (ja) 2007-08-02 2009-02-19 Toshiba Corp 抵抗変化メモリ
US20090095985A1 (en) 2007-10-10 2009-04-16 Samsung Electronics Co., Ltd. Multi-layer electrode, cross point memory array and method of manufacturing the same
TWI517156B (zh) 2008-02-29 2016-01-11 Toshiba Kk Semiconductor memory device
US7961507B2 (en) 2008-03-11 2011-06-14 Micron Technology, Inc. Non-volatile memory with resistive access component
US8129704B2 (en) 2008-05-01 2012-03-06 Intermolecular, Inc. Non-volatile resistive-switching memories
KR20090126530A (ko) * 2008-06-04 2009-12-09 삼성전자주식회사 저항성 메모리 소자
KR100960013B1 (ko) * 2008-07-24 2010-05-28 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
JP2010044827A (ja) 2008-08-13 2010-02-25 Toshiba Corp 不揮発性半導体記憶装置
JP2010050124A (ja) * 2008-08-19 2010-03-04 Panasonic Corp 双方向ダイオード、双方向ダイオードを用いた不揮発性半導体記憶装置、およびその製造方法
TWI397152B (zh) * 2008-09-25 2013-05-21 Nanya Technology Corp 電阻式隨機存取記憶體結構及其製作方法
US8650355B2 (en) 2008-10-15 2014-02-11 Seagate Technology Llc Non-volatile resistive sense memory on-chip cache
US7974117B2 (en) 2008-10-30 2011-07-05 Seagate Technology Llc Non-volatile memory cell with programmable unipolar switching element
US7985962B2 (en) 2008-12-23 2011-07-26 Hewlett-Packard Development Company, L.P. Memristive device
JP2010251352A (ja) * 2009-04-10 2010-11-04 Panasonic Corp 不揮発性記憶素子及びその製造方法
US8488362B2 (en) 2009-04-29 2013-07-16 Macronix International Co., Ltd. Graded metal oxide resistance based semiconductor memory device
EP2259267B1 (en) 2009-06-02 2013-08-21 Imec Method for manufacturing a resistive switching memory cell comprising a nickel oxide layer operable at low-power and memory cells obtained thereof
US8227783B2 (en) * 2009-07-13 2012-07-24 Seagate Technology Llc Non-volatile resistive sense memory with praseodymium calcium manganese oxide
US8198620B2 (en) 2009-12-14 2012-06-12 Industrial Technology Research Institute Resistance switching memory
US8045364B2 (en) * 2009-12-18 2011-10-25 Unity Semiconductor Corporation Non-volatile memory device ion barrier
US8796656B2 (en) * 2010-06-04 2014-08-05 Micron Technology, Inc. Oxide based memory
US20110297912A1 (en) 2010-06-08 2011-12-08 George Samachisa Non-Volatile Memory Having 3d Array of Read/Write Elements with Vertical Bit Lines and Laterally Aligned Active Elements and Methods Thereof
US8395927B2 (en) 2010-06-18 2013-03-12 Sandisk 3D Llc Memory cell with resistance-switching layers including breakdown layer
JP2012018964A (ja) 2010-07-06 2012-01-26 Sony Corp 記憶素子およびその駆動方法、並びに記憶装置
JP2012089567A (ja) * 2010-10-15 2012-05-10 Toshiba Corp 不揮発性抵抗変化素子
WO2012102734A1 (en) 2011-01-28 2012-08-02 Hewlett-Packard Development Company, L.P. Methods, systems and apparatus for resistive memory
JP5501277B2 (ja) * 2011-03-24 2014-05-21 株式会社東芝 不揮発性記憶装置
US8847196B2 (en) * 2011-05-17 2014-09-30 Micron Technology, Inc. Resistive memory cell
US8891276B2 (en) 2011-06-10 2014-11-18 Unity Semiconductor Corporation Memory array with local bitlines and local-to-global bitline pass gates and gain stages
US9142767B2 (en) * 2011-09-16 2015-09-22 Micron Technology, Inc. Resistive memory cell including integrated select device and storage element
US9299926B2 (en) * 2012-02-17 2016-03-29 Intermolecular, Inc. Nonvolatile memory device using a tunnel oxide layer and oxygen blocking layer as a current limiter element
US8817522B2 (en) 2012-08-21 2014-08-26 Micron Technology, Inc. Unipolar memory devices
US9224945B2 (en) 2012-08-30 2015-12-29 Micron Technology, Inc. Resistive memory devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101548403A (zh) * 2006-10-03 2009-09-30 惠普开发有限公司 电动开关
CN102413858A (zh) * 2009-03-03 2012-04-11 贝克顿·迪金森公司 用于传送药物溶液的笔式针头组件
CN102484127A (zh) * 2009-09-04 2012-05-30 惠普开发有限公司 基于混合金属价键化合物的记忆电阻
WO2012044276A1 (en) * 2010-09-27 2012-04-05 Hewlett-Packard Development Company, L.P. Device structure for long endurance memristors

Also Published As

Publication number Publication date
EP2891181A4 (en) 2016-04-20
US20140061568A1 (en) 2014-03-06
TWI591815B (zh) 2017-07-11
CN104685626A (zh) 2015-06-03
EP2891181A1 (en) 2015-07-08
US10090462B2 (en) 2018-10-02
TW201417259A (zh) 2014-05-01
KR20150048856A (ko) 2015-05-07
EP2891181B1 (en) 2017-11-29
KR102198662B1 (ko) 2021-01-11
WO2014036264A1 (en) 2014-03-06
US9224945B2 (en) 2015-12-29
JP2015534719A (ja) 2015-12-03
JP6195927B2 (ja) 2017-09-13
US20160086664A1 (en) 2016-03-24

Similar Documents

Publication Publication Date Title
CN104685626B (zh) 电阻式存储器装置
US11011226B2 (en) Access signal adjustment circuits and methods for memory cells in a cross-point array
Wouters et al. Phase-change and redox-based resistive switching memories
KR20150047562A (ko) 단극성 메모리 디바이스들
US8957399B2 (en) Nonvolatile memory element and nonvolatile memory device
US20130250658A1 (en) Nonvolatile memory element and nonvolatile memory device
CN104662663A (zh) 具有阶梯字线和垂直位线的三维阵列结构的非易失性存储器及其方法
US9036399B2 (en) Variable resistance memory device
TWI683366B (zh) 電阻變化元件及記憶裝置
US9105843B2 (en) Multilevel mixed valence oxide (MVO) memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant