CN104681457A - 多芯片集成的多级重布线层 - Google Patents

多芯片集成的多级重布线层 Download PDF

Info

Publication number
CN104681457A
CN104681457A CN201410476243.2A CN201410476243A CN104681457A CN 104681457 A CN104681457 A CN 104681457A CN 201410476243 A CN201410476243 A CN 201410476243A CN 104681457 A CN104681457 A CN 104681457A
Authority
CN
China
Prior art keywords
layer
tube cores
substrate
encapsulation
tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410476243.2A
Other languages
English (en)
Other versions
CN104681457B (zh
Inventor
E·格茨
B·麦姆勒
W·摩尔泽
R·马恩科波夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Publication of CN104681457A publication Critical patent/CN104681457A/zh
Application granted granted Critical
Publication of CN104681457B publication Critical patent/CN104681457B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本申请公开了多芯片集成的多级重布线层。公开了一种多芯片封装和共用重布线层。在一个实施例中，形成第一和第二管芯，其中每个第一和第二管芯具有不同高度。将管芯放置在衬底上。研磨第一、第二或这两个管芯使得第一和第二管芯具有大约相同高度。利用单个工艺在同一时间在第一和第二管芯这两者上形成层，如重布线层，以及封装第一和第二管芯以及形成的层。

Description

多芯片集成的多级重布线层
技术领域
本发明涉及多芯片封装领域，并且，特别地，涉及在单个封装内放置不同类型的芯片。
背景技术
半导体和微机械管芯或芯片要进行多次封装，以防止其受到外部环境的影响。封装提供物理保护、稳定性、外部连接，并且在某些情况下，冷却封装内的管芯。通常是将管芯连接至衬底并且接着将连接至衬底的盖置于管芯上。尽管有使每个管芯增加多个功能的趋势，但也有将多个芯片置于一个封装内的趋势。由于容纳管芯的封装一般比管芯大得多，因此能够增加额外的管芯而不会明显增加封装尺寸。目前的封装技术包括在彼此顶部上堆叠管芯和在单个封装衬底上并排放置管芯。将更多功能整合到单个管芯内和将多个管芯置于单个封装都是降低器件中电子和微机械尺寸的方法。
一些台式和笔记本系统已将中央处理单元和图形处理器整合到单个封装内。在其他方面，存储器管芯与处理器整合到一个封装内。对于可移动设备，可将更多管芯添加至一个封装，以形成所谓的完整SiP(系统封装)。
附图说明
附图中以示例方式示出了本发明的实施例，但不是限制性的，图中相同的标记表示相同的元件。
图1A是根据实施例的部分多芯片封装的横截面侧视图。
图1B是图1A的封装的俯视图。
图2A是根据实施例的多芯片引线键合封装的横截面侧视图。
图2B是根据实施例的多芯片倒装芯片封装的横截面侧视图。
图3A是根据实施例的多芯片嵌入式晶圆级球栅阵列封装的横截面侧视图。
图3B是根据实施例的堆叠多芯片嵌入式晶圆级球栅阵列封装的横截面侧视图。
图4A-4I是根据实施例的形成多芯片封装的横截面图。
图5是根据实施例的结合有多芯片封装的计算设备的模块图。
具体实施方式
虽然用相同的技术所获得的相同类型的芯片，如中央和图形处理器，可简单地组合在单个封装内，但是组合不同类型的芯片更加困难。这部分是由于在不同类型的芯片内可能采用了不同的尺寸、不同的连接技术以及不同的材料。
为了在单个封装内设置完整系统的更多部分，可以将不同类型的芯片一起封装。多芯片封装可以扩展到用于功率和接地线路、I/O(输入/输出)连接、不同芯片间的互连以及如电感器的无源元件的多级RDL(重布线层)。多级RDL可用在广泛的不同类型封装内，包括WLB(晶圆级球栅阵列)和eWLB(嵌入式WLB)封装。
在本文描述的实施例中，用于完整可移动设备的不同芯片在FEOL(线上前端)中以它们各自的处理技术分别进行处理，直至最后一层金属层。这个最后的金属层形成至多级RDL的接口。然后将不同的芯片一起放置在公用衬底上。在BEOL(线上后端)阶段，这些芯片在共同的处理步骤中被一起设置。这些处理步骤可包括重布线层的几个金属级和通孔级。
可一起处理来自多种不同类型技术的几个芯片。这些技术可包括不同的CMOS(互补金属氧化物半导体)技术，如22nm、65nm等，BiCMOS(双极和CMOS)，双极以及GaAS或其它异质结技术。这些芯片可以是数字电路、微机械、模拟电路、光学系统、无线电系统或这些或其它类型芯片的组合。由于不同的技术，这些芯片在它们自己的FEOL中单独进行处理，直至形成至接下来的公用或共用RDL层的标准接口的最后金属层。
在通过公用衬底、载体或其他装置将芯片结合在一起之后，在共同的BEOL中加工RDL和通孔层。然后可引入填充层使其内嵌不同的芯片并保证稳定性。填充层可用于彼此隔离主动(数字)和敏感RF(无线射频)电路。取决于特殊应用，可选择合适的材料实现屏蔽性能。
虽然这些芯片可来自不同的工艺并且可构成不同的尺寸标准，但是通过研磨背面层，所有这些芯片都能够符合同一高度。这些芯片可在单个研磨工艺中研磨至不同高度，每个芯片的研磨量取决于不同金属堆叠的高度和晶片厚度。自前侧层的共同或相同高度允许在芯片的背面更加容易地形成共用RDL。在一个实施例中，向下研磨管芯顶部上交替的金属和介电层。
系统封装(SiP)是装配在单个单元中的多个不同功能的有源电子组件的组合。SiP提供与系统或亚系统相关联的多个功能。SiP也可包括无源组件、MEMS(微机电系统)、光学组件、无线电组件和其他封装和装置。
图1A是SiP封装的封装的部分的横截面侧视图。这个封装具有多种不同种类的管芯。在这个实施例中，有用22nm工艺制作的第一CMOS(互补金属氧化物半导体)管芯103，用65nm工艺制作的第二CMOS管芯105以及GaAs管芯107的第三管芯。所有这些管芯放置在BEOL衬底109上，以使FEOL的金属层连接到衬底109。衬底是BEOL中的多层RDL(重布线层)。球栅阵列111连接至RDL的相反侧以将每个管芯连接至PCB(印刷电路板)或一些其他装置或结构。填充物113已经应用至衬底的每个管芯之间以实现隔离和稳定。
图1B是图1A的SiP封装的俯视图，示出了三个管芯103、105、107中的每一个和填充物113。SiP使得不同管芯连接至单个衬底，以便于能在小空间内实现不同的功能。通常，由于在不同的工艺中形成，这些不同的管芯将具有不同的尺寸。为了允许额外的层在同一工艺和同一时间应用至每个管芯，无论是前侧还是背侧层，管芯必须是同一高度。也就是说，管芯应当具有如图1A中示出的垂直范围，即彼此相同。
图1A的侧视图中示出的每个管芯具有不同的高度，但是金属堆叠已经研磨至大约相同的高度。用于互连管芯的RDL直接应用至管芯的布线层。通过研磨管芯的金属堆叠可修整每个管芯的高度。在可选实施例中，如果管芯是设置在厚衬底上，那么可以减薄衬底。另一方面，如果管芯具有顶部隔离或填充层，那么可研磨这些层至一致高度。
实际上，可先将三个管芯放置在临时载体(未示出)上，可选的在模塑化合物中覆盖管芯，以及然后研磨每个管芯的金属堆叠以获得同一高度，来构造如图1A和1B那样的封装。随后在临时载体的相反侧上形成BEOL层并去除临时载体。
图2A示出了另一个系统封装的横截面图，系统封装具有连接至封装衬底209并被填充层213覆盖住的两个管芯203、205。管芯并排放置在衬底上并且由填充物彼此隔离。球栅阵列211连接至衬底的底部用来连接至如PCB。管芯可通过互连垫阵列或从每个管芯顶部延伸至衬底或衬底和管芯这两者上的互连垫的引线键合(未示出)直接连接至衬底。
图2B示出了倒装芯片SIP的示例。在这个横截面图中，通过电连接垫用焊球将两个管芯223、225直接焊接至封装衬底229。如图2A中的示例，填充物233应用至管芯的顶部和管芯之间。管芯以倒装配置放置并且通过焊球阵列235连接。在图2A和图2B的实施例中，如图1A中的示例中，不同的管芯可以是不同类型和不同尺寸。
图3A还示出了多芯片封装的另一个实施例。图3A是连接至封装衬底309的第一303和第二305管芯的横截面图。图3A的封装是eWLB(嵌入式晶圆级球栅阵列)。衬底309包括连接至球栅阵列311的RDL。衬底309和管芯303、305被覆盖在模塑化合物313中。
图3B示出了如何将相同的多芯片eWLB封装进行修整以容纳另一个封装而形成封装堆叠。第一个封装具有一种类型的管芯323和另一种类型的第二管芯325。这些管芯连接至RDL的衬底329。另一个RDL341形成在两个管芯的顶部并且RDL通过通孔和导线连接343彼此电连接。下面的RDL通过球栅阵列331连接至如PCB。上面的RDL提供与第二封装349的球栅阵列347连接的焊盘345。这样允许封装堆叠。对于某些应用来说，堆叠配置比并排配置更好。
在上面描述的每个封装示例中，放置在衬底上的管芯可以是不同的类型和不同的尺寸。这些管芯可都被放置到封装衬底上并在将管芯尺寸符合统一尺寸标准后在共同封装中使用。图4A-4I示出了使得不同尺寸的管芯放置到单个封装的操作顺序。
图4A是已经层叠有金属薄片层405的载体403的横截面图。载体为构建封装提供临时支撑并且金属薄片提供金属导电层，金属导电层可用于球栅阵列的后续构建。图4A表示实现多芯片封装的一个可能开始配置，多芯片封装具有最初是不同尺寸的管芯。利用高压以及，某些情况下，利用粘附剂，将金属薄片层叠至载体。
在图4B中，已经利用拾取和放置工具或一些其他类似装置将一种类型的第一管芯407和另一种类型的第二管芯409放置到衬底的层叠金属薄片上。在示出的实施例中，由于制造工艺的不同，第二管芯比第一管芯高。管芯可以是相同类型，但在不同工艺中制备的，如图1A示例中的两个CMOS管芯103、105，或管芯可以是完全不同的类型，如图1A示例中的GaAs管芯107。放置管芯并利用如粘附剂等将其连接至金属薄片层405。
图4C示出了在管芯间添加通孔条411。在这个eWLB封装示例中，当构建封装时，通孔条将下层RDL连接至管芯相反侧上的上层RDL。在图4D中，在垂直或Z-方向上研磨两个管芯407、409使得管芯具有相同的垂直高度。随着管芯处于同一高度，管芯间、管芯上以及管芯周边的连接变得更容易。
在图4E中，将模塑化合物413应用至管芯顶部以适当牢固地固定通孔和管芯而便于进一步的操作。在图4F中，包括载体的背面层已经通过研磨、溶剂或任何其他方式去除。
在图4G中，去除背面载体允许在封装的背面上形成背面重布线层415。这个重布线层可包括一个或多个金属层，金属层由介电层隔离并通过垂直通孔连接。金属层将管芯上的触点连接到外部装置。在图4H中，在模塑化合物413上设置顶部重布线层417。顶部重布线层可用通孔411耦合至底部重布线层415。也可以存在通过管芯、通过引线键合或通过其他直接接触连接的连接。
在图4I中，在封装的一侧或两侧设置球栅阵列419。球栅阵列的焊球接触将重布线层415连接至PCB或其他装置。如在图4I示例中看到的，两个管芯包括在eWLB封装的通孔和重布线层内。因为两个管芯具有相同的垂直尺寸，所以重布线层可在容纳并连接两种类型管芯的单个工艺中形成。
虽然图4I示出了包括底部和顶部重布线层的封装，但是取决于具体应用，只有一个重布线层是必须的。或者形成底部侧415而不形成顶部侧417，或者形成顶部侧417而不形成底部侧415。如果使用两个重布线层，那么顶侧层可用于连接至第二个封装，如在图3B示例中所示。可选的，一个层可用于电源而另一个层用于数据信号。可选的，一个层，如底层或背侧层，可用于连接至PCB，而另一个层，顶部层417，可用于将两个管芯彼此连接。
与没有示出的那些相比，上面描述的任何封装可采用不同的或额外的盖或其他保护。例如，可单独使用金属屏蔽、塑料或陶瓷密封封装保护盖、或模塑化合物或与其他材料组合使用，这取决于具体应用。
本文描述的小而紧凑的多芯片封装可用于构建SiP(系统封装)，SiP具有每个模块以最佳合适技术来处理的优点。每个不同的芯片可遵循合适的技术节点。对于SiP，纯数字电路可形成得比以往更小，而带有无源元件的模拟和RF(射频)电路更大。描述的多芯片封装配置和技术可用于其他类型的应用。虽然提到的是SiP封装，但是这不是本发明必须的。
图5示出了根据本发明一个实施例的计算设备500。计算设备500容纳板502。板502可包括多个组件，包括但不限于处理器504和至少一个通信芯片506。处理器504物理和电耦合至板502。在一些实施方式中，至少一个通信芯片506也物理和电耦合至板502。在进一步的实施方式中，通信芯片506是处理器504的一部分。
取决于其应用，计算设备500可包括其他组件，这些组件可物理和电耦合至板502，也可不物理和电耦合至板502。这些其他组件包括，但不限于，易失性存储器(如DRAM)508，非易失性存储器(如ROM)509，闪存(未示出)，图形处理器512，数字信号处理器(未示出)，密码处理器(未示出)，芯片组514，天线516，显示器518如触摸屏显示器，触摸屏控制器520，电池522，音频编码解码器(未示出)，视频编码解码器(未示出)，功率放大器524，全球定位系统(GPS)装置526，指南针528，加速度计(未示出)，陀螺仪(未示出)，扬声器530，照相机532，以及大容量存储装置(如硬盘驱动器)510，光盘(CD)(未示出)，数字化视频光盘(DVD)(未示出)，等等。这些组件可连接到系统板502、安装至系统板或与任何其他组件结合。
通信芯片506使得向计算设备和从计算设备500无线和/或有线地通讯传输数据。术语“无线”及其派生词用于描述可通过使用非固体媒介调制电磁辐射来传递数据的电路、装置、系统、方法、技术、通信通道等。这个术语并不意味着相关装置没有任何线路，尽管在一些实施例中它们可以没有。通信芯片506可使用任何无线或有线标准或协议，包括但不限于Wi-Fi(IEEE802.11family)、WiMAX(IEEE 802.16family)、IEEE 802.20、长期演进技术(long term evolution)(LTE)、Ev-Do、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、以太网及其派生物，也包括任何其他的表示为3G、4G、5G及再往后的无线和有线协议。计算设备500可包括多个通信芯片506。例如，第一通信芯片506可用于短波无线通讯如Wi-Fi和蓝牙，而第二通信芯片506可用于长波无线通讯如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其它。
在一些实施例中，任何一个或多个图5的组件，如处理器、存储装置、通讯装置或其他组件的集成电路芯片可一起封装在单个封装内，如本文描述的。术语“处理器”可涉及从寄存器处理电信号和/或存储将电信号转换成其他可存储在寄存器和/或存储器中的电信号。
在各种变形例中，计算设备500可是膝上计算机、轻便笔记本计算机、笔记本、超薄本、小电话、平板计算机、个人数字助理(PDA)、超薄移动PC、移动电话、台式机、服务器、打印机、扫描器、监控器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器或数字音像录像机。在进一步的变形例中，计算设备500可是处理数据的任何其他电子装置。
实施例可实现为一个或多个存储芯片、控制器、CPUs(中央处理单元)、微芯片或用母板互连的集成电路、特殊应用的集成电路(ASIC)、和/或现场可编程门阵列(FPGA)的一部分。
提到“一个实施例”、“实施例”、“示例实施例”、“各种实施例”等，表示本发明如此描述的实施例可包括特殊的特征、结构或特性，但并不是每一个实施例都需要包括这些特殊的特征、结构或特性。进一步的，一些实施例可具有一些、所有或没有其他实施例描述的特征。
在下面的说明和权利要求中，可能使用术语“耦合”与其派生物。“耦合”用于表示两个或多个组件彼此合作或交互，但他们之间可具有或不具有介于之间的物理或电组件。
在下面的说明和权利要求中，术语“芯片”和“管芯”互换用于指代适于封装并在计算设备中使用的任何类型的微电子、微机械、模拟或混合小装置。
如在权利要求中使用的，除非另有特别说明，顺序形容词“第一”、“第二”、“第三”等是用于描述通用组件，只不过表示正提到的相同组件的不同实例，并不表示这样描述的组件必须是给定的顺序，或是相反的、空间的、并列的或任何其他方式。
附图和前面的描述给出了具体实施例。本领域技术人员将理解所描述组件的一个或多个也可结合到单个功能组件。可选的，某些组件可分割成多个功能组件。一个实施例的组件可添到另一个实施例。例如，本文描述的工艺顺序可以改变并且不限于本文描述的方式。而且，任何流程图行为没有必要以示出的顺序执行；也没有必要执行所有的行为。同时，不依赖于其他行为的那些行为可与其他行为并行执行。实施例范围不被这些具体实施方式限制。各种变形，无论是说明书明确给出的或没有给出的，如使用不同的结构、尺寸和材料都是可能的。实施例的范围至少如下面权利要求给出的范围一样宽。
下面的示例涉及进一步的实施例。不同实施例的各种特征可与包括的一些特征和不包括的其他特征进行不同的结合，以符合各种不同的应用。一些实施例涉及一种方法，包括形成第一和第二管芯，其中第一和第二管芯的每一个具有不同的高度，将第一和第二管芯放置在衬底上，研磨第一和第二管芯中的至少一个使得第一和第二管芯大约为同一高度，利用单个工艺在同一时间在第一和第二管芯二者上形成层，以及封装第一和第二管芯以及形成的层。
在进一步实施例中，形成层包括在第一和第二管芯上形成重布线层。在进一步实施例中，形成重布线层包括形成至少一个金属层和至少一个介电层，介电层将第一和第二管芯从金属层隔离。
进一步实施例包括形成将金属层连接到外部装置的连接垫。在进一步实施例中，封装包括在第一和第二管芯上形成另外的层。封装包括在第一和第二管芯上放置盖。
进一步实施例包括在封装第一和第二管芯前去除衬底。进一步实施例包括在将第一和第二管芯放置在衬底上后在第一和第二管芯上设置模塑化合物，该方法进一步包括在设置模塑化合物后去除衬底，以及其中形成层包括从去除衬底的芯片侧上形成层。
在进一步实施例中，去除衬底包括研磨衬底。
一些实施例涉及多芯片封装，其包括：具有原始第一高度的第一管芯；具有原始第二高度的第二管芯，第一和第二管芯在被一起放置到衬底上后研磨至大约相同高度；利用单个工艺在同一时间在第一和第二管芯两个上形成的重布线层；以及第一和第二管芯上的封装盖。
在进一步实施例中，封装盖包括第一和第二管芯之间以及重布线层上的填充层，用于物理稳定第一和第二管芯。填充层是模塑化合物。封装盖包括金属屏蔽，连接以盖住第一和第二管芯并暴露重布线层。在第一面上研磨第一和第二管芯而重布线层形成在相反的第二面上。
进一步实施例包括在第一面上形成的第二重布线层。在进一步实施例中，第一重布线层电连接外部装置而第二重布线层将第一管芯电连接至第二管芯。
一些实施例涉及计算设备，包括用户界面控制器，电源，以及多芯片封装，多芯片封装包括：具有原始第一高度的第一处理器；具有原始第二高度的通信芯片，在将处理器和通信芯片一起放置到衬底上后，研磨处理器和通信芯片至大约相同高度；利用单个工艺在同一时间在处理器和通信芯片两者上形成的重布线层；以及处理器和第二通信芯片上的封装盖。
在进一步实施例中，在衬底适当位置上形成重布线层前，利用溶剂去除衬底。多芯片封装是嵌入式晶圆级球栅阵列封装。

Claims (19)

1.一种方法，包括：
形成第一和第二管芯，其中第一和第二管芯每个具有不同高度；
将第一和第二管芯放置在衬底上；
研磨第一和第二管芯中的至少一个，使得第一和第二管芯具有大约相同高度；
利用单个工艺在同一时间在第一和第二管芯两者上形成层；以及
封装第一和第二管芯以及形成的层。
2.权利要求1的方法，其中形成层包括在第一和第二管芯上形成重布线层。
3.权利要求2的方法，其中形成重布线层包括形成至少一个金属层和至少一个介电层，所述介电层将第一和第二管芯从金属层隔离。
4.权利要求3的方法，进一步包括形成将金属层连接至外部装置的连接垫。
5.权利要求1的方法，其中封装包括在第一和第二管芯上形成另外的层。
6.权利要求1的方法，其中封装包括在第一和第二管芯上设置盖。
7.权利要求1的方法，进一步包括在封装第一和第二管芯前去除衬底。
8.权利要求1的方法，进一步包括：在将第一和第二管芯放置到衬底上后，在第一和第二管芯上应用模塑化合物，所述方法进一步包括在设置模塑化合物后去除衬底，以及其中形成层包括在所述管芯的被去除衬底的面上形成层。
9.权利要求8的方法，其中去除衬底包括研磨衬底。
10.一种多芯片封装，包括：
具有原始第一高度的第一管芯；
具有原始第二高度的第二管芯，在将第一和第二管芯一起放置到衬底上后，研磨第一和第二管芯至大约相同高度；
利用单个工艺在同一时间在第一和第二管芯这两者上形成的重布线层；以及
第一和第二管芯上的封装盖。
11.权利要求10的封装，其中封装盖包括第一和第二管芯之间以及重布线层上的填充层，用于物理地稳定第一和第二管芯。
12.权利要求11的封装，其中填充层是模塑化合物。
13.权利要求10的封装，其中封装盖包括金属屏蔽，所述金属屏蔽附连以盖住第一和第二管芯的并暴露重布线层。
14.权利要求10的封装，其中在第一面上研磨第一和第二管芯，并且重布线层形成在相反的第二面上。
15.权利要求14的封装，进一步包括在第一面上形成的第二重布线层。
16.权利要求15的封装，其中第一重布线层电连接至外部装置而第二重布线层将第一管芯电连接至第二管芯。
17.一种计算设备，包括：
用户界面控制器；
功率源；以及
多芯片封装，包括：具有原始第一高度的第一处理器；具有原始第二高度的通信芯片，在将处理器和通信芯片一起放置到衬底上后，处理器和通信芯片被研磨至大约相同高度；利用单个工艺在同一时间在处理器和通信芯片这两者上形成的重布线层；以及处理器和第二通信芯片上的封装盖。
18.权利要求17的计算设备，其中在衬底适当位置上形成重布线层前利用溶剂去除衬底。
19.权利要求18的计算设备，其中多芯片封装是嵌入式晶圆级球栅阵列封装。
CN201410476243.2A 2013-06-29 2014-06-27 多芯片集成的多级重布线层 Active CN104681457B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/931,899 2013-06-29
US13/931,899 US20150001713A1 (en) 2013-06-29 2013-06-29 Multiple level redistribution layer for multiple chip integration

Publications (2)

Publication Number Publication Date
CN104681457A true CN104681457A (zh) 2015-06-03
CN104681457B CN104681457B (zh) 2018-11-06

Family

ID=52017539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410476243.2A Active CN104681457B (zh) 2013-06-29 2014-06-27 多芯片集成的多级重布线层

Country Status (3)

Country Link
US (1) US20150001713A1 (zh)
CN (1) CN104681457B (zh)
DE (1) DE102014109096B4 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107026154A (zh) * 2016-01-15 2017-08-08 台湾积体电路制造股份有限公司 半导体结构及其形成方法
CN108122861A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 具有虚设管芯的扇出型封装结构
TWI719131B (zh) * 2016-03-30 2021-02-21 美商英特爾公司 積體電路裝置組合件、電腦平台與組合印刷電路組合件之方法
CN112435965A (zh) * 2020-11-18 2021-03-02 深圳宏芯宇电子股份有限公司 存储卡及其封装方法
TWI743909B (zh) * 2019-09-23 2021-10-21 美商蘋果公司 用於asic及光學組件之整合的嵌入式封裝概念
CN114937633A (zh) * 2022-07-25 2022-08-23 成都万应微电子有限公司 一种射频芯片系统级封装方法及射频芯片系统级封装结构
US11508710B2 (en) * 2017-07-03 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor device package

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595485B2 (en) * 2014-06-26 2017-03-14 Nxp Usa, Inc. Microelectronic packages having embedded sidewall substrates and methods for the producing thereof
US9786617B2 (en) * 2015-11-16 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Chip packages and methods of manufacture thereof
US10460987B2 (en) * 2017-05-09 2019-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device with integrated antenna and manufacturing method thereof
US10304805B2 (en) 2017-08-24 2019-05-28 Micron Technology, Inc. Dual sided fan-out package having low warpage across all temperatures
US10163858B1 (en) * 2017-10-26 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages and manufacturing methods thereof
US20230213715A1 (en) * 2022-01-03 2023-07-06 Apple Inc. Technologies for Increased Volumetric and Functional Efficiencies of Optical Packages

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0435530A2 (en) * 1989-12-21 1991-07-03 General Electric Company Hermetic high density interconnected electronic system or other body
US5497033A (en) * 1993-02-08 1996-03-05 Martin Marietta Corporation Embedded substrate for integrated circuit modules
US20130033329A1 (en) * 2011-08-05 2013-02-07 Qualcomm Incorporated System and Method of Controlling Gain of an Oscillator
CN102953406A (zh) * 2011-08-17 2013-03-06 卡特彼勒公司 用于机器的电力驱动控制装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
US6316286B1 (en) * 1999-10-13 2001-11-13 Teraconnect, Inc. Method of equalizing device heights on a chip
US6548376B2 (en) * 2001-08-30 2003-04-15 Micron Technology, Inc. Methods of thinning microelectronic workpieces
US7566960B1 (en) * 2003-10-31 2009-07-28 Xilinx, Inc. Interposing structure
US7468544B2 (en) * 2006-12-07 2008-12-23 Advanced Chip Engineering Technology Inc. Structure and process for WL-CSP with metal cover
DE102007022959B4 (de) 2007-05-16 2012-04-19 Infineon Technologies Ag Verfahren zur Herstellung von Halbleitervorrichtungen
US8169058B2 (en) * 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
US9230933B2 (en) * 2011-09-16 2016-01-05 STATS ChipPAC, Ltd Semiconductor device and method of forming conductive protrusion over conductive pillars or bond pads as fixed offset vertical interconnect structure
US8796139B2 (en) * 2011-12-29 2014-08-05 Stmicroelectronics Pte Ltd Embedded wafer level ball grid array bar systems and methods
US9691706B2 (en) * 2012-01-23 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip fan out package and methods of forming the same
TW201347140A (zh) * 2012-05-07 2013-11-16 Richtek Technology Corp 多晶片覆晶封裝模組及相關的製造方法
US9129935B1 (en) * 2012-10-05 2015-09-08 Altera Corporation Multi-chip packages with reduced power distribution network noise

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0435530A2 (en) * 1989-12-21 1991-07-03 General Electric Company Hermetic high density interconnected electronic system or other body
US5497033A (en) * 1993-02-08 1996-03-05 Martin Marietta Corporation Embedded substrate for integrated circuit modules
US20130033329A1 (en) * 2011-08-05 2013-02-07 Qualcomm Incorporated System and Method of Controlling Gain of an Oscillator
CN102953406A (zh) * 2011-08-17 2013-03-06 卡特彼勒公司 用于机器的电力驱动控制装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107026154A (zh) * 2016-01-15 2017-08-08 台湾积体电路制造股份有限公司 半导体结构及其形成方法
TWI719131B (zh) * 2016-03-30 2021-02-21 美商英特爾公司 積體電路裝置組合件、電腦平台與組合印刷電路組合件之方法
CN108122861A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 具有虚设管芯的扇出型封装结构
CN108122861B (zh) * 2016-11-29 2022-11-15 台湾积体电路制造股份有限公司 具有虚设管芯的封装结构、半导体装置及其形成方法
US11508710B2 (en) * 2017-07-03 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor device package
TWI743909B (zh) * 2019-09-23 2021-10-21 美商蘋果公司 用於asic及光學組件之整合的嵌入式封裝概念
US11651976B2 (en) 2019-09-23 2023-05-16 Apple Inc. Embedded packaging concepts for integration of ASICs and optical components
CN112435965A (zh) * 2020-11-18 2021-03-02 深圳宏芯宇电子股份有限公司 存储卡及其封装方法
CN114937633A (zh) * 2022-07-25 2022-08-23 成都万应微电子有限公司 一种射频芯片系统级封装方法及射频芯片系统级封装结构

Also Published As

Publication number Publication date
CN104681457B (zh) 2018-11-06
DE102014109096B4 (de) 2023-08-03
US20150001713A1 (en) 2015-01-01
DE102014109096A1 (de) 2014-12-31

Similar Documents

Publication Publication Date Title
CN104681457A (zh) 多芯片集成的多级重布线层
US10867961B2 (en) Single layer low cost wafer level packaging for SFF SiP
CN105981159B (zh) 具有设置在封装体内的无源微电子器件的微电子封装件
CN104603945B (zh) 专用集成电路(asic)上的微机电系统(mems)
KR102513240B1 (ko) 패키지 구조체들 내에 트렌치들을 형성하는 방법들 및 이에 의해 형성되는 구조체들
US9159714B2 (en) Package on wide I/O silicon
TWI590346B (zh) 用以形成高密度穿模互連的方法
JP2018519657A (ja) 相互接続構造体によって３ｄ素子を埋め込むためのシステム、装置、および方法
US9177831B2 (en) Die assembly on thin dielectric sheet
CN111696978A (zh) 衬底贴片重构选项
US11705377B2 (en) Stacked die cavity package
US20200098698A1 (en) Novel wafer level chip scale package (wlcsp), flip-chip chip scale package (fccsp), and fan out shielding concepts
US20130313727A1 (en) Multi-stacked bbul package
WO2015165068A1 (en) Integrated circuit assemblies with molding compound
US20240030175A1 (en) Integrating and accessing passive components in wafer-level packages
CN107548519A (zh) 用于半导体器件的具有高高宽比的穿过电介质的导电路径
WO2018063674A2 (en) Integrated circuit package assembly with wire end above a topmost component
WO2018063400A1 (en) Multi-chip package with high density interconnects
US20200279798A1 (en) Assembly of flexible and integrated module packages with leadframes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210629

Address after: California, USA

Patentee after: INTEL Corp.

Address before: California, USA

Patentee before: INTEL IP Corp.