CN104681445A - 制作FinFET的方法 - Google Patents
制作FinFET的方法 Download PDFInfo
- Publication number
- CN104681445A CN104681445A CN201310636675.0A CN201310636675A CN104681445A CN 104681445 A CN104681445 A CN 104681445A CN 201310636675 A CN201310636675 A CN 201310636675A CN 104681445 A CN104681445 A CN 104681445A
- Authority
- CN
- China
- Prior art keywords
- fin
- layer
- separator
- semiconductor substrate
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000010410 layer Substances 0.000 claims abstract description 85
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 13
- 239000011241 protective layer Substances 0.000 claims abstract description 13
- 150000004767 nitrides Chemical class 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 9
- 238000010790 dilution Methods 0.000 claims description 3
- 239000012895 dilution Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 abstract description 6
- 239000000463 material Substances 0.000 description 7
- 239000012212 insulator Substances 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- -1 hexafluoro silicon ammonia Chemical compound 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种制作FinFET的方法，包括：a）提供半导体衬底，所述半导体衬底上形成有鳍片，所述鳍片上形成有保护层；b）在所述鳍片两侧的所述半导体衬底上形成隔离层；c）在所述鳍片的露出部分的两侧形成侧墙，并形成覆盖所述半导体衬底上的源漏区域的掩膜层；d）对所述隔离层进行回蚀刻，以在所述侧墙的下表面与所述隔离层的上表面之间形成露出部分所述鳍片的开口；e）从所述开口对所述鳍片进行刻蚀，以在所述鳍片的下部形成凹槽；以及f）在所述凹槽内形成SiGe层。根据本发明的制作FinFET的方法通过在鳍片的底部形成SiGe层可以有效地改善FinFET器件的迁移率，进而改善了器件的性能。
Description
技术领域
本发明涉及半导体制造工艺，尤其涉及一种制作FinFET的方法。
背景技术
半导体器件尺寸的不断缩小是推动集成电路制造技术改进的主要因素。由于调整栅氧化物层的厚度和源/漏极的结深度的限制，很难将常规的平面MOSFET器件缩小至32nm以下的工艺，因此，已经开发出多栅极场效应晶体管（Multi-Gate MOSFET）。
典型的多栅极场效应晶体管为FinFET（鳍形场效应晶体管），它使得器件的尺寸更小，性能更高。FinFET包括狭窄而独立的鳍片，鳍片在半导体衬底的表面延伸，例如，刻蚀到半导体衬底的硅层中。FinFET的沟道形成在该鳍片中，且鳍片之上及两侧带有栅极。
为了改善FinFET器件的操作速度、效能表现、电路的元件密度以及成本，缩减的方法主要包括缩小栅极长度以及栅极介电层的厚度。为了进一步提升晶体管的效能，还可以考虑提高影响器件的电学性能的另一个主要因素--迁移率。在传统的平面MOSFET器件中，可以利用位于半导体衬底中一部分的应变通道区域来提高载流子的迁移率，以增加元件的效能。但是对于FinFET器件，目前没有比较合适的方案。
因此，有必要提出一种制作FinFET的方法，以解决现有技术中存在的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题，本发明提出了一种制作FinFET的方法，包括：a）提供半导体衬底，所述半导体衬底上形成有鳍片，所述鳍片上形成有保护层；b）在所述鳍片两侧的所述半导体衬底上形成隔离层；c）在所述鳍片的露出部分的两侧形成侧墙，并形成覆盖所述半导体衬底上的源漏区域的掩膜层；d）对所述隔离层进行回蚀刻，以在所述侧墙的下表面与所述隔离层的上表面之间形成露出部分所述鳍片的开口；e）从所述开口对所述鳍片进行刻蚀，以在所述鳍片的下部形成凹槽；以及f）在所述凹槽内形成SiGe层。
优选地，所述鳍片为用于NMOS器件的鳍片。
优选地，所述凹槽处的所述鳍片的宽度为0-3nm。
优选地，所述c）步骤包括以下子步骤：在所述隔离层和所述保护层上形成掩膜层；在所述掩膜层上形成具有图案的光刻胶层，所述光刻胶层覆盖所述源漏区域，并暴露所述鳍片的沟道区域以及在所述鳍片的横向方向上与所述沟道区域对应的区域；对所述暴露的掩膜层进行刻蚀，以形成所述侧墙；去除所述光刻胶层。
优选地，采用稀释的氢氟酸或SiCoNi工艺回蚀刻所述隔离层。
优选地，所述隔离层为氧化物层，所述侧墙包括氮化物层。
优选地，所述侧墙还包括位于所述氮化物层内侧的氧化物层。
优选地，所述氮化物层的厚度为2-5nm，所述氧化物层的厚度为1-3nm。
优选地，所述回蚀刻去除的所述隔离层的高度为3-5nm。
优选地，所述SiGe层的厚度为2-20nm。
根据本发明的制作FinFET的方法通过在鳍片的底部形成SiGe层可以有效地改善FinFET器件的迁移率，进而改善了器件的性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1为根据本发明的一个实施例制作FinFET的方法的流程图；以及
图2A-2B到图13A-13B为根据图1所示的方法制作FinFET过程中各步骤所获得的器件的示意图，其中同一图号的B表示该步骤所获得的器件的俯视图，同一图号的A表示该步骤所获得的器件沿相应的俯视图中的线A-A所截获得的剖视图，例如图2A和图2B分别表示在该步骤中的剖视图和俯视图。
具体实施方式
接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其他元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
根据本发明的一个方面，提供一种制作FinFET的方法。下面结合图1的流程图以及图2A-2B到图13A-13B的结构示意图对本发明的制作FinFET的方法进行详细说明。
执行步骤S110：提供半导体衬底，半导体衬底上形成有鳍片，鳍片上形成有保护层；
如图2A-2B所示，提供半导体衬底200。半导体衬底200可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。半导体衬底200上可以被定义有源区。此外，在半导体衬底200中可以有其它半导体器件。为了简化，此处仅以一空白来表示半导体衬底200。
如图3A-3B所示，在半导体衬底200之上形成掩膜层201和具有图案的光刻胶层202，光刻胶层202中的图案用于转移到半导体衬底200中以形成鳍片。
如图4A-4B所示，以光刻胶层202为掩膜对掩膜层201进行刻蚀，并以刻蚀后的掩膜层201为掩膜对半导体衬底200进行刻蚀，以形成鳍片210。在对半导体衬底200进行刻蚀过程中，光刻胶层202可能被消耗。否则，还可以在刻蚀形成鳍片210之后增加去除光刻胶层202的步骤。该刻蚀后的掩膜层201可以用作保护层，并在后续步骤中去除。保护层201的作用将在后文进行详细描述。由此，完成了步骤S110。
需要说明的是，上文仅提供了在半导体衬底上形成鳍片的一个实施例。本发明并不排除采用其它方式来形成鳍片210。
优选地，鳍片210为用于NMOS器件的鳍片。在采用本发明提供的方法来改善器件的迁移率过程中，发现该方法对于NMOS器件的迁移率的改进特别有效。因此，本发明提供的方法特别适用于制作N型FinFET器件。当然，本发明并不排除使用该方法来制作P型FinFET器件。
执行步骤S120：在鳍片两侧的半导体衬底上形成隔离层。
如图5A-5B所示，在鳍片210两侧的半导体衬底200上形成隔离层203。隔离层203可以采用已知方法形成，例如沉积法等。隔离层203的材料可以为氧化物、氮化物或氮氧化物等。隔离层203主要起到隔离相邻的鳍片210或鳍片210与半导体衬底200上的其它半导体器件的作用。
执行步骤S130：在鳍片的露出部分的两侧形成侧墙，并形成覆盖半导体衬底上的源漏区域的掩膜层。
作为示例，可以采用以下方法形成所述侧墙和所述掩膜层：
如图6A-6B所示，在隔离层203和保护层201上形成掩膜层204。掩膜层204覆盖鳍片210和保护层201以及隔离层203。掩膜层204的材料可以为氧化物或氮化物。掩膜层204与隔离层203具有合适的刻蚀选择比。作为示例，隔离层203为氧化物层时，掩膜层204可以为氮化物层。
如图7A-7B所示，在掩膜层204上形成具有图案的光刻胶层205。特别参见图7B，光刻胶层205暴露鳍片210的沟道区域以及在鳍片210的横向方向上与沟道区域对应的区域，以覆盖源漏区域。源和漏区域沿着鳍片210的纵向分别设置在鳍片210的两端部。沟道区域位于源和漏区域之间的鳍片210中。光刻胶层205覆盖源漏区域，并暴露鳍片210的沟道区域上的掩膜层204以及鳍片210两侧与该沟道区域相对应的半导体衬底200上的掩膜层204。
如图8A-8B所示，对暴露的掩膜层204进行刻蚀，去除鳍片210之上的掩膜层204和暴露的隔离层203之上的掩膜层204，以在形成在露出的鳍片210的两侧形成侧墙206。
在上述优选实施例中，侧墙206为氮化物层。优选地，侧墙206还包括位于该氮化物层内侧的氧化物层（未示出）。该氧化物层可以在后续去除侧墙206的氮化物层时起到保护作用，并且还可以作为去除氮化物层的停止层。在进一步的优选实施例中，氮化物层的厚度可以为2-5nm，氧化物层的厚度可以为1-3nm。
如图9A-9B所示，采用已知方法去除光刻胶层，露出源漏区域之上的掩膜层204。
这样，在鳍片210的两侧形成了期望的侧墙206，且形成了覆盖源漏区域的掩膜层204。当然，本领域的技术人员也可以采用其它方法来形成上述的侧墙206和掩膜层204。本发明并非意欲将侧墙206和掩膜层204的制作方法限制到上述优选实施例中。
执行步骤S140：对隔离层进行回蚀刻，以在侧墙的下表面与隔离层的上表面之间形成开口，该开口露出鳍片的一部分。
如图10A-10B所示，回蚀刻隔离层203，在侧墙206的下表面与隔离层203上表面之间形成开口220。开口220露出鳍片210的一部分，具体地，露出鳍片210的下部。
作为示例，当隔离层203的材料为氧化物层时，可以采用稀释的氢氟酸（DHF）对隔离层203进行回蚀刻。作为示例，稀释的氢氟酸（DHF）的浓度体积百分比为1:50～1:1000。
在另一个实施例中，当隔离层203的材料为氧化物层时，可以采用SiCoNi工艺回蚀刻隔离层203。SiCoNi工艺包括NF3/NH3远程等离子体刻蚀和原位退火两个步骤。首先，在NF3/NH3远程等离子体刻蚀过程中,温度严格控制在35℃，低功率的等离子体将和NF3和NH3转变成氟化氨（NH4F）和二氟化氨（NH4HF2）。氟化物优先与氧化物反应,形成六氟硅氨（（NH4）2SiF6）。这种硅酸盐可以在70℃以上的环境中升华。其次，原位退火使六氟硅氨（（NH4）2SiF6）分解为气态的四氟化硅（SiF4）、氨气（NH3）和氟化氢（HF），并被抽去。
优选地，回蚀刻去除的隔离层203的高度h可以为3-5nm，这样，可以在侧墙206的下表面与隔离层203的上表面之间形成高度h为3-5nm的开口220。
执行步骤S150：从开口对鳍片进行刻蚀，以在鳍片的下部形成凹槽。
如图11A-11B所示，从开口对鳍片210的下部进行刻蚀，以形成凹槽207。鳍片210的其它部分由侧墙206和保护层201所覆盖，因此该刻蚀步骤不会对鳍片210的其它部分产生影响。在一个实施例中，凹槽207可以沿着鳍片210的横向贯穿鳍片210。在其它实施例中，凹槽207可以仅进入鳍片210在横向上的一部分区域，例如如图11A中所示出的。优选地，在凹槽207处的鳍片210的宽度w可以为0-3nm。作为示例，可以采用湿法刻蚀来形成凹槽207。根据所选择的鳍片210的材料，可以选择合适的湿法刻蚀剂。
执行步骤S160：在凹槽内形成SiGe层。
如图12A-12B所示，在凹槽207内形成SiGe层208。作为示例，SiGe层208可以采用外延法形成。此外，作为示例，SiGe层208的厚度可以为2-20nm。
此外，本发明的方法还包括去除侧墙206、保护层201和覆盖在源漏区域之上的掩膜层204的步骤，如图13A-13B所示。根据前述描述，在优选实施例中，侧墙206为氮化物，掩膜层204也可以为氮化物，在此情况下，可以采用四甲基氢氧化铵（TMAH）同时去除侧墙206和掩膜层204。考虑到该因素，保护层201的材料可以为氮化物。
综上所述，根据本发明的制作FinFET的方法通过在鳍片的底部形成SiGe层可以有效地改善FinFET器件的迁移率，进而改善了器件的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种制作FinFET的方法，包括：
a）提供半导体衬底，所述半导体衬底上形成有鳍片，所述鳍片上形成有保护层；
b）在所述鳍片两侧的所述半导体衬底上形成隔离层；
c）在所述鳍片的露出部分的两侧形成侧墙，并形成覆盖所述半导体衬底上的源漏区域的掩膜层；
d）对所述隔离层进行回蚀刻，以在所述侧墙的下表面与所述隔离层的上表面之间形成露出部分所述鳍片的开口；
e）从所述开口对所述鳍片进行刻蚀，以在所述鳍片的下部形成凹槽；以及
f）在所述凹槽内形成SiGe层。
2.如权利要求1所述的方法，其特征在于，所述鳍片为用于NMOS器件的鳍片。
3.如权利要求1所述的方法，其特征在于，所述凹槽处的所述鳍片的宽度为0-3nm。
4.如权利要求1所述的方法，其特征在于，所述c）步骤包括以下子步骤：
在所述隔离层和所述保护层上形成掩膜层；
在所述掩膜层上形成具有图案的光刻胶层，所述光刻胶层覆盖所述源漏区域，并暴露所述鳍片的沟道区域以及在所述鳍片的横向方向上与所述沟道区域对应的区域；
对所述暴露的掩膜层进行刻蚀，以形成所述侧墙；
去除所述光刻胶层。
5.如权利要求1所述的方法，其特征在于，采用稀释的氢氟酸或SiCoNi工艺回蚀刻所述隔离层。
6.如权利要求1所述的方法，其特征在于，所述隔离层为氧化物层，所述侧墙包括氮化物层。
7.如权利要求6所述的方法，其特征在于，所述侧墙还包括位于所述氮化物层内侧的氧化物层。
8.如权利要求7所述的方法，其特征在于，所述氮化物层的厚度为2-5nm，所述氧化物层的厚度为1-3nm。
9.如权利要求1所述的方法，其特征在于，所述回蚀刻去除的所述隔离层的高度为3-5nm。
10.如权利要求1所述的方法，其特征在于，所述SiGe层的厚度为2-20nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310636675.0A CN104681445B (zh) | 2013-11-27 | 2013-11-27 | 制作FinFET的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310636675.0A CN104681445B (zh) | 2013-11-27 | 2013-11-27 | 制作FinFET的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104681445A true CN104681445A (zh) | 2015-06-03 |
| CN104681445B CN104681445B (zh) | 2017-11-10 |
Family
ID=53316336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310636675.0A Active CN104681445B (zh) | 2013-11-27 | 2013-11-27 | 制作FinFET的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104681445B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105047613A (zh) * | 2015-06-30 | 2015-11-11 | 上海华力微电子有限公司 | 金属栅极形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101490857A (zh) * | 2006-06-30 | 2009-07-22 | 飞思卡尔半导体公司 | 形成半导体器件的方法及其结构 |
| US20120037994A1 (en) * | 2008-03-28 | 2012-02-16 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of same |
| CN103247685A (zh) * | 2012-02-07 | 2013-08-14 | 国际商业机器公司 | 替代栅极鳍片结构和方法 |
-
2013
- 2013-11-27 CN CN201310636675.0A patent/CN104681445B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101490857A (zh) * | 2006-06-30 | 2009-07-22 | 飞思卡尔半导体公司 | 形成半导体器件的方法及其结构 |
| US20120037994A1 (en) * | 2008-03-28 | 2012-02-16 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of same |
| CN103247685A (zh) * | 2012-02-07 | 2013-08-14 | 国际商业机器公司 | 替代栅极鳍片结构和方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105047613A (zh) * | 2015-06-30 | 2015-11-11 | 上海华力微电子有限公司 | 金属栅极形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104681445B (zh) | 2017-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11081394B2 (en) | Method of making a FinFET device | |
| KR101558061B1 (ko) | Ｆｉｎｆｅｔ들 및 그 형성 방법 | |
| US8946029B2 (en) | Methods of manufacturing integrated circuits having FinFET structures with epitaxially formed source/drain regions | |
| TWI509736B (zh) | 半導體結構及其形成方法 | |
| US8936986B2 (en) | Methods of forming finfet devices with a shared gate structure | |
| US8497198B2 (en) | Semiconductor process | |
| KR20170028816A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| CN103177950A (zh) | 制造鳍器件的结构和方法 | |
| KR102419866B1 (ko) | 반도체 장치 제조 방법 | |
| CN103165428B (zh) | 制作半导体器件的方法 | |
| CN106158628B (zh) | 半导体结构及其制作工艺 | |
| CN106158748B (zh) | 半导体元件及其制作方法 | |
| US9929153B2 (en) | Method of making a FinFET device | |
| CN107731808B (zh) | 静电放电保护结构及其形成方法 | |
| CN107046056B (zh) | 鳍式场效应晶体管制造方法 | |
| CN104681445A (zh) | 制作FinFET的方法 | |
| CN103247565B (zh) | 一种浅沟槽隔离结构及其制作方法 | |
| CN107579108B (zh) | 半导体结构的形成方法 | |
| CN105575878A (zh) | 一种浅沟槽隔离结构及其制作方法 | |
| CN103165455B (zh) | 制作鳍形场效应晶体管的方法 | |
| CN103165461B (zh) | 制作半导体器件的方法 | |
| US10043888B2 (en) | Method for forming a semiconductor structure | |
| US20190221562A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN105575806A (zh) | 鳍式场效应晶体管及其制造方法 | |
| CN105336611A (zh) | 一种FinFET器件的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |