CN104658935B - 测量硅化物层片电阻值的方法及结构 - Google Patents

测量硅化物层片电阻值的方法及结构 Download PDF

Info

Publication number
CN104658935B
CN104658935B CN201310582626.3A CN201310582626A CN104658935B CN 104658935 B CN104658935 B CN 104658935B CN 201310582626 A CN201310582626 A CN 201310582626A CN 104658935 B CN104658935 B CN 104658935B
Authority
CN
China
Prior art keywords
length
layer
silicide layer
area
contact layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310582626.3A
Other languages
English (en)
Other versions
CN104658935A (zh
Inventor
林艺辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310582626.3A priority Critical patent/CN104658935B/zh
Publication of CN104658935A publication Critical patent/CN104658935A/zh
Application granted granted Critical
Publication of CN104658935B publication Critical patent/CN104658935B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种测量硅化物层片电阻值的方法及结构。所述方法包括：提供包括第一区域和第二区域的衬底；采用相同的工艺条件在所述第一区域和所述第二区域上分别形成具有第一长度的第一硅化物层和具有第二长度的第二硅化物层；采用相同的工艺条件分别在所述第一硅化物层和所述第二硅化物层上形成具有第三长度的第一接触层和具有第四长度的第二接触层，上述长度中至少有两个不同；获取所述第一硅化物层和所述第一接触层共同构成的第一电阻，以及所述第二硅化物层和所述第二接触层共同构成的第二电阻；以及根据获得的电阻以及已知的长度获取所述第一硅化物层和所述第二硅化物层的片电阻值。本发明能够提高测量精度。

Description

测量硅化物层片电阻值的方法及结构
技术领域
本发明涉及半导体制造工艺，特别涉及一种测量硅化物层片电阻值的方法及结构。
背景技术
半导体制造工艺中，为减小有源区与电极之间的接触电阻，会在有源区与电极之间形成硅化物。如今，自对准硅化物工艺越来越普及。采用自对准硅化物工艺形成的器件中，硅化物层上覆盖有一层接触层(contact)。所述接触层与所述硅化物层构成并联电路。所述接触层的电阻往往较小，因此会影响对所述硅化物层片电阻值(sheet resistance)的测量。
因此，需要一种测量硅化物层片电阻值的方法与结构，以提高测量精度。
发明内容
本发明解决的问题是提供一种测量硅化物层片电阻值的方法及结构，能够提高测量精度。
为解决上述问题，本发明提供一种测量硅化物层片电阻值的方法，包括：
提供衬底，所述衬底包括第一区域和第二区域；
采用相同的工艺条件在所述第一区域和所述第二区域上分别形成第一硅化物层和第二硅化物层，所述第一硅化物层具有第一长度，所述第二硅化物层具有第二长度；
采用相同的工艺条件分别在所述第一硅化物层和所述第二硅化物层上形成第一接触层和第二接触层，所述第一接触层具有第三长度，所述第二接触层具有第四长度，所述第一长度、第二长度、第三长度和第四长度中至少有两个不同；
获取所述第一硅化物层和所述第一接触层共同构成的第一电阻，以及所述第二硅化物层和所述第二接触层共同构成的第二电阻；以及
根据所述第一电阻、第二电阻、第一长度、第二长度、第三长度和第四长度获取所述第一硅化物层和所述第二硅化物层的片电阻值。
可选地，所述第一长度、第二长度和第三长度相等并小于所述第四长度。
可选地，所述第一长度和所述第二长度相等，所述第三长度和所述第四长度不相等并均大于所述第一长度。
可选地，还包括：分别在所述第一接触层和所述第二接触层上采用相同的工艺形成连接结构，所述连接结构包括：分别与所述第一接触层和所述第二接触层的两端相电连接的第一金属层，与所述第一金属层电连接的通孔，以及与所述通孔电连接的第二金属层。
可选地，所述第一金属层和所述第二金属层为钨。
可选地，所述第一区域和所述第二区域均包括有源区和隔离区，所述第一硅化物层和所述第二硅化物层位于有源区，所述第一接触层和所述第二接触层位于有源区和隔离区。
相应地，本发明提供一种测量硅化物层片电阻值的结构，包括：
衬底，包括第一区域和第二区域；
采用相同的工艺条件分别在所述第一区域和所述第二区域形成的第一硅化物层和第二硅化物层，所述第一硅化物层具有第一长度，所述第二硅化物层具有第二长度；以及
采用相同的工艺条件分别在所述第一硅化物层和所述第二硅化物层上形成的第一接触层和第二接触层，所述第一接触层具有第三长度，所述第二接触层具有第四长度，所述第一长度、第二长度、第三长度和第四长度中至少有两个不同。
可选地，所述第一长度、第二长度和第三长度相等并小于所述第四长度。
可选地，所述第一长度和所述第二长度相等，所述第三长度和所述第四长度不相等并均大于所述第一长度。
可选地，还包括：分别在所述第一接触层和所述第二接触层上采用相同的工艺形成的连接结构，所述连接结构包括：分别与所述第一接触层和所述第二接触层的两端相电连接的第一金属层，与所述第一金属层电连接的通孔，以及与所述通孔电连接的第二金属层。
可选地，所述第一金属层和所述第二金属层为钨。
可选地，所述第一区域和所述第二区域均包括有源区和隔离区，所述第一硅化物层和所述第二硅化物层位于有源区，所述第一接触层和所述第二接触层位于有源区和隔离区。
与现有技术相比，本发明具有以下优点：
通过将第一、第二硅化物层以及第一、第二接触层的长度设置为至少有一个不同，使得所述第一硅化物层与第一接触层的组合具有第一电阻值，所述第二硅化物层与第二接触层的组合具有第二电阻值，且所述第一电阻值与所述第二电阻值不相同。从而可以根据测得的不同的电阻值以及已知的各硅化物层、接触层的长度，获得硅化物层的片电阻值。由于在求得硅化物层的片电阻值时，考虑了对组合的电阻值具有较大影响的接触层的片电阻值，因此结果更为精确。
附图说明
图1示出了本发明实施例的测量硅化物层片电阻值的方法的流程示意图。
图2至图5示出了形成测量硅化物层片电阻值的中间结构的剖面示意图。
具体实施方式
传统的测量工艺，通过在硅化物层两端施加电压，并测得硅化物层中流经的电流，以获得硅化物层的电阻值。然而，采用自对准硅化物工艺形成的器件中，硅化物层上覆盖有一层电阻较小的接触层。若采用传统的测量工艺，获得的是硅化物层与覆盖其上的接触层构成的并联电路的电阻，测量结果不精确。
因此，发明人提供一种测量硅化物层片电阻值的方法。图1示出了本发明实施例的测量硅化物层片电阻值的方法的流程示意图，所述方法包括：
步骤S101，提供衬底，所述衬底包括第一区域和第二区域；
步骤S103，采用相同的工艺条件在所述第一区域和所述第二区域上分别形成第一硅化物层和第二硅化物层，所述第一硅化物层具有第一长度，所述第二硅化物层具有第二长度；
步骤S105，采用相同的工艺条件分别在所述第一硅化物层和所述第二硅化物层上形成第一接触层和第二接触层，所述第一接触层具有第三长度，所述第二接触层具有第四长度，所述第一长度、第二长度、第三长度和第四长度中至少有两个不同；
步骤S107，获取所述第一硅化物层和所述第一接触层共同构成的第一电阻，以及所述第二硅化物层和所述第二接触层共同构成的第二电阻；以及
步骤S109，根据所述第一电阻、第二电阻、第一长度、第二长度、第三长度和第四长度获取所述第一硅化物层和所述第二硅化物层的片电阻值。
下面将结合具体的实施例对本发明的技术方案进行详细的说明。图2至图5示出了形成测量硅化物层片电阻值的中间结构的剖面示意图。
参考图2，执行步骤S101，提供衬底20，所述衬底20包括第一区域210和第二区域230。
所述衬底20可以是一块半导体晶圆或一块半导体晶圆的一部分。一些实施例中，所述衬底20包括位于所述半导体晶圆的空白区域，即不用形成半导体器件的区域。所述第一区域210和所述第二区域230(图2中用虚线框出)分别用于形成测试结构。以下具体说明如何形成测试结构并利用形成的测试结构测量硅化物层的片电阻值。
参考图3，执行步骤S103，采用相同的工艺条件在所述第一区域210和所述第二区域230上分别形成第一硅化物层211和第二硅化物层231，所述第一硅化物层211具有第一长度，所述第二硅化物层231具有第二长度。
相同的工艺条件，是指形成所述第一硅化物层211和所述第二硅化物层231的工艺采用的材料相同，沉积、退火等工艺参数也相同，形成的硅化物层具有基本相同的材料成分以及横截面，因此大体具有相同的片电阻值。在一些实施例中，所述第一硅化物层211和所述第二硅化物层231，与半导体晶圆其他区域上形成的硅化物层(即实际所需形成的半导体器件中的硅化物层)，在同一工艺中形成。因此，测量所述第一硅化物层211和所述第二硅化物层231的片电阻值，能够获得实际所需形成的硅化物层的片电阻值。
具体地，一些实施例中，所述第一区域210和所述第二区域230分别包括第一有源区213和第二有源区233，并分别形成第一隔离区215和第二隔离区235。然后，在所述第一区域210和所述第二区域230上分别覆盖金属，例如金属镍，并进行退火。与所述第一有源区213和所述第二有源区233接触的金属在退火工艺中与硅相结合形成硅化物。与所述第一隔离区215和所述第二隔离区235接触的金属在退火工艺中未形成硅化物，并被后续例如酸洗工艺所去除。由此，形成如图3所示的结构。上述工艺步骤模拟在晶圆其他区域上形成半导体器件的过程，从而使得测试结构中的硅化物层与半导体器件中的硅化物层的片电阻值一致或基本一致。
所述第一硅化物层211具有第一长度(图3中L1所示)，所述第二硅化物层231具有第二长度(图3中L2所示)。
参考图4，执行步骤S105，采用相同的工艺条件分别在所述第一硅化物层211和所述第二硅化物层231上形成第一接触层217和第二接触层237，所述第一接触层217具有第三长度，所述第二接触层237具有第四长度，所述第一长度、第二长度、第三长度和第四长度中至少有两个不同。
在步骤S105中所述的采用相同的工艺条件，与步骤S103中所述的采用相同的工艺条件具有类似的含义，目的即分别在形成具有大体相等片电阻值的接触层。一些实施例中，所述第一接触层217和所述第二接触层237，与半导体晶圆其他区域上形成的接触层(即实际所需形成的半导体器件中的接触层)，在同一工艺中形成。一些实施例中，所述第一接触层217和所述第二接触层237的材料为钨。
如图4所示，所述第一接触层217和所述第二接触层237不仅分别覆盖所述第一硅化物层211和所述第二硅化物层231，还分别覆盖所述第一隔离区215和所述第二隔离区235。因此，所述第一接触层217具有的第三长度(图4中L3所示)和所述第二接触层237具有的第四长度(图4中L4所示)通常大于其各自对应的硅化物层的长度。当然，上述配置可以改变，例如，所述第三长度与所述第一长度相等。
所述第一长度、第二长度、第三长度和第四长度中至少有两个不同。一些实施例中，所述第一长度、第二长度和第三长度相等并小于所述第四长度。一些实施例中，所述第一长度和所述第二长度相等，所述第三长度和所述第四长度不相等并均大于所述第一长度。上述长度的具体配置均可改变，只需形成两个具有不同电阻构成的电路，即所述第一硅化物层211和所述第一接触层217构成的第一电路，以及所述第二硅化物层231和所述第二接触层237构成的第二电路。
参考图5，执行步骤S107，获取所述第一硅化物层211和所述第一接触层217共同构成的第一电阻R1，以及所述第二硅化物层231和所述第二接触层237共同构成的第二电阻R2。
一些实施例中，分别在所述第一接触层217和所述第二接触层237上形成连接结构，以施加测试电压V，并测试分别流经所述第一电路和所述第二电路的电流A1和A2。由于与所述第一电路及所述第二电路接触的是电阻较大的有源区、隔离区等结构，因此，所述测试的电阻可以近似地认为是所述第一电路和所述第二电路各自的电阻，即所述第一电阻R1和所述第二电阻R2。
如图5所示，一些实施例中，所述连接结构包括：分别与所述第一接触层217和所述第二接触层237的两端相电连接的第一金属层240，与所述第一金属层240电连接的通孔250，以及与所述通孔250电连接的第二金属层260。所述第一金属层240和所述第二金属层260的材料可以是钨。可以在形成半导体晶圆其他区域上的半导体器件的互联结构时，一并形成所述连接结构，以节省工艺步骤。
执行步骤S109，根据所述第一电阻、第二电阻、第一长度、第二长度、第三长度和第四长度获取所述第一硅化物层211和所述第二硅化物层231的片电阻值。
如上所述，所述第一硅化物层211和所述第二硅化物层231的片电阻值RS被认为是相等的，所述第一接触层217和所述第二接触层237的片电阻值RW也被认为是相等的，所述第一电路和所述第二电路的电阻构成不同，因此，可以得到两个关于电阻的方程式，只有两个未知数RS和RW，从而解出硅化物层的片电阻值RS。
下面给出几个解出硅化物层片电阻值RS的例子。
一些实施例中，参考图5，所述第一电路为长度为L1的硅化物层与长度为L1的接触层并联所形成的并联电路，再串联上长度为(L3-L1)的接触层的电路；所述第二电路为长度为L2的硅化物层与长度为L2的接触层并联所形成的并联电路，再串联上长度为(L4-L2)的接触层的电路。因此，可以获得下式(1)和下式(2)表示：
R1＝RW*(L3-L1)+(RW*L1)(RS*L1)/(RW*L1+RS*L1) 式(1)
R2＝RW*(L4-L2)+(RW*L2)(RS*L2)/(RW*L2+RS*L2) 式(2)
通过式(1)和式(2)，即可获得RS。
可以通过设置所述第一长度、第二长度、第三长度和第四长度，使得计算更为简便。
在一些实施例中，所述第一长度、第二长度和第三长度相等并小于所述第四长度，即L1＝L2＝L3<L4。因此，式(1)和式(2)可以分别简化为下式(3)和下式(4)：
R1＝(RW*L1)(RS*L1)/(RW*L1+RS*L1) 式(3)
R2＝RW*(L4-L1)+(RW*L1)(RS*L1)/(RW*L1+RS*L1) 式(4)
式(3)和式(4)相减，即可得RW＝(R2-R1)/(L4-L1)，将RW的值代入式(3)，即可得RS＝R1*(R2-R1)/(R2L1-R1L4)。
可知，通过将所述第一长度和所述第二长度设置为相等，再将R1和R2相减，即可获得RW，进而方便地获得RS。
相应地，本发明还提供一种测量硅化物层片电阻值的结构。参考图5，所述测量硅化物层片电阻值的结构包括：
衬底20，包括第一区域210和第二区域230；
采用相同的工艺条件分别在所述第一区域210和所述第二区域230形成的第一硅化物层211和第二硅化物层231，所述第一硅化物层211具有第一长度，所述第二硅化物层231具有第二长度；以及
采用相同的工艺条件分别在所述第一硅化物层211和所述第二硅化物层231上形成的第一接触层217和第二接触层237，所述第一接触层217具有第三长度，所述第二接触层237具有第四长度，所述第一长度、第二长度、第三长度和第四长度中至少有两个不同。
一些实施例中，所述测量硅化物层片电阻值的结构还可以包括分别在所述第一接触层217和所述第二接触层237上采用相同的工艺形成的连接结构，所述连接结构包括：分别与所述第一接触层217和所述第二接触层237的两端相电连接的第一金属层240，与所述第一金属层240电连接的通孔250，以及与所述通孔250电连接的第二金属层260。
所述测量硅化物层片电阻值的结构的具体配置可以参考上述测量硅化物层片电阻值的方法的实施例中的相关描述，在此不再赘述。
在一些实施例中，上述的硅化物、接触层可以分别模拟实际的半导体器件，比如MOS晶体管的源/漏区的硅化物层和接触层，所述MOS晶体管通常形成在有源区，不同有源区采用隔离槽(比如STI)。在实际形成MOS晶体管工艺中，形成源/漏区之后，会在其上形成介质层，然后在所述介质层中分别形成暴露所述源/漏区的沟槽，通过在所述沟槽中填充金属、进行退火以及酸洗等工艺，形成第一硅化物层211和第二硅化物层231，然后分别沉积金属钨，以分别形成第一接触层217和第二接触层237。本发明实施例中，所述沟槽还暴露出用于隔离有源区的隔离槽，通过调整所述沟槽的长度，可以控制所述第一长度和所述第二长度。
本发明实施例通过将第一、第二硅化物层以及第一、第二接触层的长度设置为至少有一个不同，使得所述第一硅化物层与第一接触层的组合具有第一电阻值，所述第二硅化物层与第二接触层的组合具有第二电阻值，且所述第一电阻值与所述第二电阻值不相同。从而可以根据测得的不同的电阻值以及已知的各硅化物层、接触层的长度，求得硅化物层的片电阻值。由于在求得硅化物层的片电阻值时，考虑了对组合的电阻值具有较大影响的接触层的片电阻值，由此获得的硅化物层的片电阻值更为精确地反应了实际半导体结构比如MOS晶体管的源/漏区上的硅化物层的片电阻值。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (12)

1.一种测量硅化物层片电阻值的方法，包括：
提供衬底，所述衬底包括第一区域和第二区域；
采用相同的工艺条件在所述第一区域和所述第二区域上分别形成第一硅化物层和第二硅化物层，所述第一硅化物层具有第一长度，所述第二硅化物层具有第二长度；
采用相同的工艺条件分别在所述第一硅化物层和所述第二硅化物层上形成第一接触层和第二接触层，所述第一接触层具有第三长度，所述第二接触层具有第四长度，所述第一长度、第二长度、第三长度和第四长度中至少有两个不同；
获取所述第一硅化物层和所述第一接触层共同构成的第一电阻，以及所述第二硅化物层和所述第二接触层共同构成的第二电阻；以及
根据所述第一电阻、第二电阻、第一长度、第二长度、第三长度和第四长度获取所述第一硅化物层和所述第二硅化物层的片电阻值。
2.如权利要求1所述的方法，其特征在于，所述第一长度、第二长度和第三长度相等并小于所述第四长度。
3.如权利要求1所述的方法，其特征在于，所述第一长度和所述第二长度相等，所述第三长度和所述第四长度不相等并均大于所述第一长度。
4.如权利要求1所述的方法，其特征在于，还包括：分别在所述第一接触层和所述第二接触层上形成连接结构，所述连接结构包括：分别与所述第一接触层和所述第二接触层的两端相电连接的第一金属层，与所述第一金属层电连接的通孔，以及与所述通孔电连接的第二金属层。
5.如权利要求4所述的方法，其特征在于，所述第一金属层和所述第二金属层为钨。
6.如权利要求1所述的方法，其特征在于，所述第一区域和所述第二区域均包括有源区和隔离区，所述第一硅化物层和所述第二硅化物层位于有源区，所述第一接触层和所述第二接触层位于有源区和隔离区。
7.一种用于测量硅化物层片电阻值的结构，包括：
衬底，包括第一区域和第二区域；
采用相同的工艺条件分别在所述第一区域和所述第二区域形成的第一硅化物层和第二硅化物层，所述第一硅化物层具有第一长度，所述第二硅化物层具有第二长度；以及
采用相同的工艺条件分别在所述第一硅化物层和所述第二硅化物层上形成的第一接触层和第二接触层，所述第一接触层具有第三长度，所述第二接触层具有第四长度，所述第一长度、第二长度、第三长度和第四长度中至少有两个不同。
8.如权利要求7所述的结构，其特征在于，所述第一长度、第二长度和第三长度相等并小于所述第四长度。
9.如权利要求7所述的结构，其特征在于，所述第一长度和所述第二长度相等，所述第三长度和所述第四长度不相等并均大于所述第一长度。
10.如权利要求7所述的结构，其特征在于，还包括：分别在所述第一接触层和所述第二接触层上形成的连接结构，所述连接结构包括：分别与所述第一接触层和所述第二接触层的两端相电连接的第一金属层，与所述第一金属层电连接的通孔，以及与所述通孔电连接的第二金属层。
11.如权利要求10所述的结构，其特征在于，所述第一金属层和所述第二金属层为钨。
12.如权利要求7所述的结构，其特征在于，所述第一区域和所述第二区域均包括有源区和隔离区，所述第一硅化物层和所述第二硅化物层位于有源区，所述第一接触层和所述第二接触层位于有源区和隔离区。
CN201310582626.3A 2013-11-19 2013-11-19 测量硅化物层片电阻值的方法及结构 Active CN104658935B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310582626.3A CN104658935B (zh) 2013-11-19 2013-11-19 测量硅化物层片电阻值的方法及结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310582626.3A CN104658935B (zh) 2013-11-19 2013-11-19 测量硅化物层片电阻值的方法及结构

Publications (2)

Publication Number Publication Date
CN104658935A CN104658935A (zh) 2015-05-27
CN104658935B true CN104658935B (zh) 2017-06-16

Family

ID=53249907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310582626.3A Active CN104658935B (zh) 2013-11-19 2013-11-19 测量硅化物层片电阻值的方法及结构

Country Status (1)

Country Link
CN (1) CN104658935B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673728A (zh) * 2009-08-21 2010-03-17 上海宏力半导体制造有限公司 双极型晶体管器件中接触孔或通孔电阻的测量模型和方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673728A (zh) * 2009-08-21 2010-03-17 上海宏力半导体制造有限公司 双极型晶体管器件中接触孔或通孔电阻的测量模型和方法

Also Published As

Publication number Publication date
CN104658935A (zh) 2015-05-27

Similar Documents

Publication Publication Date Title
US8232115B2 (en) Test structure for determination of TSV depth
US20110151596A1 (en) Cascaded-Based De-embedding Methodology
US10153073B2 (en) Integrated circuit (IC) including semiconductor resistor and resistance compensation circuit and related methods
JP2012204840A (ja) 界面接触抵抗の測定方法、界面接触抵抗の測定のための半導体デバイス、及びその製造方法
CN100505237C (zh) 半导体器件多层之间对准的模拟测量
TW201003880A (en) Semiconductor device comprising a chip internal electrical test structure allowing electrical measurements during the fabrication process
TW201314811A (zh) 電阻式測試結構、半導體裝置及電阻裝置之操作方法
US9076751B2 (en) Semiconductor devices with self-heating structures, methods of manufacture thereof, and testing methods
DE102005043270B4 (de) Vorrichtung zur Temperaturüberwachung von planaren Feldeffekttransistoren sowie zugehöriges Herstellungsverfahren
CN104658935B (zh) 测量硅化物层片电阻值的方法及结构
CN108257941B (zh) 半导体器件的测试结构和测试方法
KR20200078968A (ko) 반도체 장치
CN106960802B (zh) 一种半导体静态电流的测试器件及测试方法
CN205609515U (zh) 可靠性测试结构
Croes et al. Reliability concerns in copper TSV's: Methods and results
WO2023019655A1 (zh) 半导体结构及其制造方法
TW201539603A (zh) 測試器件群場效應晶體管及其測試器件群測試方法
US9470719B2 (en) Testing semiconductor devices
TW201320212A (zh) 測試鍵結構與使用此測試鍵結構以量測階段高度的方法
TWI260723B (en) Test key having a chain circuit and a Kelvin structure
JP2015170698A (ja) 半導体装置、その半導体装置の製造方法および検査方法
CN104218026A (zh) 半导体检测结构及检测方法
TWI516779B (zh) 測試積體電路和其中的通孔鏈的結構及方法
JP2002050665A (ja) 半導体薄膜の膜厚測定素子
KR20100066024A (ko) 금속-절연체-금속 커패시터의 고주파영역대 품질계수 측정 테스트 패턴 및 측정방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant