CN104637900B - 集成电路装置及其制造方法 - Google Patents

Abstract

本发明公开了一种集成电路装置及其制造方法，该集成电路装置包括一组朝一第一方向延伸的平行导体以及多个层间连接器；这些导体包括一组位于不同导体上的导电接触区域，这些导电接触区域定义一接触平面，导体延伸在接触平面下方。一组接触区域定义一条与第一方向夹出一斜角(例如小于45°或5°至27°)的线。层间连接器系与接触区域电性接触，并延伸在接触平面上方。至少某些层间连接器伏在邻接于接触区域的导电体上面，但与邻接于接触区域的导电体电性地隔离，层间连接器系与接触区域电性接触。此组平行导体可包括一组导电层，其中接触平面大致垂直于导电层。

Description

集成电路装置及其制造方法

技术领域

本发明是关于一种集成电路装置及其制造方法，特别是关于一种可避免邻近的导电层短路的连接器存取区域设计及其制造方法。

背景技术

集成电路的尺寸持续变得更小，以便配合一既定面积中的更多电路。多层集成电路已经使在一组平行导电层中的导电层的宽度，以及分离导电层的介电层的宽度缩小。然而，关于层间连接器(包括接触个别的导电层的插塞及通道)的侧向尺寸或直径常常是足够大的，以能使单一层间连接器接触两个邻近的导电层的可能性已经变成一项问题。虽然已因应于此关键所在来设计各种机构，但是没有一种对于所有情况而言都是理想的。举例而言，请参见下述共同审理中的美国专利申请案号：13/049,303，其申请日为2011年3月16日，名称为「供具有叠层接触层的IC装置用的减少的掩模数目」；及13/114,931，申请日为2011年5月24日，名称为「多层连接构造及其制造方法」。

发明内容

关于于下所讨论的各种例子，如果一个与一导电层的一特定接触区域接触的层间连接器的尺寸及/或位置被设计成使其伏在一邻近导电层的一部分上面，则不存在有伤害，因为那部分的邻近导电层并不会导电。

一种集成电路装置，包括一组平行导体及层间连接器。此组平行导体朝一第一方向延伸。导体包括一组位于不同导体上的导电接触区域。接触区域定义一接触平面，并使导体延伸在接触平面下方。一组接触区域定义一条与第一方向夹出一斜角的线。层间连接器系与接触区域电性接触，并延伸在接触平面上方。至少某些层间连接器伏在邻接于接触区域的导电体上面，但与邻接于接触区域的导电体电性地隔离，层间连接器系与这些接触区域电性接触。

另一种集成电路装置，包括多个导电层、多个介电层以及刻蚀停止层。多个导电层彼此互相平行且朝第一方向延伸。多个介电层系与多个导电层平行且交错排列。第一刻蚀停止层位于介电层及导电层之上，且不与导电层接触。

在集成电路装置的某些例子中，此组平行导体包括一组导电层，而接触平面大致垂直于导电层。在某些例子中，导电层具有大致与接触平面对准的上部边缘，且一电性绝缘材料覆盖除了接触区域以外的这些上部边缘。在某些例子中，导电层具有阶梯状的上部边缘，阶梯状的上部边缘包括接触区域及在接触平面下方的隔开的凹槽区域，而电性绝缘材料覆盖凹槽区域。在某些例子中，斜角小于45°，且可以是5°至27°。在某些例子中，接触区域沿着第一方向比沿着一垂直于第一方向及平行于接触平面的横向来得长。

一种与一集成电路装置一起使用的方法系用以于构建与导体电性接触的层间连接器，集成电路装置包括一连接器存取区域，而连接器存取区域包括朝一第一方向延伸的一组平行导体。导电接触区域系形成于不同的导体上，接触区域定义一接触平面，导体延伸在接触平面下方。此形成步骤包括：沿着一条与第一方向夹出一斜角的线来为此组接触区域定方位。层间连接器系被构建成与接触区域电性接触，层间连接器延伸在接触平面上方。至少某些层间连接器伏在邻接于接触区域的导电体上面，层间连接器系与这些接触区域电性接触；然而，这种覆盖的层间连接器系与邻近的导电体电性地隔离。

一种集成电路装置的制造方法，包括形成平行且朝第一方向延伸的多个导电层，各导电层上具有绝缘层与刻蚀停止层。形成多个介电层于多个导电层之间，介电层系与导电层交错排列。形成第一刻蚀停止层于介电层及导电层之上，且不与导电层接触。

在某些例子中，此形成步骤包括沿着此线遮蔽集成电路装置的一部分，并刻蚀未被遮蔽的导体的那些部分。在某些例子中，此形成步骤包括沿着此线遮蔽集成电路装置的一部分，并氧化未被遮蔽的导体的那些部分。在某些例子中，此形成步骤包括沿着一条与第一方向夹出小于45°的斜角的线来为此组接触区域定方位，而于其他例子中，此形成步骤包括沿着一条与第一方向夹出5°至27°的斜角的线来为此组接触区域定方位。在某些例子中，此形成步骤系被实现以构建接触区域，其沿着第一方向比沿着一垂直于第一方向及平行于接触平面的横向来得长。

在其他例子中，此形成步骤更包括：沉积一第一介电层于集成电路装置上方以覆盖接触平面；沉积一第二介电层于第一介电层上；建立一第一组沟道，其完全地通过第二介电层及部分地通过第一介电层，以能使第一组沟道具有在接触平面上方的隔开的底部，第一组沟道沿着一横贯于第一方向的第二方向被定方位；以及以与第一组沟道相交并露出这些接触区域的方式，沿着此线建立一第二中断沟道于第一介电层中，而没有通过第二介电层。第二介电层沉积步骤可能使用一种建立硬性掩模作为第二介电层的材料被实现。

通过检阅以下图式、详细说明及权利要求范围，可以理解本发明的其他实施样态及优点。

附图说明

图1为显示层间连接器如何由于层间连接器的侧向尺寸或误置或两者而可能电连接至邻近的导电层的已知技术集成电路(IC)装置的一部分的简化三维图。

图2为类似于图1的视图，其显示提供一条线的导电接触区域的概念，此条线的接触区域定义一接触平面，于接触平面的其余导电层不具有导电性。

图3显示图2的构造，其中一连串的层间连接器是从接触区域延伸并大致垂直于接触平面被定方位。

图4显示图2的构造，其中层间连接器系被配置以接触接触区域并大致平行于接触平面延伸。

图5-图8A显示用以建立与导电层接触的层间连接器的第一方法。

图5显示具有光刻胶掩模的IC装置的连接器存取区域，光刻胶掩模沿着一条与导电层的方向夹出一锐角而被定方位的线而形成于连接器存取区域的上表面上。

图5A为沿着图5的线5A-5A的简化剖面图，其显示掩模如何于那个位置沿着掩模伏在单一层间连接器上面。

图6显示在刻蚀未被掩模覆盖的导电层的部分以建立沟道之后的图5A的构造。

图6A为在移除掩模之后的图6的构造的三维视图，其显示在沟道之内的导电层的延伸部。

图7显示在一种填满沟道并覆盖被刻蚀构造的上表面的刻蚀停止材料的沉积之后的图6A的构造。

图7A-图8A显示应用至图7的构造以建立图8及图8A的构造的额外沉积、图案化及刻蚀步骤，其中层间连接器经由导电层的延伸部电连接至选择的导电层。

图9A-图11显示图5-图8A的例子的替代方案。

图9A-图9U显示一顺序的步骤，其中图5的光刻胶掩模材料系被一介电掩模材料置换，伴随着氧化所产生的构造。因此露出的导电层的上部氧化并变成导电的，从而有效地降低它们的高度，如图9L所示。然后，形成与导电层的延伸部接触的层间导体。

图10A-图11显示由图9A-图9U的步骤所产生的构造。

图12-图22显示用以建立与导电层接触的层间连接器的另一种方法。

图12显示在沉积一个包括一下介电层及一上硬性掩模层的隔离层之后，图5的IC装置的连接器存取区域，但没有光刻胶图案化的掩模。

图13为在建立一图案化的光刻胶层于硬性掩模层上之后的图12的构造的俯视平面图，其中硬性掩模层定义一连串垂直于导电层的方向被定方位的第一间隙。

图13A为在刻蚀图13的构造以于图案化的光刻胶层中的于第一间隙构建沟道之后的沿着图13的线13A-13A的剖面图，这些沟道经由硬性掩模层及经由介电层分开。

图13B为沿着图13的线13B-13B的剖面图。

图14为在移除图案化的光刻胶层之后的图13A及图13B的构造的三维视图。

图15及图15A为图14的构造的三维及俯视平面图，其显示位于定义一第二间隙的硬性掩模层上的一第二图案化的光刻胶层。如于图5所示，第二间隙系被定方位成与导电层的方向夹出一锐角，从而越过一些第一间隙。

图15B及图15C为沿着图15A的线15B-15B及15C-15C的剖面图。

图16A及图16B为在刻蚀由第二间隙(由第二图案化的光刻胶层所定义)露出的介电材料之后，沿着图16的线16A-16A及16B-16B的剖面图，藉以暴露出导电层的上端的部分。

图17及图17A为显示位于一导电层的上端的一接触区域的一例子的形状的放大局部俯视平面图。

图18、图18A及图18B为在移除第二图案化的光刻胶层且使一导电材料沉积至此构造上之后的一俯视平面图及两个剖面图，剖面图是沿着线18A-18A及18B-18B剖出。

图19A及图19B显示在移除导电材料向下至硬性掩模层以后的图18A及图18B的构造。

图20显示在一种可选择的化学机械抛光步骤以移除硬性掩模层之后的图19A的构造。

图21为图20的构造的三维视图，但是围绕导电层的延伸部及分离层间连接器的层间介电材料系被移开以显示细节。

图22显示图21的构造，但是移开层间导体以显示导电层的延伸部的位置及方位。

图23绘示依据本发明实施例的另一种集成电路装置的连接器存取区域；图23A绘示图23的接触平面；图23B绘示另一种接触平面的实施例。

图24至图30C绘示图23A的连接器存取区域的一种制造方法实施例。

图31绘示以掩模图案化接触平面的接触区域的示意图。

【符号说明】

10：连接器存取区域

11：集成电路(IC)装置

12：导电层

13：衬底

14：介电层

16：上表面

18：层间连接器/层间导体

20：宽度

22：宽度

24：组

26：接触区域

28：线、第二方向

30：接触平面

32：上表面

34：第一方向/第一维度

36：角度/锐角/斜角

38、38A：掩模

39：介电掩模

40：沟道

42：延伸部

43：刻蚀停止材料、第一刻蚀停止层

43’：第二刻蚀停止层

44：介电层

45：光刻胶掩模

46：介电掩模材料

50：上部/部分

52：鼓起部

53：刻蚀阻绝层

54：介电层

55：掩模

56：条

58：隔离层

60：介电层

62：硬性掩模层

64：光刻胶层

66：第一间隙

68：第一沟道

70：光刻胶层

72：第二间隙

74：中断沟道

76：开口部

78：上端

80：宽度

82：宽度

84：宽度

86：导电材料

87：掩模

具体实施方式

以下说明一般将参考特定构造实施例及方法。吾人应理解到，没有意图将本发明限制于详细揭露的实施例及方法，但本发明可能通过使用其他特征、元件、方法以及实施例而实行。较佳实施例系用以说明本发明，而非限制其由权利要求范围所定义的范畴。熟习本项技艺者将意识到针对以下的说明的各种等效变化。各种实施例中的相同的元件通常参考表示具有相同的参考数字。

图1为普遍已知的集成电路(IC)装置11的一连接器存取区域10的简化三维图，其包括一衬底13及一组被衬底上的介电层14隔开的平行导电层12。导电层12与介电层14延伸至IC装置11的连接器存取区域10的一上表面16。又显示的是于上表面16接触导电层12的层间连接器18。虽然导电层12的宽度20与介电层14的宽度22已持续为了更大的密度被缩小，但为了各种理由，层间连接器的侧向尺寸(包括通道(via)及插塞(plug))尚未被缩小至相同程度。因为相较于导电层12的宽度20与介电层14的宽度22而言，层间连接器18的侧向尺寸相当大，或由于层间连接器18的误置，以及有时为了两个理由，层间连接器18可能不当地电连接至邻近的导电层12。以下所讨论的各种例子处理这个问题。

图2至图4为显示本发明的基本概念的例子。

图2为类似于图1的视图，其显示在沿着一线28延伸的不同导电层12上提供一组24的导电接触区域26的概念。导电层12于连接器存取区域10的上表面16具有上表面32。此组24的接触区域26定义沿着上表面16的一接触平面30。接触平面30系被定方位成大致垂直于导电层12。除了接触区域26以外，其余的位于接触平面30的导电层12的上表面32系被制成不导电的。位于上表面32的导电层12朝一第一方向34延伸。线28横向延伸至第一方向34，最好是以一斜角36延伸至第一维度34，最好是以小于45°的斜角，而更好是以在0.1°与45°之间的斜角，且甚至更好是以5°至27°的斜角36延伸至第一维度34。适当的角度36将大幅地受垂直于一第一方向34所测量的导电层12的节距以及平行于第一方向34所测量的层间导体18的节距的影响。供层间连接器18用的典型材料包括掺杂的Si、TiN、W、TaN、Ti、Ta以及其他。供介电层14用的典型材料包括SiO₂、SiN、HfO_x、AlO以及其他高k材料。供导电层12用的典型材料包括Cu、W、Al、大量掺杂的多晶硅以及其他。

图3显示具有电连接至接触区域26且从接触区域26大致垂直地延伸以及大致垂直于接触平面30延伸的一连串的层间连接器18的图2的构造。接触区域26的限制尺寸与线28于角度36下的方向导致接触区域26彼此侧向地偏移。因此，如果与一特定接触区域26接触的一层间连接器18是按尺寸被制成及/或安置，以使其伏在一邻近导电层12的上表面32的一部分上面，则全体平安无事，其乃因为除了接触区域26以外，上表面32是不导电的。

图4显示图2的构造，于其中层间连接器18系被配置以接触接触区域26并大致垂直于第一方向34及平行于接触平面30延伸。再者，凭借接触区域26的限制尺寸、层间连接器18的限制宽度，以及角度36的选择用以维持接触区域彼此侧向地偏移，每个层间连接器18只与期望数目的导电层12电性接触，于此例子中为一个。

图5至图8显示用以建立与导电层12接触的层间连接器18的第一方法。

图5显示具有一光刻胶图案化的掩模38的IC装置11的连接器存取区域10，光刻胶图案化的掩模38沿着一条与导电层12的上表面32的方向34夹出一锐角36而被定方位的线28而形成于连接器存取区域10的上表面16上。掩模38伏在对应于图2至图4的接触区域26的导电层12的上表面32的部分上面。图5A为沿着图5的线5A-5A的简化(缩小规模)剖面图，其显示掩模38如何于那个位置沿着掩模伏在单一导电层12上面。

图6显示在刻蚀未被掩模38覆盖的导电层12的部分之后，但在移除掩模之前的图5A的构造。未被掩模38覆盖的导电层12的那些部分的刻蚀导致这样的部分被至于凹处在接触平面30下方以建立沟道40。图6A为在移除掩模38之后的图6的构造的三维视图。可看到的是于与接触平面30对准的上端，通过沟道40并具有一大致平行四边形的接触区域26的导电层12的延伸部42。接触区域26在第一方向34中具有比它们的宽度长的长度，它们的宽度系朝垂直于它们的长度的横向被测量。接触区域26将不会是真正的正多角形，但由于制造变化性及限制，譬如一般将具有圆角及并非完全直直的侧边。

图7(沿着图6A的线X-X)显示在一刻蚀停止材料43(例如氮化硅SiN)的沉积，填满沟道40并覆盖连接器存取区域10的上表面16之后的图6A的构造。图7A(沿着图6A的线X-X)以及图7B(沿着图6A的线Y-Y)显示在一介电层44沉积在刻蚀停止材料43的顶端上以及一图案化的光刻胶掩模45沉积在介电层44的顶端上之后的图7的构造。接着，未被光刻胶掩模45覆盖的介电层44的部分系被刻蚀以建立图7C的构造，其类似图7A系沿着图6A的线X-X。其次，图案化的光刻胶掩模45系被移除，而例如Cu、W、Al、大量掺杂的多晶硅以及其他的导电体系接着被沉积在图7C的构造上，以填满在未被介电层44覆盖的空间中，接着化学机械处理以建立图8所显示的层间导体18。图8A为对应于沿着图6A的线X-X的视图的图8的构造的一部分的剖面图，其系通过一层间导体18。

图9A至图11显示图5-图8A的例子的替代方案。

于此例子中，继续以下工艺。图9A及图9B为图5所显示的构造的简化的上平面及剖面图，但不具有图案化的掩模38。图9B的剖面图对应至沿着图5的线5A-5A的视图，其系通过如图2所示的接触区域26。图9C及图9D为在介电掩模材料46(例如氮化硅)的沉积之后，对应于图9A及图9B的视图。然后，光刻胶图案化的掩模38系形成于介电掩模材料46上，如图9E及图9F的上平面及剖面图所示。接着修整光刻胶图案化的掩模38以建立修整的光刻胶图案化的掩模38A，如图9G及图9H的平面及剖面图所示。然后，未被掩模38A覆盖的介电掩模材料46系被刻蚀，且掩模38A系被移除，藉以导致介电掩模39的创造，如图9I及图9J所示。接着使图9I及图9J的构造氧化，其结果系显示于图9K及图9L中。氧化步骤导致露出的导电层12的上部50氧化并变成不导电的。如图9L所示，这种氧化有效地减少导电层12的高度，除了导电层12的延伸部42系被图案化的介电掩模39所覆盖以外。氧化工艺亦建立伏在导电层12的部分50上的氧化物材料的鼓起部52。

介电掩模39系被移除，且露出表面系通过使用化学机械抛光法而完成，用以建立图9M、图9N及图9O所显示的构造。接着使一刻蚀阻绝层53(一般为氮化硅)沉积在图9M及图9N的构造上，然后使一介电层54(一般为SiO₂)沉积在刻蚀阻绝层53上。这系显示于图9P及图9Q的平面及剖面图中。图9R显示形成于刻蚀阻绝层53上的一光刻胶图案化的掩模55的侧向延伸条，其中介电层54的侧向延伸条暴露出侧向延伸间隙。图9S显示沿着图9R的线9S-9S的剖面图。在图9R的光刻胶图案化的掩模55的侧向延伸段之间的露出的介电层54与下层的刻蚀阻绝层53接着被向下刻蚀到达导电层12的延伸部42，如图9T与图9U所示。这导致介电材料的侧向延伸的隔开的条56。如从图11显而易见的，条56包括介电层54及刻蚀阻绝层53两者之条。然后，图9T及图9U的构造具有沉积在条56之间的区域中的导电材料，接着化学机械抛光法，用以建立在条56之间的层间连接器18。这是显示于图10A、图10B及图11中。

图12-图22显示用以建立与导电层接触的层间连接器的另一种方法。

图12显示在创造一个在连接器存取区域10上面的隔离层58之后的图5的IC装置11的连接器存取区域10。隔离层58包括在上表面16上面的一介电层60。一硬性掩模层62系形成在介电层60上面。供硬性掩模层62用的典型材料包括SiN、SiON、BN以及其他。

图13为在建立在硬性掩模层62上的图案化的光刻胶层64之后的图12的构造的俯视平面图。图案化的光刻胶层64定义垂直于导电层12的方向(其系垂直于第一方向34)被定方位的一连串的第一间隙66。

图13A为在刻蚀图13的构造以于图案化的光刻胶层64中的第一间隙66建立第一沟道68之后，沿着图13的线13A-13A的剖面图。第一沟道68通过硬性掩模层62并经由下层的介电层60分开。图13B为沿着图13的线13B-13B的图13A的构造的剖面图。图14为在移除图案化的光刻胶层64之后的图13A及图13B的构造的三维视图。

图15及图15A为图14的构造的三维视图及缩小尺寸俯视平面图，其显示在硬性掩模层62上的一第二图案化的光刻胶层70。光刻胶层70具有一第二间隙72，其位置及方向将定义线28的方向及位置。如在图5中所示，第二间隙系以与导电层12的方向34夹出一锐角36而被定方位，从而越过隔离层58中的一些第一沟道68。图15B及图15C为沿着图15A的线15B-15B及15C-15C的剖面图。

图16为对应于图15A的俯视平面图，而图16A及图16B为在刻蚀介电层60的介电材料的那些部分之后，对应于图15B及图15C的剖面图。然而，不像用以建立第一沟道68的刻蚀步骤，因第二图案化的光刻胶层70的第二间隙72而露出的硬性掩模层62的那些部分并未在此步骤中被刻蚀。这样做就会在介电层60中建立一第二中断沟道74。第二中断沟道74沿着导电层露出位于不同位置的导电层12的上端78的段，从而建立接触区域26。第一沟道68与第二中断沟道74的组合构建从硬性掩模层62延伸向下至接触区域26的开口部76。

图17及图17A为显示位于一导电层的上端的一接触区域26的一例子的大致长方形形状的放大视图。接触区域26主要由导电层12的宽度80与第一沟道68的宽度82所定义。宽度82定义接触区域26的长度，而宽度80定义接触区域的宽度。此外，由宽度80、82所定义的基本长方形形状，系被沿着线28延伸的第二中断沟道74的宽度84所修正。图17的接触区域26的特定形状取决于一些因素，包括角度36、宽度80、82以及第二间隙72的宽度。如上参考图6所述，接触区域26一般将具有圆角及侧边，而由于制造变化性及限制，其并非完全直直的。

图18、图18A及图18B为在移除第二图案化的光刻胶层70且使一导电材料86(例如Cu、W、Al或大量掺杂的多晶硅)沉积至此构造上之后的俯视平面图以及沿着线18A-18A及18B-18B的两个剖面图。这样做就会导致导电材料86覆盖硬性掩模层62并填满开口部76。依此方式，导电材料86被电连接至导电层12的接触区域26。

图19A及图19B为类似于图18A及图18B的视图，并显示在移除导电材料86向下至硬性掩模层62以构建导电层12的延伸部42及电连接至延伸部42的层间连接器18以后的图18至图18B的构造。这一般是由化学机械抛光法所达成。图20显示在一可选择的化学机械抛光法步骤以移除硬性掩模层62以后的图19A及图19B的构造。

图21为图20的构造的三维视图，但是围绕延伸部42且在层间连接器18之间的层间介电材料被移除以显示细节。图22显示图21的构造，再者不但层间介电材料被移除，而且移除层间连接器18以显示沿着线28延伸的延伸部42。

图23绘示本发明的另一实施例的集成电路装置的连接器存取区域。连接器存取区域10与图8所示的连接器存取区域类似，在衬底13上具有平行交错排列的导电层12与介电层14。多个层间连接器18设置于导电层12与介电层14的上方，并被隔离层58分开。导电层12透过延伸部42，在接触区域26与层间连接器18电性连接。

图23A绘示图23的连接器存取区域的接触平面，也就是连接器存取区域10忽略层间连接器后18的上视图。图23A的接触平面与图6A的接触平面相似，其差异的处主要在于，图23A的接触区域26/延伸部42顶端的形状为矩形而非平行四边形。矩形的接触区域26/延伸部42的联机朝第二方向28延伸，第二方向28与导电层12的延伸方向(第一方向34)具有不为零的角度36。实际应用上，矩形的接触区域26/延伸部42较容易设计掩模以及图案化，但接触区域26的形状可为任意多边形，并不加以限制。

此外，接触区域26/延伸部42的联机可以不只一条。请参照图23B的接触平面，其接触区域26/延伸部42可构成多条沿着第二方向28延伸的联机。通过将接触区域/延伸部42设计成矩形，且与导电层12的延伸方向(第一方向34)呈角度36，能够在接触区域26/延伸部42预定形成位置的附近保留较多空间，图案化接触区域26/延伸部42时便可在掩模上进行更精密的光学邻近修正(optical proximity correction,OPC)，提高工艺良率。

以下以图24至图30C示范说明图23A的连接器存取区域的一种制造方法。其中整数编号的图式为结构的上视图，编号为A的图式为沿着A-A线(接触区域的延伸方向)的剖面图，编号为B的图式为沿着B-B线(垂直导电层延伸方向)的剖面图，编号为C的图式为沿着C-C线(导电层延伸方向)的剖面图。

请参照图24及图24A，其中图24A为沿着图24A-A线(之后将形成接触区域26的部份)位置的剖面图。此步骤中，系利用二氧化硅SiO₂/氮化硅SiN作为硬性掩模层62，形成间隔排列的多个导电层12。多个导电层12沿着第一方向34延伸，例如可作为存储器的位线(word line,WL)。

接着，如图25及图25A所示，沉积介电材料(例如二氧化硅)于导电层12的间隙之中，并以化学机械研磨(chemical mechanical polishing,CMP)及回蚀(etch back)之类的方法，形成与导电层12交错排列的多个介电层14。介电层14系与导电层12等高或高于导电层12，可选用介电常数k较低的材质。

接着，如图26图及图26A所示，沉积刻蚀停止材料(例如SiN)覆盖介电层14与硬性掩模层62，再以CMP或回蚀之类的方式除去多余的刻蚀停止材料，形成第一刻蚀停止层43，并移除硬性掩模层62上的氮化硅。本例中，第一刻蚀停止层43系位于介电层14之上，以及两个邻近导电层12的间隙之上，且第一刻蚀停止层43不与导电层12接触。各个第一刻蚀停止层43的两侧实质上对准介电层14的两侧，但本揭露并不限制于此，只要第一刻蚀停止层43的位置高于介电层14与导电层12即可。此结构将刻蚀停止层43的位置上移至超过导电层12，由于介电层14(例如二氧化硅SiO₂)较刻蚀停止层43(例如是氮化硅SiN)具有较低的介电常数k以及较高的势垒高(barrier high)，此设计能够降低邻近导电层12间的电容C，进而使连接器存取区域的功耗(E＝1/2*CV2)、RC延迟(RC delay)与漏电流(leakagecurrent)下降。

接着，请参照图27图、图27A及图27B，其中图27B为沿着图27的B-B线位置的剖面图。此步骤中依序形成介电层44与第二刻蚀停止层43’，覆盖于图26的整个结构上。介电层44是以电性绝缘材料形成，材料可以与介电层14相同或不同；第二刻蚀停止层43’的材料可以与第一刻蚀停止层43相同或不同。然后，以一光刻胶掩模(未绘示)用微影刻蚀方式刻蚀第二刻蚀停止层43’，定义接触区域26的位置。接触区域26的位置暴露出底下的介电层44。

再来，请参照图28、图28A、图28B及图28C，其中图28C为沿着图28的C-C线位置的剖面图。此步骤中于第二刻蚀停止层43’及介电层44上再沉积一层氧化物，作为隔离层58。隔离层58可作为后续形成的多个层间连接器的分隔物。然后以光刻胶掩模45形成多个垂直第一方向34(导电层12延伸方向)的第一间隙66，第一间隙66系对应接触区域的位置。

接着，如图29、图29A、图29B及图29C，沿着此些图案化的第一间隙66刻蚀隔离层68。可选用对氮化硅及二氧化硅有选择性的刻蚀液，也就是会刻蚀二氧化硅而不刻蚀氮化硅。如此一来，大部分的刻蚀会在到达第二刻蚀停止层43’时停止，形成如图29C的第一沟道68。然而如图29A所示，由于接触区域26位置的第二刻蚀停止层43’已经预先去除，刻蚀会继续向下进行，形成开口部76，暴露导电层12。

再来，如图30、图30A、图30B及图30C所示，于第一沟道68及开口部76沉积导电材料，于开口部76处形成延伸部42，且于第一沟道68处形成层间连接器18，最后去除光刻胶掩模45，便完成如图23所示的内联机结构。多个导电层12仅在接触区域26通过延伸部42与层间连接器18电性连接，而接触区域26以外的导电层12被介电层44保护而绝缘，且各导电层12的接触区域26呈斜线排列(A-A线，第二方向28)。如此设计使接触区域26的面积能够缩小，且可防止邻近的导电层因层间连接器造成的短路。

请参照图31，其绘示以掩模87图案化接触区域26的示意图(图27所示步骤)。由于设备及工艺精密度的限制，掩模87不一定能刚好对准导电层12，接触区域26的宽度Y1不必与导电层12的宽度Y2完全相同，可预留部份缓冲值，但也不能太大以免连接到邻近导电层，造成短路。一实施例中，接触区域的宽度Y1系介于1-1.5倍的导电层宽度Y2，而接触区域的长度X2系介于2-20倍的导电层宽度Y2。

值得注意的是，上述实施例虽以多层导电层的集成电路装置为例，但实际应用并不限于多层导电层。这样的连接器存取区域设计可以用于一般包括字线/位线的接触区、内连接结构，或高密度的双重曝光图案化(double pattern process)。

本实施例的连接器存取区域的接触区域旁具有空间(图31)，图案化前能够在掩模上进行足够的光学邻近修正，使显影出来的图案更加精确。此外，通过将连接器存取区域的导电层与层间连接器的电性连接点以延伸部限制在接触区域，能避免邻近导电层短路。更甚者，由于刻蚀停止层的位置超过导电层(图26A)，可降低导电层间的电容，连接器存取区域整体具有较低的功耗、RC延迟与漏电流。

虽然本发明系参考上述实施例及例子而揭露，但吾人应理解到这些例子系意图被解释成例示意义而非限制意义。吾人考虑到熟习本项技艺者将轻易思及修改及组合，修改及组合将在本发明的精神及以下权利要求范围的范畴之内。

Claims (8)

1.一种集成电路装置，包括：

至少一导电层，这些导电层朝一第一方向延伸；

至少一介电层，系与这些导电层平行且交错排列；

至少一第一刻蚀停止层，位于这些介电层及这些导电层之上，且不与这些导电层接触；

多个延伸部，位于这些导电层上且与这些导电层电性连接，各该延伸部的顶端为一接触区域，这些接触区域的联机朝一第二方向延伸，该第二方向与该第一方向具有不为零的一夹角，其中这些接触区域定义一接触平面，这些导电层系于该接触平面下方延伸；以及

多个层间连接器，延伸在该接触平面上方，这些层间连接器与这些接触区域电性连接，并与邻接于这些接触区域的这些导电层电性绝缘。

2.根据权利要求1所述的集成电路装置，更包括：

一电性绝缘材料，覆盖这些导电层与这些延伸部电性连接以外的部份。

3.根据权利要求1所述的集成电路装置，其中这些接触区域的形状为多边形。

4.根据权利要求1所述的集成电路装置，其中各该导电层的宽度为Y，各该接触区域的宽度系介于Y-1.5Y之间。

5.一种集成电路装置的制造方法，包括：

形成朝一第一方向延伸的多个导电层，这些导电层系彼此间隔排列；

形成多个介电层于这些导电层之间，这些介电层系与这些导电层交错排列；

形成多个第一刻蚀停止层于这些介电层及这些导电层之上，且不与这些导电层接触；

形成多个延伸部，这些延伸部位于这些导电层上且与这些导电层电性连接，各该延伸部的顶端为一接触区域，这些接触区域的联机朝一第二方向延伸，该第二方向与该第一方向具有不为零的一夹角，其中这些接触区域定义一接触平面，这些导电层系于该接触平面下方延伸；以及

形成多个层间连接器，延伸在该接触平面上方，这些层间连接器与这 些接触区域电性连接，并与邻接于这些接触区域的这些导电层电性绝缘。

6.根据权利要求5所述的集成电路装置的制造方法，其中这些接触区域的形状为多边形。

7.根据权利要求5所述的集成电路装置的制造方法，其中各该导电层的间距为Y，各该接触区域的宽度系介于Y-1.5Y之间。

8.根据权利要求5所述的集成电路装置的制造方法，其中各该接触区域的长度为各该接触区域的宽度的2-20倍。