CN104616983A - 背面金属化工艺方法 - Google Patents

背面金属化工艺方法 Download PDF

Info

Publication number
CN104616983A
CN104616983A CN201510052284.3A CN201510052284A CN104616983A CN 104616983 A CN104616983 A CN 104616983A CN 201510052284 A CN201510052284 A CN 201510052284A CN 104616983 A CN104616983 A CN 104616983A
Authority
CN
China
Prior art keywords
evaporation chamber
metal layer
semiconductor substrate
metal level
predetermined temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510052284.3A
Other languages
English (en)
Other versions
CN104616983B (zh
Inventor
傅荣颢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201510052284.3A priority Critical patent/CN104616983B/zh
Publication of CN104616983A publication Critical patent/CN104616983A/zh
Application granted granted Critical
Publication of CN104616983B publication Critical patent/CN104616983B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C23C14/28—Vacuum evaporation by wave energy or particle radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的背面金属化工艺方法，包括：提供半导体衬底，将所述半导体衬底置于蒸镀腔室中，对所述蒸镀腔室抽真空；打开所述蒸镀腔室内的卤素灯，所述蒸镀腔室内的温度升到第一预定温度；保持所述第一预定温度，在所述半导体衬底的背面沉积一第一金属层，所述第一金属层与所述半导体衬底背面接触的部分形成一合金层；关闭所述蒸镀腔室内的所述卤素灯，将蒸镀腔室内的温度降至第二预定温度。本发明的背面金属化工艺方法，可以在生长金属层的同时，在超高真空的条件下，形成合金层，避免金属层被氧化或者剥落。

Description

背面金属化工艺方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种背面金属化工艺方法。
背景技术
在IGBT(Insulated gate bipolar transistor，绝缘栅双极性晶体管)以其驱动功率小、饱和压降低的优势，在直流电压600V以上的变频器、开关电源、照明电路和牵引传动电路领域得到广泛应用。
IGBT器件制造流程中，通常需要在衬底的背面形成背面合金结构，用作引出电极。通常，在衬底背面沉积金属层之后，需要进行一快速退火过程，使得金属层与衬底之间形成合金，从而降低金属层与衬底之间的欧姆接触电阻和势垒电压，否则IGBT器件的导通压降将明显增大。
背面金属层进行退火过程的工艺条件要求在适当的温度和氛围下，保证金属层不能发生氧化及其它化学反应，从而影响合金效果甚至导致金属层膜剥落。但是，在常压N2环境工艺下，由于O2不能完全杜绝，温度稍高时金属层氧化、剥落就容易发生。
发明内容
本发明的目的在于，提供一种背面金属化工艺方法，在半导体衬底背面形成合金层，并保证不会发生金属层的剥落。
为解决上述技术问题，本发明提供一种背面金属化工艺方法，包括：
提供半导体衬底，将所述半导体衬底置于蒸镀腔室中，对所述蒸镀腔室抽真空；
打开所述蒸镀腔室内的卤素灯，所述蒸镀腔室内的温度升到第一预定温度；
保持所述第一预定温度，在所述半导体衬底的背面沉积一第一金属层，所述第一金属层与所述半导体衬底的背面相接触的部分形成一合金层；
关闭所述蒸镀腔室内的所述卤素灯，将所述蒸镀腔室内的温度降至第二预定温度。
可选的，所述卤素灯照射的时间为3min-5min，使得所述蒸镀腔室内的温度升到所述第一预定温度。
可选的，所述第一预定温度为300℃-400℃。
可选的，所述第一金属层在所述半导体衬底背面的生长速率为
可选的，所述第二预定温度为100℃-150℃。
可选的，所述第一金属层的厚度为小于等于200nm，所述第一金属层的材料为铝材料。
可选的，所述蒸镀腔室内的温度降至所述第二预定温度之后，在所述第一金属层表面沉积第二金属层、第三金属层和第四金属层。
可选的，所述第二金属层的厚度为20nm-200nm，所述第二金属层的材料为钛材料。
可选的，所述第三金属层的厚度为100nm-700nm，所述第三金属层的材料为镍材料。
可选的，所述第四金属层的厚度为100nm-1000nm，所述第四金属层的材料为银材料。
本发明提供的背面金属化工艺方法，在生长第一金属层时，先将蒸镀腔室内的温度升到第一预定温度，使得在沉积第一金属层时，半导体衬底的背面保持第一预定温度，第一金属层在沉积时与半导体衬底之间形成一合金层。因此，本发明的背面金属化工艺方法，可以在生长金属层的同时，形成合金层，避免金属层被氧化或者剥落。
附图说明
图1为本发明一实施例中背面和金工艺的方法流程图；
图2为本发明一实施例背面和金工艺的方法制备的半导体结构的剖面图。
具体实施方式
下面将结合示意图对本发明的背面金属化工艺方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供一种背面金属化工艺方法，包括：提供半导体衬底，将所述半导体衬底置于蒸镀腔室中，对所述蒸镀腔室抽真空；打开所述蒸镀腔室内的卤素灯，所述蒸镀腔室内的温度升到第一预定温度；保持所述第一预定温度，在所述半导体衬底的背面沉积一第一金属层，所述第一金属层与所述半导体衬底背面接触的部分形成一合金层；关闭所述蒸镀腔室内的所述卤素灯，蒸镀腔室内的温度降至第二预定温度。在生长第一金属层时，先将蒸镀腔室内的温度升到第一预定温度，使得在沉积第一金属层时，半导体衬底的背面保持第一预定温度，第一金属层在沉积时与半导体衬底之间形成一合金层。因此，本发明的背面金属化工艺方法，可以在生长金属层的同时，在超高真空的条件下，形成合金层，避免金属层被氧化或者剥落。
下文结合图1以及图2对本发明的背面金属化工艺方法进行具体说明。
执行步骤S1，参考图2所示，提供半导体衬底10，将所述半导体衬底10置于蒸镀腔室中，用于在所述半导体衬底10的背面生长金属层。对所述蒸镀腔室抽真空，使得生长金属层的过程在超高真空的条件下进行，可以尽量保证蒸镀腔室中不含有空气，不会氧化金属层。
执行步骤S2，打开所述蒸镀腔室内的卤素灯，调节卤素灯的功率，一般为20kw-50kw，使得所述蒸镀腔室内的温度升到第一预定温度。在本实施例中，设定所述第一预定温为300℃-400℃，采用卤素灯照射3min-5min，使得卤素灯进行热辐射，所述蒸镀腔室内的温度升到所述第一预定温度。
执行步骤S3，采用卤素灯照射，使得所述蒸镀腔室内一直保持所述第一预定温度，在所述半导体衬底10的背面沉积一第一金属层11。在本实施例中，所述第一金属层11在所述半导体衬底10背面生长的速率为较佳的，所述第一金属层11的速率应该尽量较大，使得所述第一金属层11在所述半导体衬底10的背面快速生长。所述第一金属层11的厚度控制在小于等于200nm，所述第一金属层11的材料为铝材料。生长第一金属层11时，所述半导体衬底10的背面的温度维持在300℃-400℃，使得所述第一金属层11与所述半导体衬底10的背面相接触的部分能够在该温度下形成一合金层12。本实施例中，所述合金层12为铝硅合金。可以理解的是，所述合金层12可以减小所述第一金属层11与所述半导体衬底10之间的接触电阻，并且可以使得第一金属层11与所述半导体衬底10之间形成牢固的膜层粘附力，防止金属层的剥落。
本发明中，可以在生长第一金属层11的同时，形成合金层12，并且，蒸镀腔室内一直保持超高真空，可以避免第一金属层11以及后续生长的金属层被氧化，并且避免现有技术中所需的退火过程产生的金属层剥落。
执行步骤S4，关闭所述蒸镀腔室内的卤素灯，将所述蒸镀腔室内的温度降至第二预定温度。在本实施例中，所述第二预定温度为100℃-150℃。较佳的，在本发明中，所述蒸镀腔室内的温度降低到所述第二预定温度后，在所述第一金属层11上依次沉积第二金属层13、第三金属层14、第四金属层15。在本实施例中，根据工艺需要，所述第二金属层13的厚度为20nm-200nm，所述第二金属层12的材料为钛材料。所述第三金属层14的厚度为100nm-700nm，所述第三金属层14的材料为镍材料。所述第四金属层15的厚度为100nm-1000nm，所述第四金属层15的材料为银材料。
所述第一金属层11、所述第二金属层13、所述第三金属层14以及所述第四金属层15共同形成IGBT器件的背面金属结构，用于IGBT器件的背面引出电极。在生长所述第一金属层11时，已经生长了一层合金层12，因此不需要再进行一单独的退火工艺，因此，所述半导体衬底10的背面金属结构不会产生氧化，或者剥落缺陷。
在本实施中，还可以仅在所述第一金属层11上依次生长所述第二金属层13、所述第四金属层15，而不生长所述第三金属层14，只要可以实现本发明中在IGBT器件背面引出电极，亦在本发明保护的思想范围之内。
最后，当所述蒸镀腔室内的温度降到100℃以下时，开腔取出所述半导体衬底10，进行后续的工艺流程。
综上所述，本发明提供的背面金属化工艺方法，可以在生长第一金属层的同时，在超高真空的条件下，在半导体衬底背面形成合金层，降低金属结构与半导体衬底之间的接触电阻，并且不需要在形成金属结构之后退火生长合金层，也就避免金属结构在退火过程中被氧化，或者剥落等现象，提高工艺效率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种背面金属化工艺方法，其特征在于，包括：
提供半导体衬底，将所述半导体衬底置于蒸镀腔室中，对所述蒸镀腔室抽真空；
打开所述蒸镀腔室内的卤素灯，所述蒸镀腔室内的温度升到第一预定温度；
保持所述第一预定温度，在所述半导体衬底的背面沉积一第一金属层，所述第一金属层与所述半导体衬底的背面相接触的部分形成一合金层；
关闭所述蒸镀腔室内的所述卤素灯，将所述蒸镀腔室内的温度降至第二预定温度。
2.如权利要求1所述的背面金属化工艺方法，其特征在于，所述卤素灯照射的时间为3min-5min，使得所述蒸镀腔室内的温度升到所述第一预定温度。
3.如权利要求1所述的背面金属化工艺方法，其特征在于，所述第一预定温度为300℃-400℃。
4.如权利要求1所述的背面金属化工艺方法，其特征在于，所述第一金属层在所述半导体衬底背面的生长速率为
5.如权利要求1所述的背面金属化工艺方法，其特征在于，所述第二预定温度为100℃-150℃。
6.如权利要求1所述的背面金属化工艺方法，其特征在于，所述第一金属层的厚度为小于等于200nm，所述第一金属层的材料为铝材料。
7.如权利要求1所述的背面金属化工艺方法，其特征在于，所述蒸镀腔室内的温度降至所述第二预定温度之后，在所述第一金属层表面沉积第二金属层、第三金属层和第四金属层。
8.如权利要求7所述的背面金属化工艺方法，其特征在于，所述第二金属层的厚度为20nm-200nm，所述第二金属层的材料为钛材料。
9.如权利要求7所述的背面金属化工艺方法，其特征在于，所述第三金属层的厚度为100nm-700nm，所述第三金属层的材料为镍材料。
10.如权利要求7所述的背面金属化工艺方法，其特征在于，所述第四金属层的厚度为100nm-1000nm，所述第四金属层的材料为银材料。
CN201510052284.3A 2015-01-31 2015-01-31 背面金属化工艺方法 Active CN104616983B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510052284.3A CN104616983B (zh) 2015-01-31 2015-01-31 背面金属化工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510052284.3A CN104616983B (zh) 2015-01-31 2015-01-31 背面金属化工艺方法

Publications (2)

Publication Number Publication Date
CN104616983A true CN104616983A (zh) 2015-05-13
CN104616983B CN104616983B (zh) 2017-11-24

Family

ID=53151379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510052284.3A Active CN104616983B (zh) 2015-01-31 2015-01-31 背面金属化工艺方法

Country Status (1)

Country Link
CN (1) CN104616983B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104992965A (zh) * 2015-05-25 2015-10-21 上海华虹宏力半导体制造有限公司 Igbt背面金属化退火的工艺方法
CN106298482A (zh) * 2015-05-29 2017-01-04 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050045469A1 (en) * 2003-08-29 2005-03-03 Northrop Grumman Corporation Titanium foil metallization product and process
CN101503791A (zh) * 2008-05-09 2009-08-12 深圳深爱半导体有限公司 半导体芯片金硅焊料的合金工艺
CN102496572A (zh) * 2011-12-29 2012-06-13 江苏宏微科技有限公司 快恢复外延型二极管及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050045469A1 (en) * 2003-08-29 2005-03-03 Northrop Grumman Corporation Titanium foil metallization product and process
CN101503791A (zh) * 2008-05-09 2009-08-12 深圳深爱半导体有限公司 半导体芯片金硅焊料的合金工艺
CN102496572A (zh) * 2011-12-29 2012-06-13 江苏宏微科技有限公司 快恢复外延型二极管及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104992965A (zh) * 2015-05-25 2015-10-21 上海华虹宏力半导体制造有限公司 Igbt背面金属化退火的工艺方法
CN104992965B (zh) * 2015-05-25 2018-04-17 上海华虹宏力半导体制造有限公司 Igbt背面金属化退火的工艺方法
CN106298482A (zh) * 2015-05-29 2017-01-04 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
CN104616983B (zh) 2017-11-24

Similar Documents

Publication Publication Date Title
JP2020145444A (ja) エレクトロルミネッセンス表示装置
JP2020036041A (ja) 結晶性積層構造体および半導体装置
CN102938413B (zh) AlGaN/GaN异质结增强型器件及其制作方法
WO2016075927A1 (ja) 新規な積層体
WO2017112057A1 (en) Method and apparatus for making p-channel thin film transistors for oled and led active matrix flat panel displays
WO2013186749A1 (en) Method for depositing a group iii nitride semiconductor film
CN102157565A (zh) 一种薄膜晶体管的制作方法
CN105765698A (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
CN109037050B (zh) 基于TiN的GaN基HEMT无金欧姆接触电极的制备方法
CN103606516A (zh) GaN基高电子迁移率晶体管的低温无金欧姆接触的制作方法
CN102683423A (zh) 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
CN101381891B (zh) 一种制备MgZnO单晶薄膜的方法
WO2019118473A1 (en) Methods for transistor epitaxial stack fabrication
CN104616983A (zh) 背面金属化工艺方法
CN101685776B (zh) 一种改善ZnO薄膜欧姆接触的方法
JP2011138971A (ja) エピタキシャルウェハ、それを用いたトランジスタ、発光素子、およびエピタキシャルウェハの製造方法
CN210897292U (zh) 氮化镓外延层及半导体器件
CN105349953B (zh) 热氧化Zn3N2：III族元素制备p-型氧化锌的方法
CN103928345A (zh) 离子注入形成n型重掺杂漂移层台面的碳化硅umosfet器件制备方法
CN109346530A (zh) 基于石墨烯插入层结构的GaN基肖特基势垒二极管SBD器件及制备方法
CN111128710A (zh) GaN HEMT无金低粗糙度欧姆接触电极的制备方法
CN116093143A (zh) 一种集成misfet栅控功能和场板功能的氮化镓肖特基二极管及其制作方法
US10658359B2 (en) Semiconductor device
CN108538970A (zh) 一种发光二极管的制备方法
CN114141767A (zh) 一种IGZO晶体管和GaN HEMT栅控电路的集成结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant