CN104616956A - 等离子体刻蚀设备及方法 - Google Patents

等离子体刻蚀设备及方法 Download PDF

Info

Publication number
CN104616956A
CN104616956A CN201310541608.0A CN201310541608A CN104616956A CN 104616956 A CN104616956 A CN 104616956A CN 201310541608 A CN201310541608 A CN 201310541608A CN 104616956 A CN104616956 A CN 104616956A
Authority
CN
China
Prior art keywords
wafer
chamber
etching
reaction chamber
location hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310541608.0A
Other languages
English (en)
Other versions
CN104616956B (zh
Inventor
杨盟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing North Microelectronics Co Ltd
Original Assignee
Beijing North Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing North Microelectronics Co Ltd filed Critical Beijing North Microelectronics Co Ltd
Priority to CN201310541608.0A priority Critical patent/CN104616956B/zh
Priority to PCT/CN2014/089042 priority patent/WO2015067125A1/zh
Publication of CN104616956A publication Critical patent/CN104616956A/zh
Application granted granted Critical
Publication of CN104616956B publication Critical patent/CN104616956B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67751—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a single workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种等离子体刻蚀设备及方法，等离子体刻蚀设备包括综合工艺腔室；综合工艺腔室包括转台、转台轴、升降卡盘、沉积反应腔室与刻蚀反应腔室；转台上设置多个晶片卡槽，晶片卡槽用于放置晶片；每个沉积反应腔室或每个刻蚀反应腔室分别对应一个升降卡盘；转台轴带动转台将晶片卡槽中的晶片分别多次交替转到沉积反应腔室和刻蚀反应腔室，并由所述升降卡盘推进所述沉积反应腔室和刻蚀反应腔室，经多次薄膜沉积及刻蚀。达到提高刻蚀选择比的目的。

Description

等离子体刻蚀设备及方法
技术领域
本发明涉及等离子体刻蚀设备领域，特别是涉及一种刻蚀深度较大的等离子体刻蚀设备及等离子体刻蚀方法。
背景技术
现有技术中，等离子体干法刻蚀技术中，多采用SF6、C4F8、C5F8等氟基气体作为刻蚀反应气体，为了得到所需要的图形，需要采用其他材料作为刻蚀的掩膜，掩膜材料包含光刻胶、硅、金属等。
由于MEMS器件多要求刻蚀深度较大，因此在刻蚀工艺设计中，需要考虑到晶片与掩膜之间的刻蚀选择比。为了在有限的掩膜厚度下达到更大的刻蚀深度，需要尽可能提高刻蚀选择比。提高刻蚀选择比的方式可以通过掩膜材料的选择或优化刻蚀工艺流程。
在追求刻蚀选择比的同时，为了保障产能，降低生产成本，刻蚀速率也是需要考虑的重要因素。而通常在保障刻蚀形貌的前提下，提高刻蚀速率的方向一般与提高刻蚀选择比的方向相反。
单一步骤进行刻蚀所能达到的最大的刻蚀选择比约为30:1左右，无法满足刻蚀深度较高的应用。
鉴于上述缺陷，本发明人经过长时间的研究和实践终于获得了本发明创造。
发明内容
基于此，有必要提供一种能够获得较高的晶片相对于掩膜的刻蚀选择比和较高的刻蚀速率的等离子体刻蚀设备及刻蚀方法。
本发明的一种等离子体刻蚀设备，包括综合工艺腔室；
所述综合工艺腔室包括转台、转台轴、升降卡盘、沉积反应腔室与刻蚀反应腔室；
所述转台上设置多个晶片卡槽，所述晶片卡槽用于放置晶片；
每个所述沉积反应腔室或每个刻蚀反应腔室分别对应一个所述升降卡盘；
所述转台轴带动所述转台将所述晶片卡槽中的晶片分别多次交替转到所述沉积反应腔室和所述刻蚀反应腔室，并由所述升降卡盘将晶片推进所述沉积反应腔室和所述刻蚀反应腔室；
在所述沉积反应腔室内，晶片进行薄膜沉积；在所述刻蚀反应腔室内，晶片进行刻蚀。
在其中一种实施例中，所述沉积反应腔室包括第一底座、第一内壁与上电极气体分配板；
所述第一底座与所述上电极气体分配板分别置于所述第一内壁的两端开口上；
所述上电极气体分配板通过第一射频匹配器与第一射频源相连接，用于导入射频功率；所述上电极气体分配板上罩设用于提供稳定的射频功率的第一射频屏蔽盒；所述上电极气体分配板还连接用于提供工艺气体的第一气体盒；
所述第一内壁上连接第一真空管道。
在其中一种实施例中，所述刻蚀反应腔室包括第二底座、第二内壁与射频线圈；
所述第二底座与所述射频线圈分别置于所述第二内壁的两端开口上；
所述射频线圈通过第二射频匹配器与第二射频源相连接，用于导入射频功率；所述射频线圈上罩设用于提供稳定的射频功率的第二射频屏蔽盒；所述射频线圈还连接用于提供工艺气体的第二气体盒；
所述第二内壁上连接第二真空管道。
在其中一种实施例中，所述第一底座上设置第一定位孔；所述第二底座上设置第二定位孔；
所述第一定位孔和所述第二定位孔的下方分别设置一个所述升降卡盘；
所述升降卡盘上升时，将所述转台的晶片卡槽中的晶片分别推进所述第一定位孔或所述第二定位孔中；
所述升降卡盘下降时，将晶片从所述第一定位孔或所述第二定位孔送回所述转台的晶片卡槽中；
在所述第一定位孔和所述第二定位孔处分别设置第一密封圈和第二密封圈。
在其中一种实施例中，所述的等离子体刻蚀设备还包括装卸腔室与传输腔室；
晶片置于所述装卸腔室内，通过所述传输腔室送入所述综合工艺腔室；
晶片在所述综合工艺腔室内经多次薄膜沉积与刻蚀后，再通过所述传输腔室送回所述装卸腔室。
在其中一种实施例中，所述晶片卡槽的数量为四的倍数；
每四个所述晶片卡槽为一组，每组所述晶片卡槽分别对应一个所述沉积反应腔室和一个所述刻蚀反应腔室。
本发明的一种等离子体刻蚀方法，工作步骤如下：
步骤A，晶片送入到所述综合工艺腔室的所述转台的所述晶片卡槽；
步骤B，驱动所述综合工艺腔室的所述转台轴转动，交替带动所述转台到对应于所述综合工艺腔室中的所述沉积反应腔室或者所述刻蚀反应腔室的位置，所述综合工艺腔室的所述升降卡盘将晶片推进到所述沉积反应腔室或所述刻蚀反应腔室；
步骤C，晶片在所述沉积反应腔室内，进行薄膜沉积；或者晶片在所述刻蚀反应腔室内，进行刻蚀；
重复步骤B和步骤C，直至达到所需的刻蚀深度。
在其中一种实施例中，所述步骤A还包括如下步骤：
步骤A’，晶片置于所述装卸腔室内，通过所述传输腔室送入所述综合工艺腔室。
在其中一种实施例中，薄膜沉积采用PECVD方式。
在其中一种实施例中，步骤A包括下列步骤：
步骤A1，晶片固定于所述晶片卡槽内，所述转台将晶片旋转到所述第一定位孔的下方，所述第一定位孔下方的所述升降卡盘将晶片推进所述第一定位孔；
步骤A2，顺序将所述装卸腔室内的晶片通过所述传输腔室送入所述综合工艺腔室，固定于所述晶片卡槽内，直至所述综合工艺腔室内的晶片数量等于所述晶片卡槽的数量；
步骤C包括如下步骤C’，所述转台将经过薄膜沉积的晶片旋转到所述第二定位孔的下方，所述第二定位孔下方的所述升降卡盘将晶片推进所述第二定位孔。
在其中一种实施例中，所述第一气体盒的工艺气体为三甲基铝、N2O、H2O、Ar、O2、N2和C3F8中的任一种；
所述第二气体盒的工艺气体为SF6、CF4、C2F6、C4F8、C5F8、CHF3、CH2F2、CH3F和O2中的任一种。
在其中一种实施例中，所述第一气体盒的工艺气体为三甲基铝、N2O与N2；
所述第二气体盒的工艺气体为SF6。
在其中一种实施例中，所述沉积反应腔室通入三甲基铝流量范围为100-1000sccm；通入N2O流量范围为200-2000sccm；通入N2流量范围为200-2000sccm；气体的气压范围为200-3000mT。
在其中一种实施例中，所述三甲基铝流量范围为500-800sccm；通入所述N2O流量范围为500-1500sccm；通入所述N2流量范围为500-1500sccm；气体的气压范围为600-1000mT。
在其中一种实施例中，所述刻蚀反应腔室通入SF6流量范围为10-2000sccm；气体的气压范围为5-200mT。
在其中一种实施例中，所述SF6流量范围为50-500sccm；气体的气压范围为5-50mT。
在其中一种实施例中，所述第一射频源功率范围为50-1000W；
所述第二射频源的功率范围为100-5000W；偏压射频功率范围为50-1000W。
在其中一种实施例中，所述第一射频源功率范围为50-500W；
所述第二射频源的功率范围为1500-3000W；偏压射频功率范围为200-500W。
在其中一种实施例中，所述第一定位孔下方的升降卡盘的温度范围为300-1000℃；
所述第二定位孔下方的升降卡盘的温度范围为10-100℃。
在其中一种实施例中，所述第一定位孔下方的升降卡盘的温度范围为500-800℃；
所述第二定位孔下方的升降卡盘的温度范围为20-80℃。
与现有技术比较本发明的有益效果在于：等离子体刻蚀设备能够达到较高的刻蚀选择比，同时能保证较高的刻蚀速率。工艺过程简单。
附图说明
图1为本发明的等离子体刻蚀设备的实施例一的示意图；
图2为本发明的综合工艺腔室的示意图；
图3为本发明的沉积反应腔室的示意图；
图4为本发明的刻蚀反应腔室的示意图；
图5为本发明的等离子体刻蚀设备的实施例二的示意图；
图6为本发明的刻蚀方法中覆盖了掩膜的晶圆基底的示意图；
图7为本发明的刻蚀方法中覆盖了掩膜和光刻胶的晶圆基底的示意图；
图8为本发明的刻蚀方法中在覆盖了掩膜和光刻胶的晶圆基底上定义了待刻蚀图形的示意图；
图9为本发明的刻蚀方法中定义了待刻蚀图形的晶圆基底去除光刻胶的示意图；
图10为本发明的刻蚀方法中在沉积反应腔室内晶片沉积了薄膜的示意图；
图11为本发明的刻蚀方法中在刻蚀反应腔室内晶片进行刻蚀的示意图；
图12为本发明的刻蚀方法中在刻蚀反应腔室内晶片完成刻蚀的示意图；
图13为本发明的刻蚀方法中完成刻蚀后晶片去除掩膜的示意图。
具体实施方式
为了解决刻蚀选择比较低的问题，提出了一种等离子体刻蚀设备及刻蚀方法来实现较高的刻蚀选择比及较高的刻蚀速率。
以下结合附图，对本发明上述的和另外的技术特征和优点作更详细的说明。
请参阅图1所示，其为本发明的等离子体刻蚀设备的实施例一的示意图，等离子体刻蚀设备包括装卸腔室100、传输腔室200与综合工艺腔室300。
晶片10置于装卸腔室100内，通过传输腔室200送入综合工艺腔室300。
综合工艺腔室300包括沉积反应腔室500与刻蚀反应腔室600，在综合工艺腔室300内，晶片经多次薄膜沉积与刻蚀，再通过传输腔室200送回装卸腔室100。
待加工的晶片放入晶片盒内，晶片盒首先放入装卸腔室100内，随后装卸腔室100进行抽真空作业，达到真空状态；晶片经由传输腔室200传入综合工艺腔室300，进行工艺加工；加工完毕后，晶片经由传输腔室200传回装卸腔室100。待装卸腔室100内的所有晶片加工完毕，装卸腔室100进行冲气动作至大气压，随后取出晶片盒。
请参阅图2所示，其为本发明的综合工艺腔室的示意图，综合工艺腔室300还包括转台400与转台轴402。转台400上设置多个晶片卡槽401，转台400绕转台轴402作可控旋转。
请参阅图3所示，其为本发明的沉积反应腔室的示意图，沉积反应腔室500包括第一底座507、第一内壁501与上电极气体分配板502。
第一底座507与上电极气体分配板502分别置于第一内壁501的两端开口上；上电极气体分配板502导入射频功率；第一底座507上设置第一定位孔。
在其中一种实施例中，上电极气体分配板502上罩设第一射频屏蔽盒509。
在其中一种实施例中，上电极气体分配板502通过第一射频匹配器504与第一射频源505相连接；第一射频匹配器504和第一射频源505共同用于提供稳定的射频功率。
上电极气体分配板502还连接第一气体盒503，第一气体盒503用于为沉积反应室提供工艺气体。
上电极气体分配板502为铝或不锈钢材料，用于将工艺气体均匀输送到沉积反应腔室500内，同时作为电极将射频功率导入沉积反应腔室500内。
在其中一种实施例中，第一内壁501上连接第一真空管道506。第一真空管道506与真空泵相连，用于为沉积反应腔室500提供真空。
工艺加工时，晶片10由升降卡盘310承载上升至腔室底座507位置，晶片10的上部外沿与第一密封圈508接触，实现沉积反应腔室500与综合工艺腔室300其它部分的隔离。
请参阅图4所示，其为本发明的刻蚀反应腔室的示意图，刻蚀反应腔室600包括第二底座608、第二内壁601与射频线圈605。
第二底座608与射频线圈605分别置于第二内壁601的两端开口上；射频线圈605导入射频功率；第二底座608上设置第二定位孔。
在其中一种实施例中，射频线圈605上罩设第二射频屏蔽盒611。
在其中一种实施例中，射频线圈605通过第二射频匹配器606与第二射频源607相连接；第二射频匹配器606和第二射频源607共同用于提供稳定的射频功率，通过射频线圈605将射频功率导入刻蚀反应室内。
射频线圈605还连接第二气体盒604，第二气体盒604用于为刻蚀反应腔室600提供工艺气体。
在其中一种实施例中，第二内壁601上连接第二真空管道610，第二真空管道610与真空泵相连，用于为刻蚀反应腔室600提供真空。
介质窗602为石英或陶瓷材料，用于隔离真空，并能透过射频功率。气体喷嘴603用于将工艺气体通入反应室内。工艺加工时，晶片10由升降卡盘310承载，上升至第一底座608位置，晶片10的上部外沿与第二密封圈609接触，实现刻蚀反应腔室600与工艺腔室300其它部分的隔离。
请结合图2所示，综合工艺腔室300还包括两个升降卡盘310，两个升降卡盘分别置于第一定位孔和第二定位孔的下方。
升降卡盘310上升时，将转台400的晶片卡槽401中的晶片分别推进第一定位孔或第二定位孔中；升降卡盘310下降时，将晶片从第一定位孔或第二定位孔送回转台400的晶片卡槽401中。
升降卡盘310用于在工艺过程中承载晶片10，并提供射频偏压和温度控制。
在其中一种实施例中，晶片卡槽401的数量为四的倍数；每四个所述晶片卡槽为一组，每组所述晶片卡槽分别对应一个所述沉积反应腔室和一个所述刻蚀反应腔室。本实施例中综合工艺腔室300包括一个所述沉积反应腔室和一个所述刻蚀反应腔室，转台400上设置四个晶片卡槽401，用于承载四个晶片10。
综合工艺腔室300还包括插板阀301、综合工艺腔室壁302、真空管道303、波纹管311与卡盘基座312。
插板阀301用于隔离综合工艺腔室300和传输腔室200。
真空管道303与真空泵体相连，用于为综合工艺腔室300提供真空。
波纹管311将升降卡盘310与腔室外部隔离，并能随卡盘基座312升降。
工艺加工时，转台400将待加工的晶片10旋转至对应的沉积反应腔室500的第一定位孔或刻蚀反应腔室600的第二定位孔下方，随后升降卡盘310升起，将晶片10推升至沉积反应腔室500或刻蚀反应腔室600内，开展工艺加工。
晶片10加工完毕后，升降卡盘310降下，将晶片10放回晶片卡槽401；转台400旋转至下一位置，重复上述工序，最终完成晶片盒内所有晶片的加工。
请参阅图5所示，其为本发明的等离子体刻蚀设备的实施例二的示意图，本实施例中沉积反应腔室500和刻蚀反应腔室600数量各增加为两个，沉积反应腔室500和刻蚀反应腔室600彼此间隔排列。转台400上设置八个晶片卡槽401，用于承载八个晶片10。
请参阅图6至图9所示，图6为本发明的刻蚀方法中覆盖了掩膜的晶圆基底的示意图，图7为本发明的刻蚀方法中覆盖了掩膜和光刻胶的晶圆基底的示意图，图8为本发明的刻蚀方法中在覆盖了掩膜和光刻胶的晶圆基底上定义了待刻蚀图形的示意图，图9为本发明的刻蚀方法中定义了待刻蚀图形的晶圆基底去除光刻胶的示意图，先后在晶圆基底1上覆盖掩膜2和光刻胶3，然后利用光刻胶3曝光和掩膜2刻蚀定义待刻蚀图形，最后去除光刻胶3。
请参阅图10至图13所示，图10为本发明的刻蚀方法中在沉积反应腔室内晶片沉积了薄膜的示意图，图11为本发明的刻蚀方法中在刻蚀反应腔室内晶片进行刻蚀的示意图，图12为本发明的刻蚀方法中在刻蚀反应腔室内晶片完成刻蚀的示意图，图13为本发明的刻蚀方法中完成刻蚀后晶片去除掩膜的示意图，待加工的晶片10为覆盖了掩膜2的晶圆基底1，采用PECVD的方式在晶片10的表面沉积一层薄膜4，以薄膜4为掩膜刻蚀晶圆基底1，直至薄膜4基本消耗完毕。
重复上述步骤，直至晶圆基底1达到要求的刻蚀深度，完成刻蚀的晶片10利用酸溶液去除剩余的掩膜2。
上述等离子体刻蚀设备的实施例一采用的等离子体刻蚀方法如下：
步骤A，晶片送入到所述综合工艺腔室300的所述转台400的所述晶片卡槽401；
步骤B，驱动所述综合工艺腔室300的所述转台轴402转动，交替带动所述转台400到对应于所述综合工艺腔室300中的所述沉积反应腔室500或者所述刻蚀反应腔室600的位置，所述综合工艺腔室300的所述升降卡盘310将晶片推进到所述沉积反应腔室500或所述刻蚀反应腔室600；
步骤C，晶片在所述沉积反应腔室500内，进行薄膜沉积；或者晶片在所述刻蚀反应腔室600内，进行刻蚀；
重复步骤B和步骤C，直至达到所需的刻蚀深度。
在其中一种实施例中，所述步骤A还包括如下步骤：
步骤A’，晶片置于所述装卸腔室100内，通过所述传输腔室200送入所述综合工艺腔室300。
在其中一种实施例中，步骤A包括下列步骤：
步骤A1，晶片固定于所述晶片卡槽401内，所述转台将晶片旋转到所述第一定位孔的下方，所述第一定位孔下方的所述升降卡盘310将晶片推进所述第一定位孔；
步骤A2，顺序将所述装卸腔室100内的晶片通过所述传输腔室200送入所述综合工艺腔室300，固定于所述晶片卡槽401内，直至所述综合工艺腔室300内的晶片数量等于所述晶片卡槽401的数量；
步骤C包括如下步骤C’，所述转台400将经过薄膜沉积的晶片旋转到所述第二定位孔的下方，所述第二定位孔下方的所述升降卡盘310将晶片推进所述第二定位孔。
其中薄膜沉积采用PECVD方式。
为了达到更好的刻蚀效果，待刻蚀晶片10的掩膜2为金属Al，采用PECVD方式在晶片10的表面沉积一层Al2O3薄膜4，由于Al2O3材料具有较高的耐刻蚀性能，刻蚀选择比可以高达100：1，可以达到所需的刻蚀深度。
当然，待刻蚀晶片10的掩膜2也可以选择其他材料。
以本发明的等离子体刻蚀设备的实施例一为例，转台400设置四个晶片卡槽401，综合工艺腔室300中设置沉积反应腔室500和刻蚀反应腔室600各一个，详细描述其工作步骤：
第一片晶片固定于晶片卡槽401内，转台400将第一片晶片旋转到第一定位孔的下方，第一定位孔下方的升降卡盘310将第一片晶片推进第一定位孔。同时，第二片晶片置于装卸腔室100内，通过传输腔室200送入综合工艺腔室300，固定于空闲的晶片卡槽401内。
第一定位孔下方的升降卡盘310将第一片晶片送回晶片卡槽401内。
转台400将第二片晶片旋转到第一定位孔的下方，第一定位孔下方的升降卡盘310将第二片晶片推进第一定位孔。同时，第三片晶片置于装卸腔室100内，通过传输腔室200送入综合工艺腔室300，固定于空闲的晶片卡槽401内。
转台400将第一片晶片旋转到第二定位孔的下方，第二定位孔下方的升降卡盘310将第一片晶片推进第二定位孔。同时，转台400将第三片晶片旋转到第一定位孔的下方，第一定位孔下方的升降卡盘310将第三片晶片推进第一定位孔。
第四片晶片置于装卸腔室100内，通过传输腔室200送入综合工艺腔室300，固定于空闲的晶片卡槽401内。
四个晶片10在综合工艺腔室300中交替进行薄膜沉积和刻蚀这两个工艺，刻蚀深度不断增加，直至达到所需的刻蚀深度。
最后依次将四个晶片10传出，开始下一批四个晶片的加工。
在刻蚀过程中，第一气体盒503提供的工艺气体为三甲基铝、N2O、H2O、Ar、O2、N2和C3F8中的任一种，优选三甲基铝、N2O与N2。
沉积反应腔室500通入三甲基铝流量范围为100-1000sccm，优选500-800sccm；通入N2O流量范围为200-2000sccm，优选500-1500sccm；通入N2流量范围为200-2000sccm，优选500-1500sccm。
工艺气体的气压范围为200-3000mT，优选600-1000mT。
第一射频源505的功率范围为50-1000W，优选50-500W。
第二气体盒604提供的工艺气体为SF6、CF4、C2F6、C4F8、C5F8、CHF3、CH2F2、CH3F和O2中的任一种，优选SF6。
刻蚀反应腔室600通入SF6流量范围为10-2000sccm，优选50-500sccm。
工艺气体的气压范围5-200mT，优选5-50mT。
第二射频源607的功率范围为100-5000W，优选1500-3000W；偏压射频功率范围为50-1000W，优选200-500W。
第一定位孔下方的升降卡盘310的温度范围为300-1000℃，优选500-800℃。
第二定位孔下方的升降卡盘310的温度范围为10-100℃，优选20-80℃。
图5所示的设置了八个晶片卡槽401的等离子体刻蚀设备实施例二的刻蚀方法依此规律类推。等离子体刻蚀设备的工艺过程简单，能通过多次的薄膜沉积和刻蚀过程，得到较高的晶片相对于掩膜的刻蚀选择比，同时能兼顾刻蚀速率。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (20)

1.一种等离子体刻蚀设备，其特征在于，包括综合工艺腔室；
所述综合工艺腔室包括转台、转台轴、升降卡盘、沉积反应腔室与刻蚀反应腔室；
所述转台上设置多个晶片卡槽，所述晶片卡槽用于放置晶片；
每个所述沉积反应腔室或每个刻蚀反应腔室分别对应一个所述升降卡盘；
所述转台轴带动所述转台将所述晶片卡槽中的晶片分别多次交替转到所述沉积反应腔室和所述刻蚀反应腔室，并由所述升降卡盘将晶片推进所述沉积反应腔室和所述刻蚀反应腔室；
在所述沉积反应腔室内，晶片进行薄膜沉积；在所述刻蚀反应腔室内，晶片进行刻蚀。
2.根据权利要求1所述的等离子体刻蚀设备，其特征在于，所述沉积反应腔室包括第一底座、第一内壁与上电极气体分配板；
所述第一底座与所述上电极气体分配板分别置于所述第一内壁的两端开口上；
所述上电极气体分配板通过第一射频匹配器与第一射频源相连接，用于导入射频功率；所述上电极气体分配板上罩设用于提供稳定的射频功率的第一射频屏蔽盒；所述上电极气体分配板还连接用于提供工艺气体的第一气体盒；
所述第一内壁上连接第一真空管道。
3.根据权利要求2所述的等离子体刻蚀设备，其特征在于，所述刻蚀反应腔室包括第二底座、第二内壁与射频线圈；
所述第二底座与所述射频线圈分别置于所述第二内壁的两端开口上；
所述射频线圈通过第二射频匹配器与第二射频源相连接，用于导入射频功率；所述射频线圈上罩设用于提供稳定的射频功率的第二射频屏蔽盒；所述射频线圈还连接用于提供工艺气体的第二气体盒；
所述第二内壁上连接第二真空管道。
4.根据权利要求3所述的等离子体刻蚀设备，其特征在于，
所述第一底座上设置第一定位孔；所述第二底座上设置第二定位孔；
所述第一定位孔和所述第二定位孔的下方分别设置一个所述升降卡盘；
所述升降卡盘上升时，将所述转台的晶片卡槽中的晶片分别推进所述第一定位孔或所述第二定位孔中；
所述升降卡盘下降时，将晶片从所述第一定位孔或所述第二定位孔送回所述转台的晶片卡槽中；
在所述第一定位孔和所述第二定位孔处分别设置第一密封圈和第二密封圈。
5.根据权利要求1所述的等离子体刻蚀设备，其特征在于，还包括装卸腔室与传输腔室；
晶片置于所述装卸腔室内，通过所述传输腔室送入所述综合工艺腔室；
晶片在所述综合工艺腔室内经多次薄膜沉积与刻蚀后，再通过所述传输腔室送回所述装卸腔室。
6.根据权利要求1所述的等离子体刻蚀设备，其特征在于，所述晶片卡槽的数量为四的倍数；
每四个所述晶片卡槽为一组，每组所述晶片卡槽分别对应一个所述沉积反应腔室和一个所述刻蚀反应腔室。
7.一种等离子体刻蚀方法，其特征在于，使用权利要求1至6任一项所述的等离子体刻蚀设备，工作步骤如下：
步骤A，晶片送入到所述综合工艺腔室的所述转台的所述晶片卡槽；
步骤B，驱动所述综合工艺腔室的所述转台轴转动，交替带动所述转台到对应于所述综合工艺腔室中的所述沉积反应腔室或者所述刻蚀反应腔室的位置，所述综合工艺腔室的所述升降卡盘将晶片推进到所述沉积反应腔室或所述刻蚀反应腔室；
步骤C，晶片在所述沉积反应腔室内，进行薄膜沉积；或者晶片在所述刻蚀反应腔室内，进行刻蚀；
重复步骤B和步骤C，直至达到所需的刻蚀深度。
8.根据权利要求7所述的等离子体刻蚀方法，其特征在于，所述步骤A还包括如下步骤：
步骤A’，晶片置于所述装卸腔室内，通过所述传输腔室送入所述综合工艺腔室。
9.根据权利要求8所述的等离子体刻蚀方法，其特征在于，薄膜沉积采用PECVD方式。
10.根据权利要求8所述的等离子体刻蚀方法，其特征在于，步骤A包括下列步骤：
步骤A1，晶片固定于所述晶片卡槽内，所述转台将晶片旋转到所述第一定位孔的下方，所述第一定位孔下方的所述升降卡盘将晶片推进所述第一定位孔；
步骤A2，顺序将所述装卸腔室内的晶片通过所述传输腔室送入所述综合工艺腔室，固定于所述晶片卡槽内，直至所述综合工艺腔室内的晶片数量等于所述晶片卡槽的数量；
步骤C包括如下步骤C’，所述转台将经过薄膜沉积的晶片旋转到所述第二定位孔的下方，所述第二定位孔下方的所述升降卡盘将晶片推进所述第二定位孔。
11.根据权利要求7所述的等离子体刻蚀方法，其特征在于，所述第一气体盒的工艺气体为三甲基铝、N2O、H2O、Ar、O2、N2和C3F8中的任一种；
所述第二气体盒的工艺气体为SF6、CF4、C2F6、C4F8、C5F8、CHF3、CH2F2、CH3F和O2中的任一种。
12.根据权利要求11所述的等离子体刻蚀方法，其特征在于，所述第一气体盒的工艺气体为三甲基铝、N2O与N2；
所述第二气体盒的工艺气体为SF6。
13.根据权利要求11所述的等离子体刻蚀方法，其特征在于，所述沉积反应腔室通入三甲基铝流量范围为100-1000sccm；通入N2O流量范围为200-2000sccm；通入N2流量范围为200-2000sccm；气体的气压范围为200-3000mT。
14.根据权利要求13所述的等离子体刻蚀方法，其特征在于，所述三甲基铝流量范围为500-800sccm；通入所述N2O流量范围为500-1500sccm；通入所述N2流量范围为500-1500sccm；气体的气压范围为600-1000mT。
15.根据权利要求11所述的等离子体刻蚀方法，其特征在于，所述刻蚀反应腔室通入SF6流量范围为10-2000sccm；气体的气压范围为5-200mT。
16.根据权利要求15所述的等离子体刻蚀方法，其特征在于，所述SF6流量范围为50-500sccm；气体的气压范围为5-50mT。
17.根据权利要求7所述的等离子体刻蚀方法，其特征在于，所述第一射频源功率范围为50-1000W；
所述第二射频源的功率范围为100-5000W；偏压射频功率范围为50-1000W。
18.根据权利要求17所述的等离子体刻蚀方法，其特征在于，所述第一射频源功率范围为50-500W；
所述第二射频源的功率范围为1500-3000W；偏压射频功率范围为200-500W。
19.根据权利要求7所述的等离子体刻蚀方法，其特征在于，
所述第一定位孔下方的升降卡盘的温度范围为300-1000℃；
所述第二定位孔下方的升降卡盘的温度范围为10-100℃。
20.根据权利要求19所述的等离子体刻蚀方法，其特征在于，
所述第一定位孔下方的升降卡盘的温度范围为500-800℃；
所述第二定位孔下方的升降卡盘的温度范围为20-80℃。
CN201310541608.0A 2013-11-05 2013-11-05 等离子体刻蚀设备及方法 Active CN104616956B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310541608.0A CN104616956B (zh) 2013-11-05 2013-11-05 等离子体刻蚀设备及方法
PCT/CN2014/089042 WO2015067125A1 (zh) 2013-11-05 2014-10-21 等离子体刻蚀设备及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310541608.0A CN104616956B (zh) 2013-11-05 2013-11-05 等离子体刻蚀设备及方法

Publications (2)

Publication Number Publication Date
CN104616956A true CN104616956A (zh) 2015-05-13
CN104616956B CN104616956B (zh) 2017-02-08

Family

ID=53040888

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310541608.0A Active CN104616956B (zh) 2013-11-05 2013-11-05 等离子体刻蚀设备及方法

Country Status (2)

Country Link
CN (1) CN104616956B (zh)
WO (1) WO2015067125A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106937472A (zh) * 2015-12-29 2017-07-07 中微半导体设备(上海)有限公司 等离子体处理装置及等离子体处理方法
CN112466757A (zh) * 2020-11-24 2021-03-09 北京北方华创微电子装备有限公司 薄膜沉积方法及基片
CN113555268A (zh) * 2021-07-14 2021-10-26 北京北方华创微电子装备有限公司 半导体工艺设备及刻蚀方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0709877A1 (en) * 1993-05-20 1996-05-01 Hitachi, Ltd. Plasma processing method
JPH08139071A (ja) * 1994-11-07 1996-05-31 Hitachi Ltd 半導体製造方法および装置
US20030045098A1 (en) * 2001-08-31 2003-03-06 Applied Materials, Inc. Method and apparatus for processing a wafer
US20040106302A1 (en) * 2002-12-03 2004-06-03 Bong-Jun Jang Method for forming PE-TEOS layer of semiconductor integrated circuit device
US20060032833A1 (en) * 2004-08-10 2006-02-16 Applied Materials, Inc. Encapsulation of post-etch halogenic residue
CN1747139A (zh) * 2004-09-10 2006-03-15 茂德科技股份有限公司 改善原子层沉积工艺的方法及装置
CN101131927A (zh) * 2006-08-22 2008-02-27 兰姆研究有限公司 增强等离子体蚀刻性能的方法
CN101743341A (zh) * 2007-07-12 2010-06-16 应用材料股份有限公司 用于等离子体增强的化学气相沉积和斜边蚀刻的系统
CN101736326A (zh) * 2008-11-26 2010-06-16 中微半导体设备(上海)有限公司 电容耦合型等离子体处理反应器
CN203038898U (zh) * 2012-12-31 2013-07-03 中微半导体设备(上海)有限公司 半导体基片处理系统

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0709877A1 (en) * 1993-05-20 1996-05-01 Hitachi, Ltd. Plasma processing method
JPH08139071A (ja) * 1994-11-07 1996-05-31 Hitachi Ltd 半導体製造方法および装置
US20030045098A1 (en) * 2001-08-31 2003-03-06 Applied Materials, Inc. Method and apparatus for processing a wafer
US20040106302A1 (en) * 2002-12-03 2004-06-03 Bong-Jun Jang Method for forming PE-TEOS layer of semiconductor integrated circuit device
US20060032833A1 (en) * 2004-08-10 2006-02-16 Applied Materials, Inc. Encapsulation of post-etch halogenic residue
CN1747139A (zh) * 2004-09-10 2006-03-15 茂德科技股份有限公司 改善原子层沉积工艺的方法及装置
CN101131927A (zh) * 2006-08-22 2008-02-27 兰姆研究有限公司 增强等离子体蚀刻性能的方法
CN101743341A (zh) * 2007-07-12 2010-06-16 应用材料股份有限公司 用于等离子体增强的化学气相沉积和斜边蚀刻的系统
CN101736326A (zh) * 2008-11-26 2010-06-16 中微半导体设备(上海)有限公司 电容耦合型等离子体处理反应器
CN203038898U (zh) * 2012-12-31 2013-07-03 中微半导体设备(上海)有限公司 半导体基片处理系统

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106937472A (zh) * 2015-12-29 2017-07-07 中微半导体设备(上海)有限公司 等离子体处理装置及等离子体处理方法
CN112466757A (zh) * 2020-11-24 2021-03-09 北京北方华创微电子装备有限公司 薄膜沉积方法及基片
CN113555268A (zh) * 2021-07-14 2021-10-26 北京北方华创微电子装备有限公司 半导体工艺设备及刻蚀方法

Also Published As

Publication number Publication date
CN104616956B (zh) 2017-02-08
WO2015067125A1 (zh) 2015-05-14

Similar Documents

Publication Publication Date Title
KR102502793B1 (ko) 멀티-스테이션 프로세싱 및 전-프로세싱 스테이션 및/또는 후-프로세싱 스테이션을 갖는 컴팩트 기판 프로세싱 툴
CN101465283B (zh) 等离子体处理装置以及等离子体处理方法
US9153442B2 (en) Processing systems and methods for halide scavenging
JP2016540372A (ja) 基板処理装置
CN102522305B (zh) 等离子体处理装置及聚焦环组件
TWI585025B (zh) Vacuum lock system and its handling method for substrate
TWI693654B (zh) 用於靜電吸附基板支撐件之軟性吸附及解吸附之方法
US20030219986A1 (en) Substrate carrier for processing substrates
CN104616956A (zh) 等离子体刻蚀设备及方法
JP2004288704A (ja) プラズマ処理装置
CN104282519B (zh) 等离子体处理装置的清洁方法
CN107195525B (zh) 一种电感耦合等离子体刻蚀设备
KR102382823B1 (ko) 에어 홀을 갖는 링 부재 및 그를 포함하는 기판 처리 장치
JP2006310883A (ja) プラズマ処理装置およびそのクリーニング方法
TWI826845B (zh) 多壓雙極性靜電夾持
US11702738B2 (en) Chamber processes for reducing backside particles
US20030021657A1 (en) Semiconductor-manufacturing device having buffer mechanism and method for buffering semiconductor wafers
JP4754609B2 (ja) 処理装置およびそのクリーニング方法
CN114203506B (zh) 一种等离子体处理装置及其方法
TWI788073B (zh) 等離子體處理裝置
CN208433366U (zh) 一种刻蚀设备
US20230029265A1 (en) Reactive cleaning of substrate support
TW202125672A (zh) 半導體處理設備及腔室間傳送口結構
WO1999053534A1 (fr) Systeme de traitement
WO2023150043A1 (en) Sidewall passivation for plasma etching

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: 100176 No. 8 Wenchang Avenue, Beijing economic and Technological Development Zone

Patentee after: Beijing North China microelectronics equipment Co Ltd

Address before: 100176 Beijing economic and Technological Development Zone, Beijing, Wenchang Road, No. 8, No.

Patentee before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing

CP03 Change of name, title or address