CN104604137B - 驱动器电路及减小电信号驱动器的功耗的方法 - Google Patents

Abstract

一种电路，可以包括被配置成接收信号的输入节点以及被配置成与负载耦合的输出节点。该电路还可以包括耦合在输入节点与输出节点之间的第一电路。所述第一电路可以被配置成接收信号以及在输出节点上以第一电压来驱动该信号。该电路还可以包括与输出节点相耦合的有源器件以及与有源器件和输入节点相耦合的第二电路。所述第二电路可以被配置成接收信号以及以第二电压来向有源器件驱动该信号。

Description

驱动器电路及减小电信号驱动器的功耗的方法

技术领域

本发明涉及一种驱动器电路及减小电信号驱动器的功耗的方法。

背景技术

通过实施驱动器电路，可以通过电连接器将一个电路产生的电信号经由印刷电路板(PCB)迹线、或者经由其他某种类型的传输线路驱动到另一个电路。例如，驱动器电路可以将时钟和数据恢复电路产生的电信号驱动到钟控数据处理设备。

在一些情况中，驱动器电路可以被配置有在驱动器电路驱动电信号前对该信号进行放大的预驱动器。此外，在一些情况中，驱动器电路可以包括位于输出节点的附加电路，用于在输出节点发送预抽头和/或后抽头电信号以及所驱动的电信号。在将所驱动的电信号驱动至另一电路时，所述预抽头和/或后抽头电信号可以补偿所驱动的电信号的信号损失。

位于集成电路或特定设备内部的驱动器电路会耗费该集成电路或特定设备的大量功率。特别是，带有用于发送预抽头和/或后抽头电信号的预驱动器和/或附加电路的驱动器电路将会消耗集成电路或特定设备的大量功率。

这里请求保护的主题不限于解决只在如上所述的环境中存在的缺陷的实施例或者只在如上所述的环境中操作的实施例。相反，提供本背景技术部分是说明可以实施这里描述的一些实施例的例示技术领域。

发明内容

一些例示实施例主要涉及驱动器电路。

在一个例示实施例中，电路可以包括被配置成接收信号的输入节点以及被配置成与负载耦合的输出节点。该电路还可以包括耦合在输入节点与输出节点之间的第一电路。所述第一电路可以被配置成接收信号以及在输出节点上以第一电压来驱动该信号。该电路还可以包括与输出节点相耦合的有源器件以及与有源器件和输入节点相耦合的第二电路。所述第二电路可以被配置成接收信号以及以第二电压来向有源器件驱动该信号。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，所述第二电压与第一电压近似相等。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，第一电路输出的几乎所有电流都被驱动到负载。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，第二电路包括在中间节点上与辅助负载相耦合的辅助驱动电路，所述有源器件在该中间节点上与第二电路相耦合。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，所述辅助负载包括电感器。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，所述辅助驱动电路包括在辅助驱动电路节点上与第二晶体管相耦合的第一晶体管，所述第一晶体管和第二晶体管以渥尔曼放大器的形式配置。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，第一预抽头电路或第一后抽头电路与辅助驱动电路节点相耦合。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，该电路还包括与在第二电路和有源器件之间的中间节点相耦合的第一预抽头电路或第一后抽头电路。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，该电路还包括与输出节点相耦合的第二预抽头电路或第二后抽头电路。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，该有源器件包括具有栅极、源极和漏极的晶体管，其中栅极与第二电路相耦合，源极与输出节点相耦合，以及漏极与电压源相耦合。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，所述晶体管是金属氧化物半导体场效应管晶体管，其中通过缩放所述晶体管的跨导来为输出节点产生预定输出阻抗。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，该电路还包括耦合在输入节点与第一电路之间的延迟电路，该延迟电路被配置成对信号进行延迟，以使信号通过第二电路和有源器件的第一时间近似等于该信号通过延迟电路和第一电路的第二时间。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，该延迟电路包括用于第一电路的预驱动电路。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，该信号是差分信号对中的第一信号。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，第一电路包括F_T二倍器电路。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，第二电路与第一电压源相耦合，有源器件与第二电压源相耦合，其中第一电压源的电压高于第二电压源的电压。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，该电路还包括抽头电路，该抽头电路被配置成在第二电路驱动的信号到达有源器件之前，有选择地将包含该信号的修改版本的抽头信号施加于所述第二电路驱动的信号。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，该抽头电路被配置成减小第二电路中的信号的电流。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，第一电路中的信号的电流的减小与第二电路中的信号的电流的减小成比例。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，该电路还包括第二抽头电路，该第二抽头电路被配置成在输出节点上施加第二抽头信号。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，所述第二抽头信号与抽头信号近似相等。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，在将抽头信号和第二抽头信号有选择地施加于第二电路驱动的信号以及在未将抽头信号和第二抽头信号有选择地施加于第二电路驱动的信号时，第一电压与第二电压近似相等。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，信号的修改版本是前标信号或后标信号。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，在未将抽头信号有选择地施加于第二电路驱动的信号时，第一电压与第二电压近似相等。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，在将抽头信号有选择地施加于第二电路驱动的信号时，第一电压与第二电压不近似相等。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，抽头电路耦合在第二电路与有源器件之间。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，第二电路包括在中间节点上与辅助负载相耦合的辅助驱动电路，所述有源器件在该中间节点上与第二电路相耦合。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，辅助驱动电路包括：在辅助驱动电路节点上与第二晶体管相耦合的第一晶体管，以及在该辅助驱动电路节点上与第二电路相耦合的抽头电路。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，信号的修改版本是该信号的时移和/或扩缩版本。

在另一个例示实施例中，一种驱动器电路可以包括被配置成接收信号的输入节点以及被配置成与负载相耦合的输出节点。该驱动器电路还可以包括耦合在输入节点与输出节点之间的第一电路。所述第一电路可以被配置成接收信号以及在输出节点上以第一电压来驱动该信号。该驱动器电路还可以包括晶体管，并且所述晶体管的漏极与电压源相耦合，栅极与中间节点相耦合，以及所述晶体管的源极与输出节点相耦合。该驱动器电路还可以包括与输入节点和中间节点相耦合的驱动电路。该驱动电路可被配置成接收信号以及以第二电压来将该信号驱动到晶体管的栅极。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，第二电压可以与第一电压近似相等，以便将第一级输出的电流的大部分驱动至负载。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，该驱动器电路还包括耦合在中间节点与电压源之间的第二负载。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，该驱动器电路还包括在输入节点与第一电路之间的延迟电路，该延迟电路包括用于第一电路的预驱动电路。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，该驱动电路还可以包括抽头电路，该抽头电路被配置成在驱动电路驱动的信号到达晶体管的栅极之前，对所述驱动电路驱动的信号施加该信号的修改版本。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，在将抽头信号有选择地施加于驱动电路驱动的信号时，输出节点上的电流会减小。

在再一个例示实施例中，一种用于减小电信号驱动器的功耗的方法可以包括：在驱动器的输入节点上接收信号，以及在驱动器的输出节点上以第一电压来驱动该信号。该输出节点可以与负载相耦合。该方法还可以包括：在驱动器内部的中间节点上产生与第一电压近似相等的第二电压。该中间节点可以通过晶体管耦合到输出节点。根据一个能与这里的一个或多个其他任何实施例相结合的实施例，该方法还包括在驱动器的输出节点上驱动该信号之前，延迟该信号。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，产生第二电压包括驱动辅助负载。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，用于驱动辅助负载的中间电流与用于驱动负载的输出电流之间的第一比值基本上等于负载的阻抗与辅助负载的阻抗之间的第二比值。

根据一个能与这里的一个或多个其他任何实施例相结合的实施例，该方法还包括在中间节点引入前标信号或后标信号以减小驱动器的功耗。

本发明内容部分是为了以简化形式引入在以下的具体实施方式部分中被进一步描述的精选概念而提供的。本发明内容部分的目的并不是确定所要保护的主题的关键特征或基本特征，此外也并不是为了帮助确定所要保护的主题的范围。

在后续描述中将会阐述本发明的附加特征和优点，或者也可以通过实践本发明来获悉本发明的附加特征和优点。本发明的特征和优点可以借助在所附的权利要求中特别指出的工具和组合而被实现和获得。从以下的描述以及所附的权利要求中可以更全面地清楚了解本发明的这些及其他特征，或者也可以通过实践如下所述的本发明来获悉本发明的这些和其他特征。

附图简要说明

以下将参考附图所示的发明实施例来对本发明进行更详细的描述。应该了解的是，这些附图只描述了本发明的一些实施例，由此不应被认为是对本发明的范围进行限制。本发明及其附加特征和细节是通过使用附图而被描述和说明的，其中：

图1示出包含驱动器电路的例示电路；

图2示出包含驱动器电路的另一例示电路；

图3示出例示驱动器电路；

图4示出另一个例示驱动器电路；

图5是用于减小电信号驱动器的功耗的例示方法的流程图；

图6示出另一个例示驱动器电路；

图7示出另一个例示驱动器电路；以及

图8是可以包含驱动器电路的例示光电模块的透视图。

具体实施方式

这里描述的一些实施例可以包括驱动器电路。该驱动器电路可以包括被配置成接收信号的输入节点，以及被配置成与负载相耦合的输出节点。举例来说，该驱动器电路的输入节点可以与光学收发信机或其他光电模块内部的跨阻放大器相耦合。该驱动器电路可以将来自跨阻放大器的信号驱动到与光学收发信机相耦合的主机设备。所述负载可以是主机设备上的负载，例如在主机侧接收来自光学收发信机的信号的电流模式逻辑。

驱动器电路可以包括耦合在输入节点与输出节点之间并且可以被配置成在输出节点上以第一电压来驱动信号的第一电路。该驱动器电路还可以包括与输出节点相耦合的有源器件，以及与有源器件和输入节点相耦合的第二电路。第二电路可以被配置成以与第一电压近似相等的第二电压来驱动有源器件。通过在输出以与第一电压近似相等的第二电压来驱动有源器件，可以将第一电路输出至输出节点的几乎所有电流全都驱动至负载，而不会在驱动器中损失部分电流。通过将几乎所有电流全都驱动至负载，可以减小驱动器功耗。

在一些实施例中，第一电路输出的几乎所有电流可以等价于90％或更多的电流被驱动至负载。在一些实施例中，第一电路输出的几乎所有电流可以等价于第一电路输出的全部电流减去可能出现的泄漏电流和/或其他寄生电流损失。

在一些实施例中，驱动器电路可以包括被配置成产生后标信号的后抽头电路，和/或被配置成产生前标信号的预抽头电路。该后标信号和前标信号可以是在输出节点上被驱动的信号的修改版本。所述后抽头电路和/或预抽头电路可以与驱动器电路相耦合，以便分别由所述后抽头电路和/或预抽头电路产生的后标信号和/或前标信号被有源器件驱动到输出上。通过借助有源器件来发送后标信号和/或前标信号，可以减小在输出驱动后标信号和/或前标信号时使用的电流。

图1示出根据这里描述的至少一些实施例的包含驱动器电路101的例示电路100。驱动器电路101可以包括第一电路120、第二电路110、有源器件130、输入节点102、输出节点104以及中间节点116，但其并不局限于此。如图1所示，输出节点104可以被配置成通过电导线106耦合到负载160。所述电导线106可以是用于连接输出节点104和负载160的PCB迹线、其他某种电导线和/或电连接器或是它们的各种组合。作为替换或补充，电导线106可以是将输出节点耦合到负载160的传输线。

输入节点102可以与第二电路110以及第一电路120相耦合。第一电路120和有源器件130可以都与输出节点104相耦合。第二电路110和有源器件130则可以通过中间节点116来耦合。所述有源器件130可以是有源电路元件，例如晶体管或其他电路元件。

驱动器电路101的输入节点102可以被配置成接收信号。该信号可以是高速或低速信号。举例来说，在一些实施例中，该信号可以是200兆比特/秒的信号、500兆比特/秒的信号、1吉比特/秒(Gb/s)的信号、10Gb/s的信号、20Gb/s的信号、40Gb/s的信号等等。在一些实施例中，输入节点102可以被配置成接收差分信号对。

输出节点104可以被配置成接收来自第一电路120的信号，以及将该信号传送到负载160。负载160可以是任何类型的负载，并且可以具有任何阻抗。举例来说，在一些实施例中，负载160可以是用50欧姆的电阻器实施的电流模式逻辑终端。

第一电路120可以接收来自输入节点102的信号，并且可以被配置成经由输出节点104来将该信号驱动至负载160。当第一电路120在输出节点104上驱动该信号时，所述第一电路120还可以提升该信号的电流和/或电压。第一电路120可以被配置成以预定电压和/或预定电流来驱动该信号。例如，第一电路120可以被配置成以1V的电压和20毫安的电流来驱动该信号。

在一些实施例中，第一电路120可以基于负载160来以预定电压和/或预定电流驱动该信号。例如，负载160会要求信号具有用于允许无差错地接收该信号的最小电压电平。在这些及其他实施例中，第一电路120可以以所述最小电压电平或是高于所述最小电压电平的电压电平来驱动信号。

第二电路110可以被配置成接收来自输入节点102的信号，以及在中间节点116上以与该信号在输出节点104上的电压电平近似相等的电压电平来用该信号驱动有源器件130。通过在中间节点116保持与输出节点104上的信号的电压电平近似相等的电压电平，可以将第一电路提供给输出节点104的大部分或几乎所有电流全都驱动到负载160。第一电路120可以通过灌入(sourcing)或吸收(sinking)电流来向输出节点104提供电流。第二电路110可以被配置成与电源VDD Second相耦合，并且有源器件130可以被配置成与电源VDD相耦合。在一些实施例中，VDD Second和VDD可以是相同的电压。此外，在一些实施例中，VDDSecond和VDD也可以是不同的电压。特别地，VDD Second可以高于VDD。在这些及其他实施例中，通过使VDD Second高于VDD，可以减小驱动器电路101的功耗。

通过将第一电路120所提供的大部分或几乎所有电流提供给负载160，与在相应负载和驱动器电路内部的其他电路元件之间分割相应的第一电路提供的电流的驱动器电路相比，可以减小驱动器电路101的功耗。

例如，已知的驱动器电路不包括与驱动器电路101中的第二电路110以及有源器件130相对应的电路元件。相反地，这些已知的驱动器电路可以包括耦合在电压源(以下将其称为VDD)与输出节点之间的电阻器或其他无源电路元件以及与该输出节点相耦合的驱动电路，其中该输出节点是与负载相耦合的。在向负载驱动信号时，可以在电阻器和/或其他无源电路元件与负载之间分割驱动电路提供的电流。结果，驱动电路必须提供两倍于负载所需要的电流，以使负载接收其所需要的电流。如果为驱动器电路提供两倍的电流，那么将会增大这些驱动器电路的功耗。相比之下，驱动器电路101被配置成将第一电路提供的大部分或几乎所有电流全都提供给负载160，由此与如上所述的已知驱动器电路相比，减小了该驱动器电路101的功耗。在一些实施例中，与如上所述的已知驱动器电路相比，驱动器电路101的功耗可以减小两倍。

第一电路120和第二电路110可以包括各种电路元件。例如，第一电路120可以包括用于在输出节点104驱动信号的放大器。作为替换或补充，第二电路110可以包括用于在中间节点116驱动信号的放大器。

在一些实施例中，驱动器电路101可以被配置成驱动差分信号对。在这些及其他实施例中，以上论述的信号可以是差分对中的一个信号。在这些及其他实施例中，第一电路120可以包括F_T二倍器电路。F_T二倍器电路可以是在指定频率上将其输入电容减小大约一半的电路。作为替换或补充，驱动器电路101可以包括其他各种无源或有源电路元件。例如，驱动器电路101可以包括附加的电容器、电阻器、晶体管、电感器或其他电路元件。作为替换或补充，附加电路可以与驱动器电路101相耦合。

图2示出根据这里描述的至少一些实施例的包含驱动器电路201的另一个例示电路200。驱动器电路201可以包括第一电路220、包含了辅助负载212和辅助驱动电路214的第二电路210、有源器件230、延迟电路240、第一预抽头/后抽头电路250、第二预抽头/后抽头电路252、输入节点202、输出节点204以及中间节点216，但其并不局限于此。如图2所示，输出节点204可以被配置成通过电导线206耦合到负载260。电导线260可以是用于连接输出节点204和负载260的PCB迹线、其他某种电导线和/或电连接器或是它们的各种组合。

输入节点202可以与辅助驱动电路214以及延迟电路240相耦合。延迟电路240可以与第一电路220相耦合。第一电路220和有源器件230可以都与输出节点204相耦合。辅助驱动电路214、辅助负载212以及有源器件230可以经由中间节点216来耦合。辅助负载212和有源器件230可以耦合到VDD。第一预抽头/后抽头电路250可以与中间节点216相耦合，并且第二预抽头/后抽头电路252可以与输出节点204相耦合。在一些实施例中，电路200可以不包含第二预抽头/后抽头电路252。在这些及其他实施例中，第一预抽头/后抽头电路250可以同时耦合至中间节点216和输出节点204。作为替换或补充，电路200可以包含与中间节点216和/或输出节点204相耦合的多个预抽头/后抽头电路。

输入节点202、输出节点204、第一电路220以及负载260可以分别对应于图1的输入节点102、输出节点104、第一电路110以及负载160。

输入节点202可以被配置成接收信号，例如高速或低速信号或是差分信号对，以及将该信号传递到延迟电路240和辅助驱动电路214。输出节点204可以被配置成接收来自第一电路220的信号，以及将该信号传送到负载260。

第一电路220可以接收来自延迟电路240的信号，并且可以被配置成经由输出节点204来将该信号驱动至负载260。当在输出节点204上驱动信号时，第一电路220还可以提升该信号的电流和/或电压。

第二电路210可以被配置成接收来自输入节点202的信号，以及在中间节点216上以与该信号在输出节点204上的电压电平近似相等的电压电平来用该信号驱动有源器件230。特别地，辅助驱动电路214可以接收来自输入节点202的信号，并且可以驱动有源器件230和辅助负载212。辅助负载212可以具有与负载260的阻抗相对应的负载。结果，辅助驱动电路214所产生的用于驱动辅助负载212的信号的电压可以近似等于用以驱动负载260的第一电路220在输出节点204上产生的信号的电压。

基于辅助驱动电路214的驱动电流与第一电路220的驱动电流之间的相关性，辅助负载212的阻抗可以与负载260的阻抗相对应。辅助驱动电路214的驱动电流可以是第一电路220的驱动电流的一小部分。例如，辅助驱动电路214的驱动电流可以是第一驱动电路220的驱动电流的1/2、1/3、1/4、1/5、1/6或更小。为了在中间节点216使用比第一电路220的驱动电流小的辅助驱动电路214的驱动电流来产生与输出节点206上的信号电压近似的信号电压，辅助负载212的阻抗可以大于负载260。特别地，辅助负载212的阻抗可以基于辅助驱动电路214的驱动电流与第一电路220的驱动电流的比值的倒数而与负载260的阻抗相关联。举例来说，如果辅助驱动电路214的驱动电流是1毫安，第一电路220的驱动电流是5毫安，由此给出的比值是1/5，并且负载260的阻抗是50欧姆，那么辅助负载212的阻抗可以是负载260的阻抗的1/5的倒数即是其5倍，即250欧姆。

如在上文中对照图1所述，已知的驱动器电路会提供两倍于负载所需要的电流来使负载接收其所需要的电流。举例来说，如果以10毫安的电流和1V的电压来向负载提供信号，则要求已知的驱动器电路提供20毫安的电流。结果，已知的驱动器电路会消耗20毫瓦的功率。与此相反，在一些实施例中，假设辅助驱动电路214的驱动电流是第一电路220的驱动电流的1/5，那么，基于中间节点216和输出节点204上的1V信号电压以及提供了10毫安电流的第一电路220和提供了2毫安电流的辅助驱动电路214，驱动器电路201会使用12毫瓦的功率。结果，在这些及其他实施例中，已知的驱动器电路使用的功率与驱动器电路201相比要多出66％。

由于辅助负载212的阻抗高于驱动器电路201中的其他节点，因此，第二电路210的带宽要比驱动器电路201中的其他部分的窄，并且将会限制驱动器电路201的带宽。为了补偿减小的带宽，辅助负载212可以包括一个或多个经过恰当调整而在所需频率上提供电感峰值的电感器，以便增大辅助负载212的带宽，并且由此增大驱动器电路201的带宽。

对于在输入节点202上接收的信号来说，与只通过第一电路220的信号相比，该信号需要耗费更多的时间来通过辅助驱动电路214、辅助负载212以及有源器件230。简言之，通过第二电路210的信号路径要长于通过第一电路220的信号路径。由此，当信号在低电平与高电平之间变换时，中间节点216和输出节点204上的电压在一段时间中会不相等，并且将会导致负载260上的信号的振幅和/或强度减小和/或信号扭曲，而这将会导致负载260上的信号接收出错。通过使用延迟电路240，可以补偿通过第二电路210与通过第一电路220的信号路径长度的差异。

延迟电路240可以被配置成接收来自输入节点202的信号，以及在向第一电路220发送该信号之前，延迟该信号。延迟电路240可以延迟该信号，以使输入节点202与输出节点204之间通过第一电路220和通过第二电路210的信号路径近似相等，和/或减小或者最小化这两个路径之间的路径延迟差异。在一些实施例中，延迟电路240可以被配置成放大该信号。例如，延迟电路240可以被配置成是用于在向第一电路220发送信号之前放大该信号的预驱动电路。在一些实施例中，通过减少第一电路提供给输出节点204的电流，可以减小预驱动电路提供给第一电路220的电流，由此进一步减小驱动器电路201的功耗。

第一预抽头/后抽头电路250可以被配置成将前标信号和/或后标信号驱动到中间节点216。所述前标信号和后标信号可以是在输出节点204上被驱动的信号的修改版本。特别地，前标信号可以是与第二和第一电路210、220将要驱动的信号相对应的信号。后标信号可以是与第二和第一电路210、220已经驱动或者当前正在驱动的信号相对应的信号。在一些实施例中，前标和/或后标信号可以是第一和第二电路210、220所驱动的信号的时移版本。在这些及其他实施例中，前标和/或后标信号可被用作是一信号的扩缩版本的波形整形信号，以对从输出节点204传送到负载260的信号进行整形。在将信号从输出节点204传送到负载260时，该前标和后标信号有助于补偿信号损失。

第二预抽头/后抽头电路252可以被配置成将前标信号和/或后标信号驱动到输出节点204。在所示出的实施例中，驱动器电路201同时包含了第一和第二预抽头/后抽头电路250、252。在这些及其他实施例中，第一和第二预抽头/后抽头电路250、252可以同时传送相似的前标和后标信号，以使中间节点216上的电压电平近似于输出节点204上的电压电平。作为替换或补充，驱动器电路201可以只包括第一或第二预抽头/后抽头电路250、252之一，或者也可以在驱动器电路201中完全省略第一和第二预抽头/后抽头电路250、252。

在一些实施例中，如果在中间节点216上包含第一预抽头/后抽头电路250，那么将会减小驱动器电路201的功耗。所述功耗减小的原因在于：来自第一预抽头/后抽头电路250的信号会在到达输出节点206之前，被辅助负载212放大。由于来自第一预抽头/后抽头电路250的信号被放大，因此，与在输出节点206上输出该信号的情形相比，第一预抽头/后抽头电路250产生的信号可相对较小。通过产生较小的信号，可以消耗较少的功率，并且可以减小驱动器电路201的功耗。

第一电路220和第二电路210可以包括各种电路元件。例如，第一电路220可以包括各种不同类型中的任一类型的一个或多个晶体管，以便在输出节点204上驱动信号。作为替换或补充，第二电路210可以包括各种不同类型中的任一类型的一个或多个晶体管，以便在中间节点216上驱动信号。

在一些实施例中，驱动器电路201可以被配置成驱动差分信号对。在这些及其他实施例中，以上论述的信号可以是差分对中的一个信号。在这些及其他实施例中，第一电路220可以包括FT二倍器电路。作为替换或补充，所示出的驱动器电路201可以包括其他各种无源或有源电路元件。例如，驱动器电路201可以包括各种附加电容器、电阻器、晶体管、电感器或是其他电路元件。作为替换或补充，被配置成对在输入节点202上接收的信号进行调节的附加电路可以与驱动器电路201相耦合。

图3示出根据这里描述的至少一些实施例的例示驱动器电路300。该驱动器电路300可以包括第一电路320、第二电路310、有源器件330、延迟电路340、输入节点302、输出节点304以及中间节点316，但其并不局限于此。

第二电路310可以包括晶体管312、319。晶体管312的栅极可以与输入节点302相耦合，晶体管312的源极可以与电流源314相耦合，以及晶体管312的漏极可以与晶体管319的源极相耦合。晶体管319的栅极可以与偏置电压(VB)相耦合，在一些实施例中，该偏压可以是接地。该晶体管319的漏极可以与中间节点316相耦合。所述晶体管312、319可以以渥尔曼放大器的方式来配置。例如，晶体管312、319可以是用规范的渥尔曼放大器或其他某种类型的渥尔曼放大器的方式配置。

在一些实施例中，在晶体管319的源极和晶体管312的漏极可以耦合用于产生对在输入302上接收的信号波形进行整形的整形信号的波形整形电路。通过在晶体管319的源极和晶体管312的漏极提供波形整形电路，在晶体管319的源极和晶体管312的漏极可以执行将该整形信号与在输入302上接收的信号相加的处理。晶体管319的源极和晶体管312的漏极上的阻抗可以低于驱动器电路300中的其他部分。结果，通过在晶体管319的源极和晶体管312的漏极将整形信号与在输入302上接收的信号相加，可以改善驱动器电路300的带宽。作为替换或补充，通过在晶体管319的源极和晶体管312的漏极将整形信号与在输入302上接收的信号相加，可以减小驱动器电路300的功耗。在一些实施例中，所述波形整形电路可以是预抽头和/或后抽头电路，例如图2的预抽头和/或后抽头电路250、252。

第二电路310还可以包括与中间节点316相耦合的电阻器317以及耦合在VDD与电阻器317之间的电感器318。

第一电路320可以包括晶体管322，其中该晶体管的栅极与延迟电路340相耦合，该晶体管322的源极与电流源324相耦合，以及该晶体管322的漏极与输出节点304相耦合。有源器件330可以包括晶体管332，其中该晶体管332的栅极与中间节点316相耦合，该晶体管332的源极与输出节点304相耦合，以及该晶体管332的漏极与VDD相耦合。在一些实施例中，在晶体管332的源极与输出节点304之间可以设置电阻器和/或电感器。所述电阻器和/或电感器的值可以用于调节输出节点304上的输出阻抗，以使该输出阻抗与耦合至输出节点304的传输线或其他电路的输入阻抗相近似。

延迟电路340可以与输入节点302相耦合，并且可以包括各种有源和无源电路元件，例如晶体管、电流源、放大器、电容器、电阻器和/或电感器，但其并不局限于此。

输入节点302、输出节点304、第一电路320、第二电路310以及延迟电路340可以分别类似/对应于图2中的输入节点202、输出节点204、第一电路210、第二电路220以及延迟电路240。

在输入节点302上接收的信号可以通过延迟电路340，由第一电路320的晶体管322放大，并且由晶体管322以第一电压驱动至输出节点304。在输入节点302上接收的信号同样可以由第二电路310的晶体管312、319放大，并且可以由晶体管312、319驱动至中间节点316。该信号还可以通过电阻器317，以便在中间节点316产生与输出节点304上的第一电压近似的第二电压。由于第二电压近似于第一电压，因此可以将第一电路320灌入和/或吸收的大部分或几乎所有电流驱动到与输出节点304相耦合的负载(未示出)。第二电路310灌入和/或吸收的电流Ib可以是Ia的一小部分。结果，与对照图1和2论述的只在输出节点上将大约一半的电流驱动到负载的已知驱动器相比，驱动器电路300的功耗将会减小。

通过选择电感器318，可以在所需频率上产生电感峰值，由此展宽驱动器电路300的带宽。在一些实施例中，在驱动器电路300中可以省略电感器318。在一些实施例中，第二设备310可以不包括晶体管319。

图4示出根据这里描述的至少一些实施例的另一个例示驱动器电路400。驱动器电路400可以包括第一电路420、第二电路410、有源器件430、延迟电路440、输入节点402、输出节点404以及中间节点416，但其并不局限于此。

驱动器电路400与驱动器电路300相类似，但其可以被配置成驱动差分信号。更详细地说，输入节点402可以包括输入节点A和输入节点B。输出节点404可以包括输出节点A和输出节点B。中间节点416可以包括一个中间节点A和一个中间节点B。驱动器电路400可以被配置成在输入节点A上接收差分信号对中的第一信号，通过中间节点A来传递第一信号，以及在输出节点A上输出第一信号。此外，驱动器电路400还可以被配置成在输入节点B上接收差分信号对中的第二信号，通过中间节点B来传递第二信号，以及在输出节点B上输出第二信号。

输入节点402、输出节点404、第一电路420、第二电路410以及延迟电路440可以分别类似和/或对应于图2的输入节点202、输出节点204、第一电路210、第二电路220以及延迟电路240。

第二电路410可以包括耦合在驱动器电路400的输入A与中间节点A之间的第一部分。所述第一部分可以包括晶体管419，其中该晶体管419的栅极与输入节点A相耦合，该晶体管419的源极与电流源415相耦合，以及该晶体管419的漏极与中间节点A相耦合。第二电路410的第一部分还可以包括与中间节点A相耦合的电阻器417，以及耦合在VDD与电阻器417之间的电感器418。

第二电路410还可以包括耦合在驱动器电路400的输入B与中间节点B之间的第二部分。所述第二部分可以包括晶体管411，其中该晶体管411的栅极与输入节点B相耦合，该晶体管411的源极与电流源414相耦合，以及该晶体管411的漏极与中间节点B相耦合。晶体管411的源极还可以与晶体管419的源极相耦合。第二电路410的第二部分还可以包括与中间节点B相耦合的电阻器412，以及耦合在VDD与电阻器412之间的电感器413。

第一电路420可以包括一个FT二倍器电路，并且可以接收来自延迟电路430的差分信号对。第一电路420可以包括晶体管424、423、422、421，电流源425、426，以及电阻器427、428。晶体管424的栅极可以与延迟电路440的节点相耦合，以便接收在输入节点A上接收的差分信号对中的第一信号。晶体管424的源极可以与晶体管423的源极以及电流源426相耦合。晶体管424的漏极则可以与输出A以及晶体管422的漏极相耦合。

晶体管421的栅极可以与延迟电路440的节点相耦合，以便接收在输入节点B上接收的差分信号对中的第二信号。晶体管421的源极可以与晶体管422的源极以及电流源425相耦合。晶体管421的漏极可以与输出节点B以及晶体管423的漏极相耦合。晶体管422、423的栅极可以与一个耦合电阻器428和427的节点相耦合。电阻器428中不与晶体管422、423的栅极相耦合的节点可以与晶体管421的栅极相耦合。电阻器427中不与晶体管422、423的栅极相耦合的节点可以与晶体管424的栅极相耦合。

有源器件可以包括耦合在中间节点A与输出节点A之间的晶体管434。晶体管434的栅极可以与中间节点A相耦合，晶体管434的源极可以与输出节点A相耦合，以及晶体管434的漏极可以与VDD相耦合。在一些实施例中，在晶体管434的源极与输出节点A之间可以设置电阻器和/或电感器。所述电阻器和/或电感器的值可以用于调节输出节点A上的输出阻抗，以使该输出阻抗近似于耦合至输出节点A的传输线或其他电路的输入阻抗。

有源器件430还可以包括耦合在中间节点B与输出节点B之间的晶体管432。晶体管432的栅极可以与中间节点B相耦合，晶体管432的源极可以与输出节点B相耦合，以及晶体管432的漏极可以与VDD相耦合。在一些实施例中，在晶体管432的源极与输出节点B之间可以设置电阻器和/或电感器。所述电阻器和/或电感器的值可以用于调节输出节点B上的输出阻抗，以使该输出阻抗近似于耦合至输出节点B的传输线或其他电路的输入阻抗。

延迟电路440可以与输入节点402以及第一电路420相耦合。该延迟电路440可以包括各种有源和无源电路元件，例如晶体管、电流源、放大器、电容器、电阻器、电感器，以及其他那些被配置成延迟第一和第二信号的元件。延迟电路440还可以被配置成充当第一电路420的预驱动器，并且可以放大第一和第二信号。

在输入节点A上可以接收差分信号对中的第一信号，并且该信号可以通过延迟电路440，由晶体管424放大，以及由晶体管424以第一电压驱动至输出节点A。在输入节点A上接收的第一信号同样可以由晶体管419放大，并且可以由晶体管419驱动至中间节点A。所述第一信号还可以通过电阻器417，以便在中间节点A产生与输出节点A上的第一电压近似的第二电压。由于第二电压近似于第一电压，因此可以将第一电路420的一部分所灌入和/或吸收的大部分或几乎所有电流Ic驱动到与输出节点A相耦合的负载(未示出)。第二电路410的第一部分所灌入和/或吸收的电流Id可以是Ic的一小部分。

在输入节点B上可以接收差分信号对中的第二信号，并且该信号可以通过延迟电路440，由晶体管421放大，以及由晶体管421以第三电压驱动至输出节点B。在输入节点B上接收的第二信号同样可以由晶体管411放大，并且可以由晶体管411驱动至中间节点B。该第二信号还可以通过电阻器412，以便在中间节点B上产生与输出节点B上的第三电压近似的第四电压。由于第四电压近似于第三电压，因此可以将第一电路420的一部分所灌入和/或吸收的大部分或几乎所有电流Ia驱动到与输出节点B相耦合的负载(未示出)。第二电路410的第一部分所灌入和/或吸收的电流Ib可以是Ia的一小部分。

由于将大部分或几乎所有电流Ia和Ic全都驱动到负载，并且电流Ib和Id分别是Ia和Ic的一小部分，因此，与对照图1和2所述的只在输出节点上将大约一半的电流驱动到负载的已知驱动器相比，驱动器电路400的功耗将会减小。

通过选择电感器413、418，可以在所需频率上产生电感峰值，由此展宽驱动器电路400的带宽。可选地，驱动器电路400可以省略电感器413、418。在一些实施例中，第二设备410可以包括介于晶体管411与中间节点B之间并且形成了渥尔曼放大器的晶体管。该设备410还可以包括一个介于晶体管419与中间节点A之间并且形成了渥尔曼放大器的晶体管。这些附加的晶体管与图3的晶体管319相类似。图5是根据这里描述的至少一些实施例的用于减小电信号驱动器功耗的例示方法的流程图。在一些实施例中，方法500可以由一个驱动器电路来实施，例如图3的驱动器电路300。虽然是作为独立的方框示出的，但是依照所需的实施方式，既可以将各个方框细分成另外的方框，也可以将它们合并成较少的方框，还可以将它们消除。

方法500始于方框502，可在驱动器的输入节点接收信号。

在方框504，可在驱动器的输出节点以第一电压来驱动该信号。该输出节点可以与负载相耦合。

在方框506，可在驱动器内部的中间节点产生与第一电压近似相等的第二电压。中间节点可以通过晶体管耦合到输出节点。在一些实施例中，第二电压可以通过驱动辅助负载来产生。

在一些实施例中，用于驱动辅助负载的中间电流和用于驱动负载的输出电流之间的第一比值基本上等于负载阻抗与辅助负载阻抗之间的第二比值。

本领域技术人员将会了解，对于在这里公开的处理和其他处理来说，在这些处理和方法中实施的功能可以按照不同顺序执行。此外，所概述的步骤和操作只是作为示例给出的，在不脱离所公开的实施例的本质的情况下，其中一些步骤和操作是可选的，这些步骤和操作既可以合并成较少的步骤和操作，也可以扩展成更多的步骤和操作。

例如，方法500还可以包括在中间节点引入前标信号或是后标信号。并且方法500还可以包括：在驱动器的输出节点驱动该信号之前延迟该信号。

图6示出了根据这里描述的至少一些实施例的另一个例示驱动器电路600。驱动器电路600在某些方面与图4的驱动器电路400相类似，并且还包括预抽头电路680和第二预抽头电路690。

预抽头电路680可以与中间节点416相耦合，并且可以被配置成基于施加给预抽头电路680的前标信号而在中间节点416上加上电流。该前标信号可以是第一和第二电路420、410所驱动的信号的时移版本。特别地，该前标信号可以是第一和第二电路420、410所驱动的信号的在先版本。在这些及其他实施例中，前标信号可以是差分信号对。该差分信号对中与输入A上的信号相对应的第一信号可以是在预抽头电路680的预抽头节点A上输入的。并且该差分信号对中与输入B上的信号相对应的第二信号可以是在预抽头电路680的预抽头节点B上输入的。

前标信号可被用作波形整形信号，以便对从输入节点传送到负载的信号进行整形。在将信号从输出节点404传送到负载时，前标信号有助于补偿信号损失或其他损失。在将前标信号施加于预抽头电路680时，在中间节点416上加上的电流既可以减小中间节点416上的总的电流，也可以增大中间节点416上的总的电流。作为替换或补充，通过将前标信号施加于预抽头电路680，可以增大中间节点416上的电压。

与只在输出节点404施加前标信号相比，通过在中间节点416上施加前标信号来改变输出节点404上输出的信号，例如改变该信号的增益，所述前标信号可以使用较少的功率。在中间节点416上施加的前标信号的功率减小对应于第二电路410的驱动电流与第一电路420的驱动电流的比值。举例来说，假设第二电路410的驱动电流是第一电路420的驱动电流的1/4，为了在输出节点404上以1V的信号电平来获取20毫安的驱动电流，第二电路410将会具有5毫安的驱动电流，由此导致驱动器电路600消耗25毫瓦的功率。

在输出节点404，为了在信号的较高频率上产生6dB的增益提升，同时保持输出节点404上的电压的峰-峰电平不变，并使该电压的峰-峰电平与未提升增益时的电压的峰-峰电平相等，预抽头电路680将会使用2.5毫安的调制电流。所述预抽头电路680可以以一种从第二电路410的5毫安电流中减去预抽头电路680的电流的方式来用原始信号的时移版本驱动，由此，中间节点上的电流是2.5毫安。通过从第二电路410的电流中减去电流，中间节点上的电压将会改变，由此，即使第一电路420继续驱动20毫安的电流，输出节点404上的电压也会即时减小，就好像输出节点404上的电压被4倍于中间节点上的电流、即10毫安的电流调制过一样。即使第一电路420继续驱动20毫安的电流，输出节点404上的电压也还会基于第一电路420与第二电路410的电流之间的比值1/4来改变。这种减小只会在输入节点402上驱动的信号与在Pre A和Pre B节点驱动的信号相反的时候发生。如果输入节点402上驱动的信号与在Pre A和Pre B节点上驱动的信号相同，那么来自第二电路410和预抽头电路680的电流将会增大，其净效应是在节点404上不会观察到电压变化。如果将前标信号施加于中间节点416，那么该处理会使输出节点404上的信号的高频增益发生6dB的变化。

结果，驱动器电路600的总的电流使用量是第一电路420消耗20毫安，第二电路消耗5毫安，以及用于预抽头电路680的2.5毫安，由此导致消耗了27.5毫安。相反，如果只在输出节点404施加前标信号，也就是没有在中间节点404或者在与中间节点404共计的有源器件430之前的节点施加前标信号，那么驱动器电路600将会消耗35毫安的电流，以便在输出节点404上实现6dB的高频增益变化。这35毫安的电流归因于：预抽头电路680要将输出节点电流下拉10毫安来产生可供预抽头电路680使用的10毫安电流，第二电路410使用了5毫安，以及第一电路420使用了20毫安，由此总共使用35毫安。

在将已知驱动器电路的功率用量与图6描述的结构相比较时，所节约的功率甚至会更多。在如上所述的已知电路中，为了以1伏的信号电平来产生20毫安的信号，驱动器电路会耗费40毫安的电流。为了实现6dB的高频提升增益，预抽头电路必须将电流下拉10毫安，而这将会使用20毫安的电流，由此导致已知驱动器电路消耗60毫安的电流来施加前标信号。

为了保持输出节点404与中间节点416上的电压近似相等，第二预抽头电路690还可以将前标信号施加于输出节点404。如果第二预抽头电路690将前标信号施加于输出节点404，那么将会消耗额外的功率，而这将会减少如上所述的节能效果，然而，与已知电路或是只在输出节点404施加前标信号相比，这样做仍旧会节约功率。通过由第二预抽头电路690将前标信号施加于输出节点404，可以具有抵消了功率用量提升的附加益处，例如减少了在输出节点404上驱动的信号的瞬变、扭曲或其他较小的变化。

在图6中示出了第一预抽头电路680的一个示例。第一预抽头电路680包括晶体管682、684以及电流源686。晶体管682的栅极可以与预抽头节点B(图6中的“Pre B”)相耦合。晶体管682的漏极可以与中间节点B相耦合，并且晶体管682的源极可以与电流源686相耦合。晶体管684的栅极可以与预抽头节点A(图6中的“Pre A”)相耦合。晶体管684的漏极可以与中间节点A相耦合，并且晶体管684的源极可以与电流源686相耦合。

在图6中还示出了第二预抽头电路690的一个示例。第二预抽头电路690包括晶体管692、694以及电流源696。晶体管692的栅极可以与预抽头节点B相耦合。晶体管692的漏极可以与输出节点B相耦合，并且晶体管692的源极可以与电流源696相耦合。晶体管694的栅极可以与预抽头节点A相耦合。晶体管694的漏极可以与输出节点A相耦合，并且晶体管694的源极可以与电流源696相耦合。除了图6所示的结构以外，其他的预抽头电路结构同样是可以使用的。

图7示出了根据这里描述的至少一些实施例的另一个例示驱动器电路700。驱动器电路700与图4的驱动器电路400相似，但是包括预抽头电路780、后抽头电路790以及第二电路710，其中所述第二电路710与图4的第二电路410相似，但是所述第二电路710包括附加晶体管712和716。

预抽头电路780可以与第二电路710相耦合，以使第二电路710驱动的信号在到达有源器件430之前，与施加于预抽头电路780的前标信号相加。该前标信号可以是第一和第二电路420、710所驱动的信号的时移版本。特别地，该前标信号可以是第一和第二电路420、710所驱动的信号的在先版本。在这些及其他实施例中，前标信号可以是差分信号对。该差分信号对中与输入A上的信号相对应的第一信号可以是在预抽头电路780的预抽头节点A(图7中的“Pre A”)上输入的。并且该差分信号对中与输入B上的信号相对应的第二信号可以是在预抽头电路780的预抽头节点B(图7中的“Pre B”)上输入的。

后抽头电路790同样可以与第二电路710相耦合，以使第二电路710驱动的信号在到达有源器件430之前，与施加于后抽头电路790的后标信号相加。该后标信号可以是第一和第二电路420，710驱动的信号的时移版本。特别地，该后标信号可以是第一和第二电路420，710驱动的信号的后续版本。在这些及其他实施例中，后标信号可以是差分信号对。该差分信号对中与输入A上的信号相对应的第一信号可以是在后抽头电路790的后抽头节点A(图7中的“Post A”)上输入的。并且该差分信号对中与输入B上的信号相对应的第二信号可以是在后抽头电路790的后抽头节点B(图7中的“Post B”)上输入的。

前标和后标信号可被用作波形整形信号，以便对从输入节点404传送到负载的信号进行整形。在将信号从输出节点404传送到负载时，该前标和后标信号有助于补偿信号损失或是其他损失或效应。在将前标和/或后标信号施加于驱动电路700时，在中间节点416上相加的电流既可以减小中间节点416上的总的电流，也可以增大中间节点416上的总的电流。作为替换或补充，通过将前标和/或后标信号施加于驱动电路700，可以增大中间节点416上的电压电平。

如在上文中对照图6所述，通过在信号到达有源器件430之前，对信号施加前标和/或后标信号，所实现的节能处理可以超过已知驱动电路以及只在输出节点404上施加前标和/或后标信号的情形。应该指出的是，驱动电路700并未在输出节点404上施加前标或后标信号，由此与图6所示的将前标或后标信号施加于输出节点404相比将会节约更多的功率。

由于没有在输出节点404上施加前标或后标信号，因此，在将前标或后标信号中的任一信号施加于驱动电路700时，中间节点416与输出节点404上的电压并不是相等或近似相等的。在将前标或后标信号中的任一信号施加于驱动电路700时，这样做会导致第二电路710与第一电路420的驱动电流间的比值减小。与中间节点416和输出节点404上的电压近似相等的时候相比，当在输出节点404上驱动信号时，如果驱动电流的比值减小，那么将会导致第一电路420使用更多的功率。然而，与通过在输出节点404上驱动前标或后标信号来保持中间节点416与输出节点404上的电压近似相等所使用的功率相比，驱动电路的比值减小所导致的用电量增多相对较小，由此，如果没有将前标或后标信号驱动到输出节点404，那么将会导致净功率减小。

如上所述，如果中间节点416与输出节点404上的电压不等或者不近似相等，那么将会导致输出节点404上驱动的信号发生瞬变、扭曲或其他较小变化。然而，由于只在供驱动电路700驱动信号的1比特周期中的一小部分施加了前标和后标信号，因此，所述前标和后标信号只会显现成瞬变，其不会趋于稳定，并且其出现速度之快足以使得输出节点404不会对所述前标和后标信号做出响应。与中间节点414和输出节点404上的电压在驱动电路700的稳态响应期间并非近似相等的情形相比，如果没有将前标和后标信号施加于驱动电路700，那么驱动电路700将会达到稳态响应，其中中间节点414和输出节点404上的电压是相等或近似相等的，由此导致在操作中减少输出节点404上的信号的扭曲、瞬变及其他效应。

如上所述，第二电路710与第二电路410的不同之处在于包括晶体管712、716。晶体管712、716可以分别与晶体管419、411形成渥尔曼放大器。特别地，晶体管712、716的栅极可以与偏置电压相耦合，晶体管712、716的漏极可以与中间节点414相耦合，而晶体管712、716的源极则可以在包含抽头节点A和抽头节点B的抽头节点499上分别与晶体管419、411的漏极相耦合。

在这种结构中，晶体管712、716可以用于在中间节点414上将电阻、电感和/或电容之类的负载与抽头节点799去耦合。通过将中间节点414的负载与抽头节点799去耦合，可以减小或消除由于添加前标和/或后标信号而对驱动电路700的带宽产生的影响。

在图7中示出了预抽头电路780的一个示例。预抽头电路780包括晶体管782、784以及电流源786。晶体管782的栅极可以与预抽头节点B相耦合。晶体管782的漏极可以与抽头节点B(图7中的“Tap B”)相耦合，以及晶体管782的源极可以与电流源786相耦合。晶体管784的栅极可以与预抽头节点A相耦合。晶体管784的漏极可以与抽头节点A(图7中的“TapA”)相耦合，并且晶体管784的源极可以与电流源786相耦合。

在图7中还示出了后抽头电路790的一个示例。后抽头电路790包括晶体管792、794以及电流源796。晶体管792的栅极可以与后抽头节点B相耦合。晶体管792的漏极可以与抽头节点B相耦合，并且晶体管792的源极可以与电流源796相耦合。晶体管794的栅极可以与后抽头节点A相耦合。晶体管794的漏极可以与抽头节点A相耦合，并且晶体管794的源极可以与电流源796相耦合。除了图7所示的结构之外，其他的后和/或预抽头电路结构同样是可以使用的。

图7的驱动电路700包括后抽头电路790和预抽头电路780。此外，在驱动电路700中还可以添加附加的后抽头电路和/或预抽头电路。所述附加的后抽头和/或预抽头电路可被添加在驱动电路700内部的抽头节点799或其他节点上，例如输出节点404和中间节点416。

在图3、4、6和7中，晶体管312、322、411、419、421、422、423、424、682、684、692、694、782、784、792和794以及延迟电路340，440内部的晶体管被图示成n沟道双极结型晶体管(BJT)。晶体管332、432、434被图示成n沟道金属氧化物半导体场效应晶体管(MOSFET)。通过分别为有源器件330、430内部的晶体管332、432、434使用MOSFET，可以扩缩每个晶体管332、432、434的跨导(gm)，以便产生用于图3、4、6和7中的驱动器电路300、400、600、700的一个或多个相应输出的所需和/或预定输出阻抗。结果，在这里不必使用附加电阻器来产生用于图3、4、6和7中的驱动器电路300、400、600、700的一个或多个相应输出的所需输出阻抗。如果不使用附加电阻器，那么将可以减小有源器件330、430的净空裕度(headroom margin)，由此减小驱动器电路300、400、600、700的功耗。

应该指出的是，以上对照图3、4、6和7的描述以通用的方式使用了专门术语栅极、漏极和源极，以便表示图3、4、6和7中示出的BJT和MOSFET的不同端子。栅极、漏极和源极这些名称可以用于以通用的方式来描述MOSFET、BJT或其他类型的晶体管的端子，例如结型场效应晶体管(JFET)和绝缘栅双极性晶体管。

在一些实施例中，晶体管312、322、411、419、421、422、423、424、682、684、692、694、782、784、792和794以及在图3和4中的延迟电路340、440内部的晶体管可以是MOSFET。作为替换或补充，有源器件330、430内部的晶体管可以是BJT。作为替换或补充，晶体管312、322、330、432、434、411、419、421、422、423、424、682、684、692、694、782、784、792和794以及延迟电路340、440内部的晶体管可以是JFET，绝缘栅双极性晶体管，或者是JFET、绝缘栅双极性晶体管、MOSFET和BJT的各种组合。

此外，图3、4、6和7将晶体管描述成n沟道晶体管。此外，P沟道晶体管或是n沟道与p沟道晶体管的各种组合也是可以使用的。在一些实施例中，在驱动器电路300、400、600和700中还可以包括附加的有源和/或无源电路元件。

图8是依照这里描述的至少一些实施例的包含驱动器电路822的例示光电模块800(以下将其称为“模块800”)的透视图。模块800可以被配置成在结合主机设备(未显示)来发射和接收光信号的过程中使用。

如所示，模块800可以包括：底部壳体802；在底部壳体802中限定的接收端口804和发射端口806；位于底部壳体802内部的PCB 808，其中驱动器电路822和第一电路820位于该PCB 808上；以及同样位于底部壳体802内部的接收器光学自组件(ROSA)810和发射器光学子组件(TOSA)812，但其并不局限于此。边缘连接器814位于PCB 808的一端，以使模块800以电学方式对接到主机设备。就此而论，PCB 808促成了主机设备与ROSA 810和TOSA 812之间的电通信。

模块800可以被配置成以多种数据速率来执行光信号的传输和接收，这其中包括但不局限于1Gb/s、10Gb/s、20Gb/s、40Gb/s、100Gb/s或更高。此外，模块800还可以被配置成通过使用波分复用(WDM)而在各种不同的波长上实施光信号的传输和接收，其中所述波分复用使用了多种WDM技术之一，例如稀疏WDM(coarse WDM)、密集WDM(dense WDM)、光WDM(light WDM)。此外，模块800可以被配置成支持各种通信协议，这其中包括但不局限于光纤通道和高速以太网。另外，虽然在图8中是以特定形状因子示出的，但是模块800可以用多种不同形状因子中的任何一种来配置，这其中包括但不局限于小型可插拔(SFP)、增强的小型可插拔(SFP+)、10吉比特小型可插拔(XFP)、C型可插拔(CFP)以及四通道小型可插拔(QSFP)多源协议(MSA)。

ROSA 810可以容纳与电接口816电耦合的一个或多个光接收器，例如光电二极管。所述一个或多个光接收器可以被配置成将通过接收端口804接收的光信号转换成通过电接口816和PCB 808而被中继到主机设备的相应电信号。TOSA 812可以容纳与另一个电接口818电耦合的一个或多个光发射器，例如激光器。所述一个或多个光发射器可被配置成将那些从主机设备接收的电信号经由PCB 808和电接口818转换成通过发射端口806发射的相应光信号。

分别与图1、2、3、4、6或7的驱动电路101、201、300、400、600和/或700相似和/或对应的驱动器电路822可以被配置成通过电接口816来将向PCB 808中继的电信号驱动到主机设备。在一些实施例中，所述电信号可以在被驱动器电路822驱动之前通过第一电路820。在这些及其他实施例中，第一电路820可以是时钟和数据恢复电路。在一些实施例中，模块800可以省略第一电路820。在这些及其他实施例中，驱动器电路820可以将来自PCB 808的电信号驱动到TOSA 812。在一些实施例中，在ROSA 810中分别可以引入如图1、2、3、4、6或7中的驱动器电路101、201、300、400、600或700，并且可以用于将来自ROSA 810的电信号通过电接口816驱动到PCB 808。

对照图8示出的模块800是一个可以使用本公开的实施例的架构。应该理解的是，该特定架构只是可以使用该实施例的无数架构中的一种。本公开的范围并不局限于任何特定的架构或环境。

这里叙述的所有示例和条件语言均用于教导目的，以便帮助读者理解本发明以及发明人贡献的用于推进技术的概念，并且其应被理解成不对这些具体阐述的示例和条件进行限制。虽然在这里详细描述了本发明的实施例，然而应该理解，在不脱离本发明的实质和范围的情况下，本发明是可以进行各种变化、替换和变更的。

Claims (24)

1.一种电路，包括：

输入节点，所述输入节点用于接收信号；

输出节点，所述输出节点与负载耦合；

第一电路，所述第一电路耦合在所述输入节点与所述输出节点之间，所述第一电路用于接收来自所述输入节点的信号，并在所述输出节点上以第一电压来驱动所述信号；

有源器件，所述有源器件与所述输出节点相耦合；

第二电路，所述第二电路与所述有源器件和所述输入节点相耦合，所述第二电路用于接收来自所述输入节点的信号，并且以第二电压来向所述有源器件驱动所述信号；以及

抽头电路，所述抽头电路用于在由所述第二电路驱动的信号到达所述有源器件之前，有选择地将抽头信号施加于由所述第二电路驱动的信号，所述抽头信号包含以下信号的修改版本：来自所述输入节点的信号、由所述第一电路驱动的信号、或者由所述第二电路驱动的信号。

2.如权利要求1所述的电路，其中所述抽头电路用于减小所述第二电路中的信号的电流，并且所述第一电路中的信号的电流的减小与所述第二电路中的信号的电流的减小是成比例的。

3.如权利要求1所述的电路，还包括第二抽头电路，所述第二抽头电路用于在所述输出节点上施加第二抽头信号。

4.如权利要求3所述的电路，其中所述第二抽头信号与所述抽头信号相等。

5.如权利要求3所述的电路，其中在将所述抽头信号和所述第二抽头信号有选择地施加于由所述第二电路驱动的信号、以及在未将所述抽头信号和所述第二抽头信号有选择地施加于由所述第二电路驱动的信号时，所述第一电压与所述第二电压相等。

6.如权利要求1所述的电路，其中所述信号的修改版本是前标信号或后标信号。

7.如权利要求1所述的电路，其中：

在未将所述抽头信号有选择地施加于由所述第二电路驱动的信号时，所述第一电压与所述第二电压相等；以及

在将所述抽头信号有选择地施加于由所述第二电路驱动的信号时，所述第一电压与所述第二电压不相等。

8.如权利要求1所述的电路，其中所述抽头电路耦合在所述第二电路与所述有源器件之间。

9.如权利要求1所述的电路，其中所述第二电路包括在中间节点上与辅助负载相耦合的辅助驱动电路，所述有源器件在所述中间节点上与所述第二电路相耦合。

10.如权利要求9所述的电路，其中所述辅助驱动电路包括在辅助驱动电路节点上与第二晶体管相耦合的第一晶体管，所述抽头电路在所述辅助驱动电路节点上与所述第二电路相耦合。

11.如权利要求1所述的电路，其中所述信号的修改版本是信号的时移和/或扩缩版本。

12.如权利要求1所述的电路，其中由所述输入节点接收的信号是差分信号对中的第一信号。

13.如权利要求1所述的电路，其中所述第一电路输出的几乎所有电流都被驱动到负载。

14.如权利要求9所述的电路，其中所述辅助驱动电路包括在辅助驱动电路节点上与第二晶体管相耦合的第一晶体管，所述第一晶体管和所述第二晶体管以渥尔曼放大器的形式配置。

15.如权利要求1所述的电路，还包括：

与所述第二电路和所述有源器件之间的中间节点相耦合的第一预抽头电路或第一后抽头电路；以及

与所述输出节点相耦合的第二预抽头电路或第二后抽头电路。

16.如权利要求1所述的电路，其中所述有源器件包括包含栅极、源极和漏极的晶体管，其中所述栅极与所述第二电路相耦合，所述源极与所述输出节点相耦合，以及所述漏极与电压源相耦合。

17.如权利要求16所述的电路，其中所述晶体管是金属氧化物半导体场效应管晶体管，其中通过缩放所述晶体管的跨导来为输出节点产生预定输出阻抗。

18.如权利要求1所述的电路，还包括耦合在所述输入节点与所述第一电路之间的延迟电路，所述延迟电路用于对信号进行延迟，以使信号通过第二电路和有源器件的第一时间等于该信号通过延迟电路和第一电路的第二时间。

19.如权利要求1所述的电路，其中所述第二电路与第一电压源相耦合，并且所述有源器件与第二电压源相耦合，其中所述第一电压源的电压高于所述第二电压源的电压。

20.一种驱动器电路，所述驱动器电路包括：

输入节点，所述输入节点用于接收信号；

输出节点，所述输出节点与负载相耦合；

第一电路，所述第一电路耦合在所述输入节点与所述输出节点之间，所述第一电路用于接收来自所述输入节点的信号，并且在所述输出节点上以第一电压来驱动所述信号；

晶体管，所述晶体管包含源极、漏极和栅极的，所述漏极与电压源相耦合，所述栅极与中间节点相耦合，以及所述源极与输出节点相耦合；

驱动电路，所述驱动电路与所述输入节点和所述中间节点相耦合，所述驱动电路用于接收来自所述输入节点的信号，并且以与所述第一电压相等的第二电压来将该信号驱动到晶体管的栅极，以便将所述第一电路输出的电流的大部分驱动到负载；以及

抽头电路，所述抽头电路用于在由所述驱动电路驱动的信号到达所述晶体管的栅极之前，有选择地将抽头信号施加于由所述驱动电路驱动的信号。

21.如权利要求20所述的驱动器电路，还包括耦合在所述中间节点与所述电压源之间的第二负载。

22.如权利要求20所述的驱动器电路，其中：

在未将所述抽头信号有选择地施加于由所述第二电路驱动的信号时，第一电压与第二电压相等；以及

在将所述抽头信号有选择地施加于由所述第二电路驱动的信号时，第一电压与第二电压不相等。

23.如权利要求20所述的驱动器电路，其中所述驱动电路包括在中间节点上与辅助负载相耦合的辅助驱动电路，所述辅助驱动电路包括在辅助驱动电路节点上与第二晶体管相耦合的第一晶体管，以及在辅助驱动电路节点上与第二电路耦合的抽头电路。

24.如权利要求20所述的驱动器电路，其中在将所述抽头信号有选择地施加于由所述驱动电路驱动的信号时，输出节点上的电流减小。