CN104599994B - Hdi板盲埋孔电气互连可靠性检测方法 - Google Patents

Hdi板盲埋孔电气互连可靠性检测方法 Download PDF

Info

Publication number
CN104599994B
CN104599994B CN201410857672.4A CN201410857672A CN104599994B CN 104599994 B CN104599994 B CN 104599994B CN 201410857672 A CN201410857672 A CN 201410857672A CN 104599994 B CN104599994 B CN 104599994B
Authority
CN
China
Prior art keywords
end loops
via hole
buried via
sense
loops
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410857672.4A
Other languages
English (en)
Other versions
CN104599994A (zh
Inventor
史宏宇
唐云杰
胡梦海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Fastprint Circuit Tech Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Original Assignee
Shenzhen Fastprint Circuit Tech Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Fastprint Circuit Tech Co Ltd, Yixing Silicon Valley Electronic Technology Co Ltd filed Critical Shenzhen Fastprint Circuit Tech Co Ltd
Priority to CN201410857672.4A priority Critical patent/CN104599994B/zh
Publication of CN104599994A publication Critical patent/CN104599994A/zh
Application granted granted Critical
Publication of CN104599994B publication Critical patent/CN104599994B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

一种HDI板盲埋孔电气互连可靠性检测方法，包括：提供HDI板作为检测样品，检测样品包括检测模块；检测模块包括POWER端回路和SENSE端回路，POWER端回路为SENSE端回路加热；POWER端回路和SENSE端回路在Z方向上均成菊花链结构设置；对POWER端回路提供直流电加热使POWER端回路从室温升至测试温度，POWER端回路将热量传递SENSE端回路使从室温升至测试温度；两个回路冷却至室温，完成一个热循环并检测SENSE端回路的电阻值；重复热循环并检测SENSE端回路的电阻值过150次，电阻值的变化率超出10％，则判定检测样品失效。上述方法实现HDI板盲埋孔电气互连可靠性检测方法。

Description

HDI板盲埋孔电气互连可靠性检测方法
技术领域
本发明涉及半导体领域，特别是涉及一种HDI板盲埋孔电气互连可靠性检测方法。
背景技术
随着电子产品向多功能化、小型轻量化、高性能化的飞速发展，以及通信、计算机、军工、医疗等领域对高频高速信号的传输需求，采用高频信号材料设计与制作的HDI板(高密度互连印制电路板)得到了相关技术人员的广泛关注。
高频高速HDI板规模化生产的关键在于高密度布线和高可靠性保证。为了提高布线密度，HDI中采用激光微钻技术，通过积层叠孔设计和电镀填孔工艺实现电气互连。
然而，相对普通板材，高频材料组分与填料的差异性，使其在热膨胀系数的匹配性、CO2激光加工性、界面结合力等方面都有所下降，尤其当产品经过回流焊或在变温环境下使用一段时间以后，容易发生电气性能失效，即电阻超标或开路，图2为盲孔孔底受热后出现的裂纹。
目前，PCB制造业主要通过常温环境下的飞针测试或专用治具完成对样板和批量板的电性测试，对于高温冲击后的电气互连可靠性，则缺少相应有效的测试方法。
发明内容
基于此，有必要提供一种能实现有效地检测HDI板盲埋孔电气互连可靠性的检测方法。
一种HDI板盲埋孔电气互连可靠性检测方法，包括：
提供HDI板作为检测样品，所述检测样品包括检测模块；
其中，所述检测模块包括POWER端回路和SENSE端回路，所述POWER端回路为由通孔连接各层线路形成的加热回路，所述SENSE端回路为由盲孔、埋孔组成的测试电路；所述POWER端回路为所述SENSE端回路进行加热；所述通孔和所述盲孔相互交错延伸，所述通孔和所述盲孔在X-Y方向上形成等间距的长方形矩阵；所述POWER端回路和所述SENSE端回路在Z方向上均形成菊花链结构；
对所述POWER端回路提供直流电加热，在3min内使所述POWER端回路从室温升至测试温度，所述POWER端回路将热量传递给交错分布在所述POWER端回路周围的所述SENSE端回路，所述SENSE端回路从室温升至测试温度；
将所述POWER端回路和所述SENSE端回路在2min内通过风冷冷却至室温，完成一个热循环并检测所述SENSE端回路的电阻值；
重复所述热循环并重复检测所述SENSE端回路的电阻值150次以上，若所述电阻值的变化率超过10％，则判定所述检测样品失效。
在其中一个实施例中，所述POWER端回路和所述SENSE端回路的电阻测试接口均采用四端子结构。
在其中一个实施例中，当在所述检测样品的一次压合子板上没有埋孔时，SENSE端回路在Z方向上的菊花链结构为叠孔结构或错位孔结构。
在其中一个实施例中，当在所述检测样品的一次压合子板上设有埋孔时，所述SENSE端回路穿过所述检测样品的上下两层的盲孔及所述埋孔形成菊花链结构，所述POWER端回路穿过所述检测样品的上下两层的盲孔及所述埋孔形成菊花链结构。
在其中一个实施例中，所述检测样品的上下两层的盲孔链通过外接通孔连接成一个网络。
在其中一个实施例中，所述检测样品的上下两层的盲孔链为两个独立的网络，所述SENSE端回路对应有两个SENSE端口。
在其中一个实施例中所述检测样品为多层HDI板，所述POWER端回路设置在所述多层HDI板的内层。
在其中一个实施例中，所述POWER端回路的电阻为500mΩ～3Ω，所述SENSE端回路的电阻为500mΩ～4Ω。
在上述HDI板盲埋孔电气互连可靠性检测方法中，基于互连应力测试原理(IST测试原理)。通过对检测样品的盲埋孔链路进行设计，得到符合各种叠层设计类型的IST测试模块，然后在生产过程中通过IST测试环节，以检测在高低温反复冲击的环境下，HDI盲埋孔电气互连的完整性，进而可以有效判断此类产品的可靠性，然后将失效产品剔除，可以提高成品的良率。
附图说明
图1为一实施方式的HDI板盲埋孔电气互连可靠性检测方法的流程图；
图2为一实施方式的HDI板的通孔和盲孔在X-Y方向上的结构示意图；
图3为一实施方式的HDI板的P回路和S回路的电阻测试接口结构示意图；
图4为一实施方式的HDI板的盲孔错位分布的结构示意图；
图5为一实施方式S回路菊花链分为错位孔结构示意图；
图6为一实施方式结构示意图的HDI板的盲孔叠孔分布的结构示意图；；
图7为一实施方式S回路菊花链分为叠位孔结构示意图；
图8为一实施方式的HDI板的内层子板设有埋孔时的S回路结构示意图；
图9为一实施方式的S回路的盲孔叠埋孔设计结构示意图；
图10为一实施方式的P回路的盲孔叠埋孔设计结构示意图；
图11为一实施方式S回路的两个S电阻测试接口结构示意图；
图12为一实施方式为P回路在X-Y平面走线结构示意图；及
图13为一实施方式为P回路在Z平面走线结构示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
如图1所示，一实施方式的HDI板盲埋孔电气互连可靠性检测方法，包括：
S110、提供HDI板作为检测样品；
请参阅图1，在一实施方式中，检测样品包括POWER端回路10(简称P回路)和SENSE端回路20(简称S回路)，POWER端回路10为由通孔110连接各层线路构成的加热回路，SENSE端回路20为由盲孔210组成的测试电路；POWER端回路为SENSE端回路加热；通孔110和盲孔210相互交错延伸，通孔110和盲孔210在X-Y方向上形成等间距的长方形矩阵；POWER端回路和SENSE端回路在Z方向上均成菊花链结构设置。
P回路10的通孔110及层间布线设计需要保证热量能够均匀且高效地传递给S回路。在一实施方式中，P回路10中的通孔孔径、焊盘大小、内层铜厚及线宽设计，可依据不同PCB制造厂的工艺能力而定。其中，POWER端回路10的电阻为500mΩ～3Ω。S回路20作为检测对象，其中的激光盲孔和埋孔的连接方式、孔径及焊盘大小、线路设计等全部要与生产单元内的设计保持一致。其中，S回路20的电阻设计范围在500mΩ～4Ω之间，具体由测试设备的精度要求而定。测试过程中需要精确监控S回路的电阻变化率。
在一实施方式中，如图2所示，所述POWER端回路10具有电阻测试接口120，SENSE端回路具有电阻测试接口220，电阻测试接口120和电阻测试接口220均采用四端子结构。
在一实施方式中，P回路的通孔及S回路的盲孔相互交错延伸，由于整个线路较长，可设计成“折叠回路”，使通孔和盲孔在X-Y方向上形成等间距的长方形矩阵设计，如图3所示。
在Z方向上，P回路和S回路均设计为菊花链结构。
其中，在一实施方式中，当检测样品的一次压合子板上没有埋孔时，S回路在Z方向上的菊花链结构为叠孔结构或错位孔结构。在一实施方式中，以10层HDI板二阶盲孔结构为例，如图4的盲孔为错位孔设置的单面链路设计所示。在一实施方式中，在S回路在Z方向上的盲孔错位孔结构如图5所示，检测样品在一次压合子板310上没有埋孔，一次压合子板310的上下位置分别有两层积层，分别为一次积层320和二次积层330，对应形成一阶盲孔，二阶错位盲孔。盲孔的错位结构形成正反相连的“凸”字形线路。在另一实施方式中，S回路在Z方向上的菊花链结构为叠孔结构。如图6和图7所示，一次压合子板310的上下位置分别有两层积层，分别为一次积层320和二次积层330，对应形成一阶盲孔，二阶叠盲孔。即S回路在Z方向上的菊花链结构为叠孔结构。
请参阅图8，在另一实施方式中，当检测样品的一次压合子板上具有埋孔时，所述SENSE端回路20穿过所述检测样品的上下两层的盲孔210及埋孔形成菊花链结构。如图8所示，对应地，请参阅图9和10，所述POWER端回路10所述检测样品的上下两层的通孔及埋孔形成菊花链结构。
在一实施方式中，检测样品的上下两层的盲孔链通过外接通孔40连接成一个网络。即HDI板上下两面的盲孔链可以通过外接通孔的方式设计为同一个网络。在另外的实施方式中，检测样品的上下两层的盲孔链为两个独立的网络，即HDI板上下两面的盲孔链可以设计为两个独立的网络。此时S回路20需要有两个SENSE测试端口220，如图11所示。
在一实施方式中，检测样品为多层HDI板，所述POWER端回路设置在所述多层HDI板的内层。
以10层HDI板二阶盲孔结构为例，P回路菊花链的线路一般设计在L2-L3以及L8-L9之间内层，且采用“折叠回路”设计，如图12为P回路菊花链的线路在X-Y方向的分布设置，图13为Z方向P回路走线示意图。这样主要可以防止热量向外散失过快，同时也会减少向中间无S回路的子板层散热，从而提升了样品的加热效率。
S120、对POWER端回路提供直流电加热，在POWER端回路从室温升至测试温度，POWER端回路将热量传递给交错分布在POWER端回路周围的SENSE端回路，SENSE端回路从室温升至测试温度。在一实施方式中，POWER端回路在3min内从室温升至测试温度。
由上可知，由于POWER端回路和SENSE端回路在X-Y方向和Y方向均交错设置，SENSE端回路从室温升至测试温度可以较快地从室温升到测试温度。
S130、将POWER端回路和SENSE端回路在通过风冷冷却至室温，完成一个热循环并检测SENSE端回路的电阻值。在一实施方式中，将POWER端回路和SENSE端回路在2min内通过风冷冷却至室温。
S140、重复热循环并重复检测检测样品的SENSE端回路的电阻值150次以上，若电阻值的变化率超出10％，则即判定检测样品失效。
冷热循环次数要求：当TG≥170℃时，对HDI板循环升温测试250次。当TG＜170℃，对HDI板循环升温测试150次。测试过程中，检测SENSE端回路电阻的变化率，当电阻变化(升高)超过10％时，判定检测样品为失效。
在上述HDI板盲埋孔电气互连可靠性检测方法中，基于互连应力测试原理(IST测试原理)。通过对检测样品的盲埋孔链路进行设计，得到符合各种叠层设计类型的IST测试模块，然后在生产过程中通过IST测试环节，以检测在高低温反复冲击的环境下，HDI盲埋孔电气互连的完整性，进而可以有效判断此类产品的可靠性，然后将失效产品剔除，可以提高成品的良率。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种HDI板盲埋孔电气互连可靠性检测方法，其特征在于，包括：
提供HDI板作为检测样品，所述检测样品包括检测模块；
其中，所述检测模块包括POWER端回路和SENSE端回路，所述POWER端回路为由通孔连接各层线路形成的加热回路，所述SENSE端回路为由盲孔、埋孔组成的测试电路；所述POWER端回路为所述SENSE端回路进行加热；所述通孔和所述盲孔相互交错延伸，所述通孔和所述盲孔在X-Y方向上形成等间距的长方形矩阵；所述POWER端回路和所述SENSE端回路在Z方向上均形成菊花链结构；
对所述POWER端回路提供直流电加热，使所述POWER端回路从室温升至测试温度，所述POWER端回路将热量传递给交错分布在所述POWER端回路周围的所述SENSE端回路，所述SENSE端回路从室温升至测试温度；
将所述POWER端回路和所述SENSE端回路通过风冷冷却至室温，完成一个热循环并检测所述SENSE端回路的电阻值；
重复所述热循环并重复检测所述SENSE端回路的电阻值150次以上，若所述电阻值的变化率超过10％，则判定所述检测样品失效。
2.根据权利要求1所述的HDI板盲埋孔电气互连可靠性检测方法，其特征在于，所述POWER端回路和所述SENSE端回路的电阻测试接口均采用四端子结构。
3.根据权利要求1所述的HDI板盲埋孔电气互连可靠性检测方法，其特征在于，当在所述检测样品的一次压合子板上没有埋孔时，SENSE端回路在Z方向上的菊花链结构为叠孔结构或错位孔结构。
4.根据权利要求1所述的HDI板盲埋孔电气互连可靠性检测方法，其特征在于，当在所述检测样品的一次压合子板上设有埋孔时，所述SENSE端回路穿过所述检测样品的上下两层的盲孔及所述埋孔形成菊花链结构，所述POWER端回路穿过所述检测样品的上下两层的盲孔及所述埋孔形成菊花链结构。
5.根据权利要求1所述的HDI板盲埋孔电气互连可靠性检测方法，其特征在于，所述检测样品的上下两层的盲孔链通过外接通孔连接成一个网络。
6.根据权利要求1所述的HDI板盲埋孔电气互连可靠性检测方法，其特征在于，所述检测样品的上下两层的盲孔链为两个独立的网络，所述SENSE端回路对应有两个SENSE端口。
7.根据权利要求1所述的HDI板盲埋孔电气互连可靠性检测方法，其特征在于，所述检测样品为多层HDI板，所述POWER端回路设置在所述多层HDI板的内层。
8.根据权利要求1所述的HDI板盲埋孔电气互连可靠性检测方法，其特征在于，所述POWER端回路的电阻为500mΩ～3Ω，所述SENSE端回路的电阻为500mΩ～4Ω。
CN201410857672.4A 2014-12-31 2014-12-31 Hdi板盲埋孔电气互连可靠性检测方法 Expired - Fee Related CN104599994B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410857672.4A CN104599994B (zh) 2014-12-31 2014-12-31 Hdi板盲埋孔电气互连可靠性检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410857672.4A CN104599994B (zh) 2014-12-31 2014-12-31 Hdi板盲埋孔电气互连可靠性检测方法

Publications (2)

Publication Number Publication Date
CN104599994A CN104599994A (zh) 2015-05-06
CN104599994B true CN104599994B (zh) 2017-06-30

Family

ID=53125686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410857672.4A Expired - Fee Related CN104599994B (zh) 2014-12-31 2014-12-31 Hdi板盲埋孔电气互连可靠性检测方法

Country Status (1)

Country Link
CN (1) CN104599994B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108107342B (zh) * 2017-11-07 2020-07-28 广州兴森快捷电路科技有限公司 测试模块
CN109031092B (zh) * 2018-07-16 2020-12-11 威太（苏州）智能科技有限公司 一种pcb高电流测试方法
CN109188243B (zh) * 2018-08-30 2020-11-13 上海炜绫测试技术有限公司 一种pcb互联可靠性测试方法
CN109342926A (zh) * 2018-10-25 2019-02-15 昆山中哲电子有限公司 一种电路板盲孔检测方法及其检测设备
CN111707923A (zh) * 2019-12-04 2020-09-25 鲍勃·奈乌斯 热暴露期间电气测试用印制电路板测试试样及其试验方法
CN111142009B (zh) * 2020-01-24 2022-04-08 上海炜绫测试技术有限公司 一种pcb互联可靠性测试方法和装置
CN111142010B (zh) * 2020-01-24 2022-03-29 上海炜绫测试技术有限公司 一种pcb互联可靠性测试方法和装置
CN112309882B (zh) * 2020-09-21 2022-06-07 中国电子科技集团公司第十三研究所 三维集成器件焊接可靠性试验方法及监测系统
CN113064058A (zh) * 2021-04-12 2021-07-02 万安裕维电子有限公司 一种pcb互联可靠性测试方法与系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201859193U (zh) * 2010-09-30 2011-06-08 嘉联益科技股份有限公司 用于单一或同步检测通孔及盲孔的测试板
CN103196724A (zh) * 2013-03-22 2013-07-10 江苏物联网研究发展中心 用于tsv铜互连材料力学性能测试的原位拉伸样品制备方法
CN203523140U (zh) * 2013-10-11 2014-04-02 深圳诚和电子实业有限公司 一种可快速检测交叉盲埋孔导通性的hdi板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326647A (ja) * 1994-06-02 1995-12-12 Nippon Telegr & Teleph Corp <Ntt> 配線特性の試験装置および試験方法
TW200907347A (en) * 2007-08-07 2009-02-16 Chunghwa Prec Test Tech Co Ltd Structure of test carrier board with fine pitch and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201859193U (zh) * 2010-09-30 2011-06-08 嘉联益科技股份有限公司 用于单一或同步检测通孔及盲孔的测试板
CN103196724A (zh) * 2013-03-22 2013-07-10 江苏物联网研究发展中心 用于tsv铜互连材料力学性能测试的原位拉伸样品制备方法
CN203523140U (zh) * 2013-10-11 2014-04-02 深圳诚和电子实业有限公司 一种可快速检测交叉盲埋孔导通性的hdi板

Also Published As

Publication number Publication date
CN104599994A (zh) 2015-05-06

Similar Documents

Publication Publication Date Title
CN104599994B (zh) Hdi板盲埋孔电气互连可靠性检测方法
US6391669B1 (en) Embedded structures to provide electrical testing for via to via and interface layer alignment as well as for conductive interface electrical integrity in multilayer devices
US20090078456A1 (en) Three dimensional packaging optimized for high frequency circuitry
CN104244614A (zh) 多层电路板及其制作方法
CN104582331A (zh) 多层线路板的内层偏位检测方法
JP2008177574A (ja) 改善されたｑのためのトロイダルインダクタの設計
CN109188243A (zh) 一种pcb互联可靠性测试方法
CN105722303A (zh) 多层印刷电路板
CN103743991A (zh) Pcb板的导电孔电性能测试方法及装置
EP2577724A1 (en) Systems and methods of manufacturing printed circuit boards using blind and internal micro vias to couple subassemblies
CN102480852A (zh) 电路板的制作方法
CN110398680A (zh) 一种pcb可靠性测试方法
CN111315110A (zh) 一种电路板及电子装置
US7248482B2 (en) Module with built-in circuit component and method for producing the same
Lenihan et al. Embedded thin film resistors, capacitors and inductors in flexible polyimide films
TWM634074U (zh) 印刷電路板製程缺陷檢視測試板結構
JP5251395B2 (ja) 多層配線基板、プローブカード、及び、多層配線基板の製造方法
TWI645195B (zh) Probe card
CN107449349A (zh) 印刷电路板
CN201859193U (zh) 用于单一或同步检测通孔及盲孔的测试板
JP4509645B2 (ja) 回路部品内蔵モジュールおよびその製造方法
CN106061140A (zh) 一种高阶任意层hdi板制作工艺
EP3241417A1 (en) Thermal management of printed circuit board components
JP5774332B2 (ja) プローブカード用セラミック基板及びその製造方法
CN105916315A (zh) 一种hdi印刷电路板的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170630

Termination date: 20211231