CN104576725A - 后栅工艺中伪栅器件及半导体器件的形成方法 - Google Patents
后栅工艺中伪栅器件及半导体器件的形成方法 Download PDFInfo
- Publication number
- CN104576725A CN104576725A CN201310472812.1A CN201310472812A CN104576725A CN 104576725 A CN104576725 A CN 104576725A CN 201310472812 A CN201310472812 A CN 201310472812A CN 104576725 A CN104576725 A CN 104576725A
- Authority
- CN
- China
- Prior art keywords
- pseudo
- grid
- gate
- mask layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000000463 material Substances 0.000 claims abstract description 72
- 238000005530 etching Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 70
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 4
- 230000009286 beneficial effect Effects 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 239000000377 silicon dioxide Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000005297 pyrex Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- OCGWQDWYSQAFTO-UHFFFAOYSA-N tellanylidenelead Chemical compound [Pb]=[Te] OCGWQDWYSQAFTO-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种后栅工艺中伪栅器件的形成方法，包括步骤：提供衬底，衬底上形成有栅介质层；在栅介质层上形成伪栅材料，伪栅材料上具有掩膜层；刻蚀掉部分的伪栅材料，且掩膜层下的伪栅材料的侧壁与掩膜层的侧壁具有夹角；以掩膜层为掩蔽，刻蚀伪栅材料，以形成伪栅极。由于在刻蚀掉部分伪栅材料后，掩膜层下的伪栅材料的侧壁与掩膜层的侧壁具有夹角，这样，在刻蚀形成伪栅极时，可以形成更为笔直的伪栅极，笔直的伪栅极利于后续工艺中进行填充重新形成替代栅，避免在替代栅中形成空洞，利于提高器件的性能。
Description
技术领域
本发明涉及半导体器件制造领域，尤其涉及一种后栅工艺中伪栅器件的形成方法。
背景技术
随着半导体技术的飞速发展，半导体器件的特征尺寸不断缩小，使集成电路的集成度越来越高，这对器件的性能也提出了更高的要求。
目前，在CMOSFET（互补金属氧化物半导体场效应晶体管）制造工艺的研究可大概分为两个方向，即前栅工艺和后栅工艺，前栅工艺的栅极的形成在源、漏极生成之前，会对栅氧化层产生影响，而在器件尺寸不断减小后，会对器件的电学特性产生影响。而后栅工艺（后栅工艺，Gate Last），是先形成伪栅以及源漏极，而后去除伪栅形成替代栅，该替代栅是在源、漏极生成之后形成，此工艺中栅极不需要承受很高的退火温度，对栅氧化层的影响较小。
然而，随着器件特征尺寸的不断减小，在形成替代栅时存在填充的问题，尤其是金属栅器件，容易在形成金属替代栅的时候产生空洞，对器件性能产生不良影响。
发明内容
本发明旨在解决上述技术缺陷，提供一种后栅工艺中伪栅器件以及半导体器件的形成方法，避免形成替代栅时的填充问题，提高器件的性能。
为此，本发明提供了一种后栅工艺中伪栅器件的形成方法，包括步骤：
提供衬底，衬底上形成有栅介质层；
在栅介质层上形成伪栅材料，伪栅材料上具有掩膜层；
刻蚀掉部分的伪栅材料，且掩膜层下的伪栅材料的侧壁与掩膜层的侧壁具有夹角；
以掩膜层为掩蔽，刻蚀伪栅材料，以形成伪栅极。
优选地，所述掩膜层为硬掩膜，在栅介质层上形成伪栅材料，以及刻蚀掉部分的伪栅材料的步骤具体为：
在栅介质层上依次淀积伪栅材料以及硬掩膜材料；
采用反应离子刻蚀形成图案化的掩膜层，同时，过刻蚀伪栅材料，以使得掩膜层下的伪栅材料的侧壁与掩膜层的侧壁具有夹角。
优选地，所述伪栅材料为多晶硅或非晶硅。
优选地，所述夹角为45°。
此外，本发明还提供了利用上述方法形成后栅工艺中半导体器件的方法，在利用上述方法形成伪栅器件后，包括步骤：
在侧墙的两侧形成层间介质层；
去除伪栅极，以形成开口；
在开口中形成替代栅。
优选地，在去除伪栅极时，同时去除伪栅极之下的栅介质层；而后，
在开口中形成替代栅介质层以及替代栅。
优选地，所述替代栅包括金属栅极。
本发明实施例提供的后栅工艺中伪栅器件的形成方法，掩膜层下的伪栅材料的侧壁与掩膜层的侧壁具有夹角，这样，在刻蚀形成伪栅极时，可以形成更为笔直的伪栅极，笔直的伪栅极利于后续工艺中进行填充重新形成替代栅，避免在替代栅中形成空洞，利于提高器件的性能。
附图说明
图1为根据本发明实施例的后栅工艺中伪栅器件的形成方法的流程图;
图2-9为根据本发明实施例后栅工艺中半导体器件的各个形成阶段的截面示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
在附图中示出了根据本发明实施例的层结构示意图。这些图并非是按比例绘制的，其中为了清楚的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
正如背景技术的描述，为了避免后栅工艺中在填充形成替代栅时产生空洞的填充问题，参考图1所示，本发明提出了一种后栅工艺中伪栅器件的形成方法，包括步骤：
提供衬底，衬底上形成有栅介质层；
在栅介质层上形成伪栅材料，伪栅材料上具有掩膜层，与掩膜层接触的伪栅材料部分与掩膜层的侧壁具有夹角；
以掩膜层为掩蔽，继续刻蚀伪栅材料，以形成伪栅极。
通过与掩膜层接触的伪栅材料部分与掩膜层的侧壁形成的夹角，在刻蚀形成伪栅极时，可以形成更为笔直的伪栅极，笔直的伪栅极利于后续工艺中进行填充重新形成替代栅，避免在替代栅中形成空洞，利于提高器件的性能。
为了更好的理解本发明，以下将结合附图对本发明的具体实施例进行详细的描述。
首先，在步骤S01，提供衬底，所述衬底上形成有栅介质层102，参考图2所示。
在本发明中，所述衬底100可以包括任何的半导体材料，例如单晶硅、多晶硅、非晶硅、锗、硅锗、碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其他化合物半导体，所述衬底200还可以为叠层半导体结构，例如Si/SiGe、绝缘体上硅（SOI）或绝缘体上硅锗（SGOI）。此处仅为示例，本发明并不限于此。
所述栅介质层102可以为热氧化层或其他合适的介质材料，例如氧化硅、氮化硅等，在本实施例中，为二氧化硅，可以通过热氧化的方法来形成。
在步骤S02，依次在栅介质层202上淀积伪栅材料104、硬掩膜材料106，如图2所示。
伪栅材料104可以为非晶硅、多晶硅或氧化硅等，在本实施例中，伪栅材料为多晶硅。所述硬掩膜材料106可以为氮化硅或氧化硅等，在本实施例中，为氮化硅。
在步骤S03，图案化所述硬掩膜材料106，如图4所示。
可以在硬掩膜106上形成光刻胶108，如图2所示，而后图案化硬掩膜层106，如图4所示。在本实施例中通过RIE（反应离子刻蚀）的方法刻蚀硬掩膜材料，来形成图案化的掩膜层106，在现有制造工艺中，通常是以掩膜材料下的伪栅材料104为刻蚀停止层，来确定掩膜材料的刻蚀停止时间。而在本实施例中，将控制刻蚀时间，进行过刻蚀，继续刻蚀伪栅材料。
在步骤S04，进行过刻蚀，继续刻蚀伪栅材料，刻蚀掉部分的伪栅材料，且掩膜层下的伪栅材料的侧壁104-1与掩膜层106的侧壁具有夹角，如图4所示。
在本实施例中，控制图案化硬掩膜材料106的刻蚀时间，进行过刻蚀，继续刻蚀伪栅材料，也就是说，在刻蚀到伪栅材料时，并不停止刻蚀，继续进行刻蚀以去除掉部分的伪栅材料，由于硬掩膜材料与伪栅材料的刻蚀选择比的不同，过刻蚀后，掩膜层下的伪栅材料的侧壁104-1与掩膜层106的侧壁具有夹角，如图4所示。根据不同的栅极材料和刻蚀气体的选择，对过刻蚀的时间进行调节，来控制上述夹角的大小，在优选的实施例中，该夹角为近似45°。
由于硬掩膜材料与伪栅材料的刻蚀选择比不同，在过刻蚀时，去除伪栅材料的速度较慢，在掩膜层下的伪栅材料并不会垂直的刻蚀下去，会在掩膜层下的伪栅材料的侧壁与掩膜层的侧壁形成夹角，而这样，在进行形成伪栅极的刻蚀中，由于该角度的存在，减少伪栅材料顶部的横向刻蚀量，因而能够较好地保持伪栅极顶部的外形，利于在后续刻蚀伪栅材料形成较为垂直的伪栅极。
在步骤S05，以掩膜层为掩蔽，刻蚀伪栅材料，以形成伪栅极104，如图5所示。
在本实施例中，在掩膜层的掩蔽下，采用反应离子刻蚀刻蚀其下的伪栅材料，从而形成伪栅极104。通常地，进而将伪栅极104下的栅介质层进行刻蚀，从而形成伪栅堆叠102、104，如图5所示。
至此，形成了本发明实施例的伪栅器件，而后，继续进行后栅工艺形成半导体器件的其他步骤。
在步骤S06，在伪栅极104的侧壁形成侧墙108，参考图6所示。
所述侧墙108可以具有单层或多层结构，可以由氮化硅、氧化硅、氮氧化硅、碳化硅、氟化物掺杂硅玻璃、低k电介质材料及其组合，和/或其他合适的材料形成。在本实施例中，所述侧墙206可以为氮化硅的单层结构。
当然，本实施例中还包括其他形成伪栅器件的步骤，例如，在伪栅极的两侧形成源漏区等。
在步骤S07，在侧墙的两侧形成层间介质层110，如图6所示。
本实施例中，通过合适的淀积方法淀积介质材料，例如未掺杂的氧化硅（SiO2）、掺杂的氧化硅（如硼硅玻璃、硼磷硅玻璃等）、氮化硅（Si3N4）或其他低k介质材料，而后进行平坦化，例如CMP（化学机械抛光），直至暴露伪栅极104。
在步骤S08，去除伪栅极104，以形成开口112，如图7所示。
本实施例中，通过四甲基氢氧化铵(TMAH)去除多晶硅的伪栅极104，而后可以继续将伪栅极下的栅介质层102也一并去除（图未示出），以重新形成高质量的栅介质层，可以通过稀释的HF去除二氧化硅的栅介质层102。
而后，在步骤S09，填充所述开口112，以形成替代栅114，如图9所示。
在本实施例中，具体地，首先，淀积替代栅介质层（图未示出），以及替代栅介质层上的替代栅极114，参考图8所示，而后，进行平坦化，直至暴露所述层间介质层，从而，在所述开口中形成包括替代栅介质层和替代栅极的替代栅区。替代栅介质层可以为高k介质材料（例如，和氧化硅相比，具有高介电常数的材料）或其他合适的介质材料，高k介质材料例如铪基氧化物，HFO2、HfSiO、HfSiON、HfTaO、HfTiO等，替代栅极包括金属栅极，所述金属栅极可以为一层或多层结构，可以包括金属材料或多晶硅或他们的组合，金属材料例如Ti、TiAlx、TiN、TaNx、HfN、TiCx、TaCx等等。
至此形成了根据本发明制造方法的半导体器件。而后，根据需要，对上述器件进行进一步的加工，例如形成接触塞以及金属层、金属互联层等。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (7)
1.一种后栅工艺中伪栅器件的形成方法，其特征在于，包括步骤：
提供衬底，衬底上形成有栅介质层；
在栅介质层上形成伪栅材料，伪栅材料上具有掩膜层；
刻蚀掉部分的伪栅材料，且掩膜层下的伪栅材料的侧壁与掩膜层的侧壁具有夹角；
以掩膜层为掩蔽，刻蚀伪栅材料，以形成伪栅极。
2.根据权利要求1所述的形成方法，其特征在于，所述掩膜层为硬掩膜，在栅介质层上形成伪栅材料，以及刻蚀掉部分的伪栅材料的步骤具体为：
在栅介质层上依次淀积伪栅材料以及硬掩膜材料；
采用反应离子刻蚀形成图案化的掩膜层，同时，过刻蚀伪栅材料，以使得掩膜层下的伪栅材料的侧壁与掩膜层的侧壁具有夹角。
3.根据权利要求2所述的形成方法，其特征在于，所述伪栅材料为多晶硅或非晶硅。
4.根据权利要求1-4中任一项所述的形成方法，其特征在于，所述夹角为45°。
5.一种后栅工艺中半导体器件的形成方法，其特征在于，包括步骤：
如权利要求1-4中任一项所述的方法形成伪栅器件；
在伪栅极的两侧形成层间介质层；
去除伪栅极，以形成开口；
在开口中形成替代栅。
6.根据权利要求5所述的形成方法，其特征在于，在去除伪栅极时，同时去除伪栅极之下的栅介质层；而后，
在开口中形成替代栅介质层以及替代栅。
7.根据权利要求6所述的形成方法，其特征在于，所述替代栅包括金属栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310472812.1A CN104576725B (zh) | 2013-10-11 | 2013-10-11 | 后栅工艺中伪栅器件及半导体器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310472812.1A CN104576725B (zh) | 2013-10-11 | 2013-10-11 | 后栅工艺中伪栅器件及半导体器件的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104576725A true CN104576725A (zh) | 2015-04-29 |
| CN104576725B CN104576725B (zh) | 2017-09-05 |
Family
ID=53092375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310472812.1A Active CN104576725B (zh) | 2013-10-11 | 2013-10-11 | 后栅工艺中伪栅器件及半导体器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104576725B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040159884A1 (en) * | 2000-03-31 | 2004-08-19 | Fumitomo Matsuoka | Semiconductor device and a method for manufacturing the same |
| US7208361B2 (en) * | 2004-03-24 | 2007-04-24 | Intel Corporation | Replacement gate process for making a semiconductor device that includes a metal gate electrode |
| CN102479693A (zh) * | 2010-11-30 | 2012-05-30 | 中芯国际集成电路制造(北京)有限公司 | 形成栅极的方法 |
| CN102956454A (zh) * | 2011-08-19 | 2013-03-06 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
-
2013
- 2013-10-11 CN CN201310472812.1A patent/CN104576725B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040159884A1 (en) * | 2000-03-31 | 2004-08-19 | Fumitomo Matsuoka | Semiconductor device and a method for manufacturing the same |
| US7208361B2 (en) * | 2004-03-24 | 2007-04-24 | Intel Corporation | Replacement gate process for making a semiconductor device that includes a metal gate electrode |
| CN102479693A (zh) * | 2010-11-30 | 2012-05-30 | 中芯国际集成电路制造(北京)有限公司 | 形成栅极的方法 |
| CN102956454A (zh) * | 2011-08-19 | 2013-03-06 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104576725B (zh) | 2017-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103943499B (zh) | 鳍式场效应晶体管的形成方法 | |
| US8901665B2 (en) | Gate structure for semiconductor device | |
| US8258587B2 (en) | Transistor performance with metal gate | |
| US20140203333A1 (en) | Semiconductor device having modified profile metal gate | |
| US9520395B2 (en) | FinFET devices comprising a dielectric layer/CMP stop layer/hardmask/etch stop layer/gap-fill material stack | |
| US8252689B2 (en) | Chemical-mechanical planarization method and method for fabricating metal gate in gate-last process | |
| US8580642B1 (en) | Methods of forming FinFET devices with alternative channel materials | |
| US20140287565A1 (en) | Method for manufacturing semiconductor structure | |
| CN105810729A (zh) | 鳍式场效应晶体管及其制造方法 | |
| US20220336452A1 (en) | Integrated Circuits with FinFET Gate Structures | |
| CN104517901A (zh) | Cmos晶体管的形成方法 | |
| TW202117933A (zh) | 製造半導體裝置的方法及半導體裝置 | |
| CN104576386B (zh) | 一种FinFET及其制造方法 | |
| CN103811349A (zh) | 半导体结构及其制造方法 | |
| CN105810585B (zh) | 半导体结构的制作方法 | |
| CN105514161A (zh) | 半导体装置及其制造方法 | |
| CN106328501B (zh) | 半导体器件的制造方法 | |
| CN104217948B (zh) | 半导体制造方法 | |
| CN103377931B (zh) | 半导体结构及其制造方法 | |
| CN105336624A (zh) | 鳍式场效应晶体管及其假栅的制造方法 | |
| CN104576725A (zh) | 后栅工艺中伪栅器件及半导体器件的形成方法 | |
| CN103578946A (zh) | 一种半导体器件的形成方法 | |
| CN104576373A (zh) | 后栅工艺中伪栅器件及半导体器件的形成方法 | |
| CN107564863B (zh) | 一种半导体器件及其制造方法 | |
| CN104637797A (zh) | 一种后栅工艺中ild层的处理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210707 Address after: 221300 No.8, Liaohe West Road, Pizhou Economic Development Zone, Xuzhou City, Jiangsu Province Patentee after: JIANGSU LEUVEN INSTRUMMENTS Co.,Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 221300 No.8, Liaohe West Road, Pizhou Economic Development Zone, Xuzhou City, Jiangsu Province Patentee after: Jiangsu Luwen Instrument Co.,Ltd. Address before: 221300 No.8, Liaohe West Road, Pizhou Economic Development Zone, Xuzhou City, Jiangsu Province Patentee before: JIANGSU LEUVEN INSTRUMMENTS Co.,Ltd. |