CN104576309B - 从多芯片封装结构中获取底层芯片的方法 - Google Patents

从多芯片封装结构中获取底层芯片的方法 Download PDF

Info

Publication number
CN104576309B
CN104576309B CN201310472781.XA CN201310472781A CN104576309B CN 104576309 B CN104576309 B CN 104576309B CN 201310472781 A CN201310472781 A CN 201310472781A CN 104576309 B CN104576309 B CN 104576309B
Authority
CN
China
Prior art keywords
chip
layer
packaging structure
moulding compound
bottom chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310472781.XA
Other languages
English (en)
Other versions
CN104576309A (zh
Inventor
殷原梓
高保林
李日鑫
张菲菲
赵利利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310472781.XA priority Critical patent/CN104576309B/zh
Publication of CN104576309A publication Critical patent/CN104576309A/zh
Application granted granted Critical
Publication of CN104576309B publication Critical patent/CN104576309B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种从多芯片封装结构中获取底层芯片的方法，所述多芯片封装结构包括底层芯片、通过环氧树脂层黏合于底层芯片的顶层芯片、以及底层芯片和顶层芯片外围的模塑料封装层，所述方法包括：对所述模塑料封装层进行氧化；刻蚀所述模塑料封装层直到所述顶层芯片的衬底暴露出来；去除所述顶层芯片；去除所述环氧树脂层和剩余的模塑料封装层，以获取底层芯片。本发明缩短了获取底层芯片的操作时间，同时，因为本发明中各个步骤分别对多芯片封装结构中的不同部分进行有选择的去除，并且由于最后一步的持续时间大大的缩短，这样便有效的防止了沸腾发烟硝酸溶液对底层芯片的腐蚀，进而可在随后的EFA和PFA分析中，获得准确的分析结果。

Description

从多芯片封装结构中获取底层芯片的方法
技术领域
本发明涉及半导体制造技术，特别涉及一种从多芯片封装结构（multi-chipspackage）中获取底层芯片（bottom chip）的方法。
背景技术
在半导体制造领域，对已封装好的芯片进行故障分析（FA，Failure Analysis），例如EFA（Electrical Failure Analysis，电性失效分析）和PFA（Physical FailureAnalysis，物性失效分析）时，需要将封装材料进行剥离，使得需要分析的芯片裸露后再进行故障分析。
而目前，先进的工艺所生产的封装芯片结构大多是多芯片封装（multi-chipspackage）结构。多芯片封装结构中经常采用的是上下结构（up-down mode）的封装，芯片之间采用环氧树脂进行黏合。对于上下结构的封装结构来说，当需要获取底层芯片（bottomchip）时，需要考虑如何分离与之黏合的上层芯片。
对于上下结构封装的芯片来说，现有的获取底层芯片的方法是利用沸腾发烟硝酸溶液（HNO3）通过两个步骤完成的。首先，将已封装完成的芯片置入沸腾发烟硝酸中浸泡15分钟，在该过程中，封装芯片的模塑料（molding compound）封装层被沸腾发烟硝酸去除。之后，将去除模塑料封装层（主要成分为含有碳，氢，氧的有机物，另外参杂有无机物，具体的成分和比例不同封测厂各有区别）后的芯片放入沸腾的发烟硝酸中15分钟，在该过程中，黏合上下层芯片的环氧树脂被硝酸熔化，上下层芯片分离，这样便可获得底层芯片。
现有的获取底层芯片过程中，由于每一步至少15分钟的反应时间都比较长，在这么长时间的过程中，硝酸会腐蚀封装结构中的铝垫片（Al pad）和芯片的金属，这将导致芯片的固有特性发生改变，影响随后的EFA和PFA分析，使得分析人员无法找到导致芯片失效的根本原因——无法确定故障分析的结果是芯片本身的真实分析结果还是去除模塑料封装层和环氧树脂时的硝酸腐蚀导致的分析结果。
发明内容
有鉴于此，本发明提供一种新的从多芯片封装结构中获取底层芯片的方法，以保证底层芯片在获取的过程中不被破坏，进而保证随后EFA和PFA分析的准确。
本申请的技术方案是这样实现的：
一种从多芯片封装结构中获取底层芯片的方法，所述多芯片封装结构包括底层芯片、通过环氧树脂层黏合于底层芯片的顶层芯片、以及底层芯片和顶层芯片外围的模塑料封装层，所述方法包括：
对所述模塑料封装层进行氧化；
刻蚀所述模塑料封装层直到所述顶层芯片的衬底暴露出来；
去除所述顶层芯片；
去除所述环氧树脂层和剩余的模塑料封装层，以获取底层芯片。
进一步，所述氧化所述模塑料封装层，包括：
采用氧气等离子体将所述模塑料封装层进行氧化成海绵状。
进一步，氧化过程的气体流量为300～500sccm，等离子有效功率为500～700W。
进一步，刻蚀所述模塑料封装层直到所述顶层芯片的衬底暴露出来，包括：
采用高能离子束对模塑料封装层进行刻蚀，直到所述顶层芯片的衬底暴露出来。
进一步，所述离子束的加速电压为250～350kV，电流强度为4～6mA。
进一步，去除所述顶层芯片，包括：
利用热氢氧化钠溶液或者氢氧化钾溶液去除所述顶层芯片的衬底。
进一步，所述氢氧化钠溶液或者氢氧化钾溶液的温度不低于80摄氏度，溶液配比为1g氢氧化钠或者氢氧化钾配5ml去离子水。
进一步，去除所述环氧树脂层和剩余的模塑料封装层，以获取底层芯片，包括：
利用沸腾发烟硝酸溶液去除所述环氧树脂层和剩余的模塑料封装层，去除所述环氧树脂层和剩余的模塑料封装层的时间不超过5分钟。
进一步，所述顶层芯片的衬底为硅衬底。
进一步，所述多芯片封装结构包括：TSOP、QFP、QFN和BGA。
从上述方案可以看出，本发明提供的上述从多芯片封装结构中获取底层芯片的方法，极大地缩短了获取底层芯片的操作时间。同时，因为本发明中各个步骤分别对多芯片封装结构中的不同部分进行有选择的去除，并使得最后一步利用沸腾发烟硝酸溶液去除环氧树脂层和剩余的模塑料封装层的时间大大的缩短，这样便有效的防止了沸腾发烟硝酸溶液对底层芯片的腐蚀，进而可在随后的EFA和PFA分析中，获得准确的分析结果。
附图说明
图1A为本发明中的一种多芯片封装结构的实施例俯视图；
图1B为图1A所示俯视图沿切面S的结构示意图；
图2为本发明的从多芯片封装结构中获取底层芯片的方法的实施例示意图；
图3A为多芯片封装结构经过对模塑料封装层进行氧化后的结构示意图；
图3B为图3A所示俯视图沿切面S的结构示意图；
图4A为多芯片封装结构经过高能离子束对模塑料封装层进行刻蚀后的结构示意图；
图4B为图4A所示俯视图沿切面S的结构示意图；
图5A为多芯片封装结构去除所述顶层芯片后的结构示意图；
图5B为图5A所示俯视图沿切面S的结构示意图；
图6A为多芯片封装结构去除环氧树脂层和剩余的模塑料封装层后的结构示意图；
图6B为图6A所示俯视图沿切面S的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
如图1A、图1B所示，为一种多芯片封装结构的实施例示意图，该多芯片封装结构主要包括底层芯片10、通过环氧树脂层20黏合于底层芯片10顶部的顶层芯片30、以及底层芯片10和顶层芯片30外围的模塑料封装层40。另外，该结构还包括，通过环氧树脂层20黏合于所述底层芯片10底部的BT（Bismaleimide Triazine，聚丁烯-1）树脂层50，位于所述BT树脂层50靠近底层芯片10一侧的引线框（Lead frame）51，所述引线框51通过位于所述BT树脂层50中的通孔（Through hole）52，与位于所述BT树脂层50另一侧的锡球70连接，引线框51通过金线60与顶层芯片30和/或底层芯片10连接。顶层芯片30和底层芯片10通过金线60、引线框51、通孔52和锡球70引出到外部电路。其中，BT树脂全称为聚丁烯树脂，是一种热塑性塑料。
如图2所示，本发明的从多芯片封装结构中获取底层芯片的方法，包括：
对所述模塑料封装层40进行氧化；
刻蚀所述模塑料封装层40直到所述顶层芯片30的衬底暴露出来；
去除所述顶层芯片30；
去除所述环氧树脂层20和剩余的模塑料封装层40，以获取底层芯片10。
以下结合附图对上述方法进行详细介绍。
步骤1、对所述模塑料封装层40进行氧化。
本步骤1中，采用氧气（O2）等离子体对所述模塑料封装层40进行氧化。因为所述模塑料封装层40中的成分包含了大量的碳（C）、氢（H）、氧（O），经过氧气等离子体的氧化后，其结构会变成海绵状或者多孔状的结构，如图3A、图3B所示的黑白相间的表示，因此，随后对模塑料封装层40的进一步刻蚀会更加的容易。作为一个具体实施例，本步骤1的氧化过程的气体流量可以控制在300～500sccm（standard-state cubic centimeter per minute，标况毫升每分），等离子体的有效功率可控制在500～700W（瓦特），氧化时间可控制在不超过5分钟的时间。本领域技术人员依据本步骤1的采用氧气（O2）等离子体的氧化方案结合常用的氧化技术手段，可以通过简单实验获得未被本发明所公开的步骤和参数，例如依据对多芯片封装结构进行氧化所要达到的效果进而对氧化过程的各种参数的调节，此处不再赘述。
步骤2、刻蚀所述模塑料封装层40直到所述顶层芯片30的衬底暴露出来。
本步骤2中，采用高能离子束（ion beam）对模塑料封装层40进行刻蚀，直到所述顶层芯片30的衬底暴露出来。因为经过步骤1之后，模塑料封装层40的结构变成了海绵状或者多孔状，极大的降低了其密度，因此，本步骤2中采用高能离子束对模塑料封装层40进行刻蚀的难度得以降低，能够很快的去处顶层芯片30以上的模塑料封装层40。本步骤2中，所采用的离子束不会破坏顶层芯片30和底层芯片10，因为离子束对于海绵状或者多孔状的松散结构的模塑料封装层40具有高选择性。作为一个具体实施例，刻蚀时，所采用的离子束的加速电压可控制在250～350kV（千伏），优选为300kV，电流强度可控制在4～6mA（毫安），优选为5mA，加速电压与电流强度共同决定离子束的能量，需要根据不同的封装形式选取不同的参数，所采用离子一般选用处于元素周期表中间活性不太强的离子，作为一个具体实施例，可采用镓离子Ga+，刻蚀时间控时间在8～15min（分钟），需要具体问题具体分析，例如可采用的本试验的刻蚀时间为10min，对于刻蚀时间的控制需要依据模塑料封装层40的材料、厚度以及封装形式具体问题具体分析。经过本步骤2之后，多芯片封装结构的变化如图4A，图4B所示。本领域技术人员依据本步骤2的采用高能离子束对模塑料封装层40进行刻蚀的方案结合常用的离子束刻蚀的技术手段，可以通过简单实验获得未被本发明所公开的步骤和参数，例如依据本步骤2中离子束刻蚀所要达到的效果进而对离子束刻蚀过程的各种参数的调节，此处不再赘述。
步骤3、去除所述顶层芯片30。
本步骤3中，利用热氢氧化钠（NaOH）溶液或者氢氧化钾（KOH）溶液去除所述顶层芯片30，至此便完成了去除顶层芯片30的工作。作为一个具体实施例，本领域中顶层芯片30的衬底大多采用硅（Si）衬底，硅衬底能够与强碱进行反应，因此，当顶层芯片30的衬底露出以后，便可直接通过去除顶层芯片30的衬底的方式直接将顶层芯片30去除。当完成本步骤3的去除顶层芯片30的工作后，黏合顶层芯片30和底层芯片10的环氧树脂层20便能够暴露于表面。本步骤3中，去除顶层芯片30的衬底的过程需要几分钟的时间，该过程的持续时间需要依据硅衬底的厚度来决定。作为一个具体实施例，所述氢氧化钠溶液或者氢氧化钾溶液的温度不低于80摄氏度，如温度可控制在80～120摄氏度，溶液的配比例如1g（克）氢氧化钠或者氢氧化钾配5ml（毫升）去离子水(范围可以定义为1g:1ml到1g：10ml，本实验所用为1g:5ml)，去除所述顶层芯片30的衬底的时间不超过5分钟。经过本步骤3之后，多芯片封装结构的变化如图5A，图5B所示。本领域技术人员依据本步骤3的利用热氢氧化钠溶液或者氢氧化钾溶液去除所述顶层芯片30的方案结合常用的氢氧化钠溶液或者氢氧化钾溶液去除硅衬底的技术手段，可以通过简单实验获得未被本发明所公开的步骤和参数，例如依据本步骤2中所要达到的去除顶层芯片30的效果进而对利用热氢氧化钠溶液或者氢氧化钾溶液的浓度和反应时间的调节，此处不再赘述。
步骤4、去除所述环氧树脂层20和剩余的模塑料封装层40，以获取底层芯片10。
本步骤4中，利用沸腾发烟硝酸溶液（浓度98%）去除所述环氧树脂层20和剩余的模塑料封装层40。因为在底层芯片10的两侧均具有环氧树脂层20以分别黏合顶层芯片30和BT树脂层50，因此在去除环氧树脂层20时，BT树脂层50连同引线框51通孔52锡球70以及金线60均能够一同剥离。因为在前面的3个步骤中，已经将顶层芯片30和部分模塑料封装层40去除，所以本步骤4的持续时间大大缩短，这便有效的防止了沸腾发烟硝酸溶液对底层芯片的腐蚀。作为一个具体实施例，去除所述环氧树脂层20和剩余的模塑料封装层40的时间在3～5分钟。经过本步骤4之后的多芯片封装结构的变化，如图5A，图5B所示，此时仅剩下了所需要的底层芯片10。本领域技术人员依据本步骤4的利用沸腾发烟硝酸溶液去除所述环氧树脂层20和模塑料封装层40的方案结合常用的技术手段，可以通过简单实验获得未被本发明所公开的步骤和参数，例如依据本步骤2中所要达到的去除所述环氧树脂层20和剩余的模塑料封装层40的效果而对反应时间的调节，此处不再赘述。
上述方法可以应用于不同的多芯片封装结构的底层芯片获取中，例如TSOP（ThinSmall Outline Package，薄型小尺寸封装）、QFP（Plastic Quad Flat Package，方型扁平式封装）、QFN（Quad Flat No-lead Package，方形扁平无引脚封装）和BGA（Ball GridArray，球栅阵列结构）等，本领域技术人员可以将上述实施例的方案结合常用技术手段而应用于这些封装结构中，此处不再赘述。
与现有方法相比，本发明提供的上述从多芯片封装结构中获取底层芯片的方法实施例缩短了获取底层芯片的操作时间，现有方法获取底层芯片需要30分钟时间，而本发明的方法仅需要20分钟的时间。同时，因为本发明中各个步骤分别对多芯片封装结构中的不同部分进行有选择的去除，并且使得最后一步中利用沸腾发烟硝酸溶液去除环氧树脂层和剩余的模塑料封装层的时间大大的缩短，这样便有效的防止了沸腾发烟硝酸溶液对底层芯片的腐蚀，进而可在随后的EFA和PFA分析中，获得准确的分析结果。需要说明的是，以上仅以实施例对本发明的精神和原则进行具体的介绍，关于时间以及其他各项参数的控制，需要依据芯片封装结构、使用材料、各材料层的厚度而进行调整。但整体来说，与现有技术相比，本发明从多芯片封装结构中获取底层芯片的方法，可以极大地节省获取底层芯片的时间，并且可避免对所获取的底层芯片的腐蚀。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (9)

1.一种从多芯片封装结构中获取底层芯片的方法，所述多芯片封装结构包括底层芯片、通过环氧树脂层黏合于底层芯片的顶层芯片、以及底层芯片和顶层芯片外围的模塑料封装层，所述方法包括：
对所述模塑料封装层进行氧化；
刻蚀所述模塑料封装层直到所述顶层芯片的衬底暴露出来；
去除所述顶层芯片；
去除所述环氧树脂层和剩余的模塑料封装层，以获取底层芯片；
所述对所述模塑料封装层进行氧化，包括：
采用氧气等离子体将所述模塑料封装层氧化成海绵状。
2.根据权利要求1所述的多芯片封装结构中获取底层芯片的方法，其特征在于：
氧化过程的气体流量为300～500sccm，等离子体有效功率为500～700W。
3.根据权利要求1所述的多芯片封装结构中获取底层芯片的方法，其特征在于，刻蚀所述模塑料封装层直到所述顶层芯片的衬底暴露出来，包括：
采用高能离子束对模塑料封装层进行刻蚀，直到所述顶层芯片的衬底暴露出来。
4.根据权利要求3所述的多芯片封装结构中获取底层芯片的方法，其特征在于：
所述离子束的加速电压为250～350kV，电流强度为4～6mA。
5.根据权利要求1所述的多芯片封装结构中获取底层芯片的方法，其特征在于，去除所述顶层芯片，包括：
利用热氢氧化钠溶液或者氢氧化钾溶液去除所述顶层芯片的衬底。
6.根据权利要求5所述的多芯片封装结构中获取底层芯片的方法，其特征在于：
所述氢氧化钠溶液或者氢氧化钾溶液的温度不低于80摄氏度，溶液配比为1g氢氧化钠或者氢氧化钾配5ml去离子水。
7.根据权利要求1所述的多芯片封装结构中获取底层芯片的方法，其特征在于，去除所述环氧树脂层和剩余的模塑料封装层，以获取底层芯片，包括：
利用沸腾发烟硝酸溶液去除所述环氧树脂层和剩余的模塑料封装层。
8.根据权利要求1所述的多芯片封装结构中获取底层芯片的方法，其特征在于，所述顶层芯片的衬底为硅衬底。
9.根据权利要求1至8任一项所述的多芯片封装结构中获取底层芯片的方法，其特征在于，所述多芯片封装结构包括：TSOP、QFP、QFN和BGA。
CN201310472781.XA 2013-10-11 2013-10-11 从多芯片封装结构中获取底层芯片的方法 Active CN104576309B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310472781.XA CN104576309B (zh) 2013-10-11 2013-10-11 从多芯片封装结构中获取底层芯片的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310472781.XA CN104576309B (zh) 2013-10-11 2013-10-11 从多芯片封装结构中获取底层芯片的方法

Publications (2)

Publication Number Publication Date
CN104576309A CN104576309A (zh) 2015-04-29
CN104576309B true CN104576309B (zh) 2018-02-27

Family

ID=53092100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310472781.XA Active CN104576309B (zh) 2013-10-11 2013-10-11 从多芯片封装结构中获取底层芯片的方法

Country Status (1)

Country Link
CN (1) CN104576309B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107845608A (zh) * 2016-09-20 2018-03-27 中芯国际集成电路制造(上海)有限公司 一种从多芯片封装中分离出子芯片的方法
CN106653621B (zh) * 2016-12-07 2019-05-31 武汉新芯集成电路制造有限公司 3d-nand堆叠式结构的样品开封方法
CN111710627B (zh) * 2020-05-28 2024-03-01 北京芯可鉴科技有限公司 芯片封装预处理方法及芯片分析方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1682353A (zh) * 2002-09-18 2005-10-12 马特森技术公司 去除材料的系统和方法
CN102044405A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 多芯片封装体中芯片的分离方法
CN102779722A (zh) * 2011-05-12 2012-11-14 南亚科技股份有限公司 解封集成电路封装体的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5882423A (en) * 1994-02-03 1999-03-16 Harris Corporation Plasma cleaning method for improved ink brand permanency on IC packages
US6335224B1 (en) * 2000-05-16 2002-01-01 Sandia Corporation Protection of microelectronic devices during packaging
US6429028B1 (en) * 2000-08-29 2002-08-06 Dpa Labs, Incorporated Process to remove semiconductor chips from a plastic package
CN100576431C (zh) * 2006-12-15 2009-12-30 中芯国际集成电路制造(上海)有限公司 球栅阵列型封装的多用途解封装夹持器及方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1682353A (zh) * 2002-09-18 2005-10-12 马特森技术公司 去除材料的系统和方法
CN102044405A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 多芯片封装体中芯片的分离方法
CN102779722A (zh) * 2011-05-12 2012-11-14 南亚科技股份有限公司 解封集成电路封装体的方法

Also Published As

Publication number Publication date
CN104576309A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
KR0163526B1 (ko) 자외선/오존을 조사하여 접속패드에 보호막을 형성하는 단계를 포함하는 반도체소자 제조방법
CN104576309B (zh) 从多芯片封装结构中获取底层芯片的方法
CN108597998A (zh) 晶圆级系统封装方法及封装结构
TW561609B (en) Semiconductor device and its manufacturing method
MY152738A (en) Method of making foil based semiconductor package
SG120884A1 (en) Advanced microelectronic heat dissipation package and method for its manufacture
CN104465412A (zh) 芯片封装及其制造方法和芯片组件及其制造方法
CN104658879B (zh) 芯片封装体的开封方法
US11011483B2 (en) Nickel alloy for semiconductor packaging
TW201218339A (en) Quad flat non-leaded package and manufacturing method thereof
JP3584163B2 (ja) 半導体発光装置の製造方法
CN109801846A (zh) 一种封装结构及封装方法
TW200601522A (en) Leadless semiconductor package and method for manufacturing the same
SG89283A1 (en) Method of preparing an electronic package by co-curing adhesive and encapsulant
CN106558540A (zh) 等离子蚀刻单颗化半导体封装和相关方法
JP2006324401A5 (zh)
CN104054170B (zh) 具有防腐蚀压焊连接的电子构件和用于制造该构件的方法
CN108878308A (zh) 一种基于igbt模块的去封装方法
TWI375287B (en) Manufacturing process for quad flat non-leaded package
CN108807325A (zh) 一种新型的芯片封装结构及其制作方法
CN103489835B (zh) 安全芯片及封装方法
Lee et al. Study on paddle delamination for quad flat no leads package
TWI307546B (en) Semiconductor package and fabrication method thereof
US9252085B2 (en) Package for an integrated circuit
TWI311358B (en) Flip-chip integrated circuit packaging method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant