CN104573262A - 一种生成pcb光绘层面的方法及装置 - Google Patents

一种生成pcb光绘层面的方法及装置 Download PDF

Info

Publication number
CN104573262A
CN104573262A CN201510035816.2A CN201510035816A CN104573262A CN 104573262 A CN104573262 A CN 104573262A CN 201510035816 A CN201510035816 A CN 201510035816A CN 104573262 A CN104573262 A CN 104573262A
Authority
CN
China
Prior art keywords
section information
lamination
file
veneer
veneer lamination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510035816.2A
Other languages
English (en)
Other versions
CN104573262B (zh
Inventor
胡立燕
赵亚民
李鹏翀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Beijing Electronic Information Industry Co Ltd
Original Assignee
Inspur Beijing Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Beijing Electronic Information Industry Co Ltd filed Critical Inspur Beijing Electronic Information Industry Co Ltd
Priority to CN201510035816.2A priority Critical patent/CN104573262B/zh
Publication of CN104573262A publication Critical patent/CN104573262A/zh
Application granted granted Critical
Publication of CN104573262B publication Critical patent/CN104573262B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Paints Or Removers (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

本发明公开了一种实现PCB光绘层面的方法及装置，包括：生成获取单板叠层的层面信息的文件；在布线工具中加载执行生成的获取单板叠层的层面信息的文件，以在印制电路板(PCB)光绘层面上加载单板叠层的层面信息，生成PCB光绘层面。发明通过生成的获取单板叠层的层面信息的文件，在PCB光绘层面上加载包含有单板叠层的层面信息的文件，快速、准确地实现了PCB光绘层面的生成，节省了时间，避免了采用人工方式生成光绘层面的错误。

Description

一种生成PCB光绘层面的方法及装置
技术领域
本申请涉及印制电路板技术，尤指一种生成印制电路板(PCB)光绘层面的方法及装置。
背景技术
目前，在印制电路板(PCB)设计过程中，使用Cadence Allegro软件进行PCB设计时，对单板层叠添加层面信息生成光绘层面，过程繁琐，需要花费大量的时间和精力。进行层面信息的添加，主要通过手动，或从其他PCB板的设计文件中导出后，再导入到的PCB设计的文件中实现，在手动添加或导入完成后，还需要技术人员进行仔细的核实文件的内容。单板叠层的层面信息添加方法，不仅耗时，而且添加的层面信息往往存在错误的地方，影响PCB设计的工作效率。
发明内容
为了解决上述问题，本发明提供一种生成PCB光绘层面的方法及装置，能够快速、准确地实现PCB光绘层面的生成。
为了达到本发明的目的，本申请提供一种生成PCB光绘层面的方法，包括：
生成获取单板叠层的层面信息的文件；
在布线工具中加载执行生成的获取单板叠层的层面信息的文件，以在印制电路板PCB光绘层面上加载单板叠层的层面信息，生成PCB光绘层面。
进一步地，生成获取单板叠层的层面信息的文件为：
采用CADENCE AXLSKILL语言编写并生成可读取单板叠层的层面信息的执行文件；
所述可读取单板叠层的层面信息的执行文件在布线工具中加载执行。
进一步地，单板叠层的层面信息具体包括：剖截面XSection中单板叠层的层面信息。
进一步地，层面信息至少包括：
单板叠层的地线、元器件走线及电源线的相关参数信息。
另一方面，本申请还提供一种快速生成PCB光绘层面的装置，包括：生成单元及光绘单元；其中，
生成单元，用于生成获取单板叠层的层面信息的文件；
光绘单元，用于在布线工具中加载执行生成的获取单板叠层的层面信息的文件，以在印制电路板PCB光绘层面上加载单板叠层的层面信息，生成PCB光绘层面。
进一步地，生成单元具体用于，
采用CADENCE AXLSKILL语言编写并生成可读取单板叠层的层面信息的执行文件；
所述可读取单板叠层的层面信息的执行文件在布线工具中加载执行。
进一步地，生成单元具体用于，
生成获取剖截面XSection中单板叠层的层面信息的文件。
与现有技术相比，本发明提供的技术方案，包括：生成获取单板叠层的层面信息的文件；在布线工具中加载执行生成的获取单板叠层的层面信息的文件，以在印制电路板(PCB)光绘层面上加载单板叠层的层面信息，生成PCB光绘层面。本发明通过生成的获取单板叠层的层面信息的文件，在PCB光绘层面上加载包含有单板叠层的层面信息的文件，快速、准确地实现了PCB光绘层面的生成，节省了时间，避免了采用人工方式生成光绘层面的错误。
附图说明
附图用来提供对本申请技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1为本发明生成PCB光绘层面的方法的流程图；
图2为本发明生成PCB光绘层面的装置的结构框图；
图3为本发明第一实施例获取单板叠层的层面信息的代码截图；
图4是本发明第一实施例加载Skill程序生成光绘层面示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚明白，下文中将结合附图对本申请的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
图1为本发明生成PCB光绘层面的方法的流程图，如图1所示，包括：
步骤100、生成获取单板叠层的层面信息的文件。
本步骤中，单板叠层的层面信息具体包括：剖截面(XSection)中单板叠层的层面信息。
生成获取单板叠层的层面信息的文件为：
采用CADENCE AXLSKILL语言编写并生成的可读取单板叠层的层面信息的执行文件；
可读取单板叠层的层面信息的执行文件在布线工具中加载执行。
需要说明的是，采用CADENCE AXLSKILL语言编写的用于在布线工具中执行后，可读取单板叠层的层面信息的执行文件实际上是可以通过CADENCE AXLSKILL中的语句或类从XSection中提取获得单板叠层的层面信息的Ski l l程序文件。
更进一步地，层面信息至少包括：
单板叠层的地线、元器件走线及电源线的相关参数信息。
需要说明的是，获取XSection中单板叠层的层面信息的方法是指，通过CADENCE AXLSKILL中的语句或类从XSection中提取获得的方法，属于编程人员的惯用技术手段。
步骤101、在布线工具中加载执行生成的获取单板叠层的层面信息的文件，以在印制电路板PCB光绘层面上加载单板叠层的层面信息，生成PCB光绘层面。
需要说明的是，加载包含有获取单板叠层的层面信息的文件的方式为PCB设计人员熟知的加载方式。
图2为本发明生成PCB光绘层面的装置的结构框图，如图2所示，包括：生成单元及光绘单元；其中，
生成单元，用于生成获取单板叠层的层面信息的文件；
光绘单元，用于在布线工具中加载执行生成的获取单板叠层的层面信息的文件，以在印制电路板PCB光绘层面上加载单板叠层的层面信息，生成PCB光绘层面。
生成单元具体用于，采用CADENCE AXLSKILL语言编写并生成可读取单板叠层的层面信息的执行文件；
可读取单板叠层的层面信息的执行文件在布线工具中加载执行。
生成单元具体用于，生成获取XSection中单板叠层的层面信息的文件。
以下通过具体实施例对本发明方法进行清楚详细的说明，实施例只用于陈述本发明，并不用于限定本发明的保护范围。
实施例1
采用CADENCE AXLSKILL语言编写并生成的可读取单板叠层的层面信息的执行文件；可读取单板叠层的层面信息的执行文件在布线工具中加载执行。可读取单板叠层的层面信息的执行文件在本实施例中指Skill程序，
图3为本发明第一实施例获取单板叠层的层面信息的代码截图，如图3所示，通过截图中采用CADENCE AXLSKILL编写的语句，可以读取XSection中单板叠层的层面信息，具体的包含：单板叠层的地线、元器件走线及电源线的相关参数信息。
将生成的Skill程序加载到布线工具中；
运行布线工具，运行加载Skill程序，通过运行Skill程序获取XSection中单板叠层的层面信息；
图4是本发明第一实施例加载Skill程序生成光绘层面示意图，如图4所示，加载Skill程序时，在布线工具会弹出Skill程序的窗口，在弹出的窗口中输入获取的XSection中单板叠层的层面信息，点击add按钮，即可以获取单板叠层的层面信息。
在PCB光绘层面上加载获取的单板叠层的层面信息，实现快速的生成PCB光绘层面。
虽然本申请所揭露的实施方式如上，但所述的内容仅为便于理解本申请而采用的实施方式，并非用以限定本申请，如本发明实施方式中的具体的实现方法。任何本申请所属领域内的技术人员，在不脱离本申请所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本申请的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (7)

1.一种生成PCB光绘层面的方法，其特征在于，包括：
生成获取单板叠层的层面信息的文件；
在布线工具中加载执行生成的获取单板叠层的层面信息的文件，以在印制电路板PCB光绘层面上加载单板叠层的层面信息，生成PCB光绘层面。
2.根据权利要求1所述的方法，其特征在于，所述生成获取单板叠层的层面信息的文件为：
采用CADENCE AXLSKILL语言编写并生成可读取单板叠层的层面信息的执行文件；
所述可读取单板叠层的层面信息的执行文件在布线工具中加载执行。
3.根据权利要求1或2所述的方法，其特征在于，所述单板叠层的层面信息具体包括：剖截面XSection中单板叠层的层面信息。
4.根据权利要求1所述的方法，其特征在于，所述层面信息至少包括：
单板叠层的地线、元器件走线及电源线的相关参数信息。
5.一种快速生成PCB光绘层面的装置，其特征在于，包括：生成单元及光绘单元；其中，
生成单元，用于生成获取单板叠层的层面信息的文件；
光绘单元，用于在布线工具中加载执行生成的获取单板叠层的层面信息的文件，以在印制电路板PCB光绘层面上加载单板叠层的层面信息，生成PCB光绘层面。
6.根据权利要求5所述的装置，其特征在于，所述生成单元具体用于，
采用CADENCE AXLSKILL语言编写并生成可读取单板叠层的层面信息的执行文件；
所述可读取单板叠层的层面信息的执行文件在布线工具中加载执行。
7.根据权利要求5所述的装置，其特征在于，所述生成单元具体用于，生成获取剖截面XSection中单板叠层的层面信息的文件。2 -->
CN201510035816.2A 2014-01-26 2015-01-23 一种生成pcb光绘层面的方法及装置 Active CN104573262B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510035816.2A CN104573262B (zh) 2014-01-26 2015-01-23 一种生成pcb光绘层面的方法及装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410038407.3A CN103778296A (zh) 2014-01-26 2014-01-26 一种快速生成pcb光绘层面的设计方法及系统
CN2014100384073 2014-01-26
CN201510035816.2A CN104573262B (zh) 2014-01-26 2015-01-23 一种生成pcb光绘层面的方法及装置

Publications (2)

Publication Number Publication Date
CN104573262A true CN104573262A (zh) 2015-04-29
CN104573262B CN104573262B (zh) 2018-05-22

Family

ID=50570526

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410038407.3A Pending CN103778296A (zh) 2014-01-26 2014-01-26 一种快速生成pcb光绘层面的设计方法及系统
CN201510035816.2A Active CN104573262B (zh) 2014-01-26 2015-01-23 一种生成pcb光绘层面的方法及装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410038407.3A Pending CN103778296A (zh) 2014-01-26 2014-01-26 一种快速生成pcb光绘层面的设计方法及系统

Country Status (1)

Country Link
CN (2) CN103778296A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110442928A (zh) * 2019-07-17 2019-11-12 陕西千山航空电子有限责任公司 一种生成工程图纸的pcb设计方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104021257A (zh) * 2014-06-24 2014-09-03 浪潮电子信息产业股份有限公司 一种设置pcb单板上高速信号10°走线的设计方法
CN107862118A (zh) * 2017-10-30 2018-03-30 北方电子研究院安徽有限公司 快速将所选图形的版图层次修改成金属版图层次的方法
CN108153963B (zh) * 2017-12-21 2022-02-18 郑州云海信息技术有限公司 一种pcb设计中检查连接器连接层面数的方法
CN113220375B (zh) * 2021-04-26 2024-04-19 深圳市国鑫恒运信息安全有限公司 基于Allegro软件生成镂空文丝印的方法及系统
CN114708210B (zh) * 2022-03-28 2024-01-09 苏州浪潮智能科技有限公司 一种光绘文件跨分割检测方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1862544A (zh) * 2005-08-18 2006-11-15 华为技术有限公司 配置pcb设计文件附属信息的方法和装置
CN101373488A (zh) * 2007-08-21 2009-02-25 京元电子股份有限公司 印刷电路板的堆叠设计系统与方法
CN102026500A (zh) * 2010-12-23 2011-04-20 中兴通讯股份有限公司 一种印制电路板自动化叠层设计方法及其装置
CN102521437A (zh) * 2011-11-30 2012-06-27 中国航空工业集团公司第六三一研究所 一种采用自动排版生产印制板的方法
CN102930080A (zh) * 2012-10-09 2013-02-13 无锡江南计算技术研究所 背板大小孔钻孔数据处理方法以及背板制造方法
CN102982217A (zh) * 2012-12-21 2013-03-20 曙光信息产业(北京)有限公司 丝印的处理方法和装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1862544A (zh) * 2005-08-18 2006-11-15 华为技术有限公司 配置pcb设计文件附属信息的方法和装置
CN101373488A (zh) * 2007-08-21 2009-02-25 京元电子股份有限公司 印刷电路板的堆叠设计系统与方法
CN102026500A (zh) * 2010-12-23 2011-04-20 中兴通讯股份有限公司 一种印制电路板自动化叠层设计方法及其装置
CN102521437A (zh) * 2011-11-30 2012-06-27 中国航空工业集团公司第六三一研究所 一种采用自动排版生产印制板的方法
CN102930080A (zh) * 2012-10-09 2013-02-13 无锡江南计算技术研究所 背板大小孔钻孔数据处理方法以及背板制造方法
CN102982217A (zh) * 2012-12-21 2013-03-20 曙光信息产业(北京)有限公司 丝印的处理方法和装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110442928A (zh) * 2019-07-17 2019-11-12 陕西千山航空电子有限责任公司 一种生成工程图纸的pcb设计方法

Also Published As

Publication number Publication date
CN103778296A (zh) 2014-05-07
CN104573262B (zh) 2018-05-22

Similar Documents

Publication Publication Date Title
CN104573262A (zh) 一种生成pcb光绘层面的方法及装置
EP2677424A3 (en) OpenCL compilation
WO2017024322A3 (en) Methods of forming and methods of repairing earth-boring tools
WO2018017626A3 (en) System and method for editing 3d models
CN103593527B (zh) 一种一键设置pcb板中不同类型布线规则bga的设计方法
CN103513966A (zh) 基于组件的php开发框架
WO2013177178A3 (en) Business process analytics
JP2016520898A5 (zh)
CN104408273A (zh) 一种快速更改pcb上过孔电气属性的设计方法
JP2013097467A5 (zh)
CN105488278A (zh) 一种PCB设计自动生成Gerber文件的方法
MX2018001442A (es) Metodos de formacion y metodos de reparacion de herramientas de perforacion terrestre.
WO2014209922A3 (en) Automatic configuration of a computer system based on process modeling of an implemented process
CN103761100A (zh) 一种快速画出差分信号过孔周围禁布区域的方法及系统
CN103456034A (zh) 一种基于分布式烘培光照的场景编辑器及编辑方法
CN103745075A (zh) 一种在pcb钻孔层自动生成叠层信息的方法
WO2020026010A3 (zh) 任务执行的调控方法、装置、设备/终端/服务器及存储介质
GB2549028A (en) Integrated a priori uncertainty parameter architecture in simulation model creation
CN105260569A (zh) 一种基于CadenceAllegro自动打地孔的方法
CN103164570A (zh) 电路设计中的电路器件导入方法和装置
CN104281745A (zh) 一种利用指定格式文件的钻孔方法
CN104102172A (zh) 生成数控机床程序的方法与设备
EP2677423A3 (en) OpenCL compilation
WO2012030930A3 (en) Method and apparatus for automated validation of semiconductor process recipes
CN207249005U (zh) 一种三相电相序的检测装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant