CN108153963B - 一种pcb设计中检查连接器连接层面数的方法 - Google Patents
一种pcb设计中检查连接器连接层面数的方法 Download PDFInfo
- Publication number
- CN108153963B CN108153963B CN201711399302.0A CN201711399302A CN108153963B CN 108153963 B CN108153963 B CN 108153963B CN 201711399302 A CN201711399302 A CN 201711399302A CN 108153963 B CN108153963 B CN 108153963B
- Authority
- CN
- China
- Prior art keywords
- checking
- connector
- layers
- script
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000013461 design Methods 0.000 title claims abstract description 18
- 238000007689 inspection Methods 0.000 claims description 9
- 238000004590 computer program Methods 0.000 claims description 7
- 230000004048 modification Effects 0.000 claims description 4
- 238000012986 modification Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 4
- 150000003071 polychlorinated biphenyls Chemical class 0.000 abstract description 2
- 230000006870 function Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000010960 commercial process Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及PCB领域，特别涉及一种PCB设计中检查连接器连接层面数的方法，弥补了现有技术方案效率低、不易定位、容易有遗漏等缺点，通过本发明，可以快速检查并高亮出连接层面数不符合要求的连接器，并提供含有坐标信息的结果报告，大大提高了工作效率和准确度，有利于提高设计质量。
Description
技术领域
本发明涉及PCB领域，特别涉及一种PCB设计中检查连接器连接层面数的方法。
背景技术
目前在市场上有多款PCB设计软件，Cadence作为业界应用最广泛的软件，不仅是它拥有强大的功能和多款相关软件做支撑，还因为它提供了开放式的二次开发接口和较为完善的开发语言库，用户可根据自身的需要进行开发。
skill语言是Cadence软件内置的一种基于C语言和LISP语言的高级编程语言，Cadence为skill语言提供了丰富的交互式函数，研究skill语言继而编写工具，投入应用可以大大提高工作效率。
在PCB设计的后期，工程师需要对PCB板进行全面细致的检查，此检查包含的方面广泛，其中包括连接器连接层面数的检查，连接器一般体积大、重量重，连接层面过多会造成上锡不良，发生掉件，影响PCB板的质量。在现有的技术方案中，连接器连接层面数的检查依靠质量工程师手动逐一检查，耗时长、操作复杂且容易有遗漏。现有的检查方法是，缺点主要有：
1)、耗时长，大型PCB板可能有数量众多的连接器，需要一一检查；
2)、容易有遗漏，不利于保证设计质量。
针对以上缺点，本发明提出一种PCB设计中检查连接器连接层面数的方法，弥补了现有技术方案效率低、不易定位、容易有遗漏等缺点，通过本发明，可以快速检查并高亮出连接层面数不符合要求的连接器，并提供含有坐标信息的结果报告，大大提高了工作效率和准确度，有利于提高设计质量。
发明内容
本发明是通过如下技术方案实现的，一种PCB设计中检查连接器连接层面数的方法，其包括如下步骤：1)、获取设计中所有symbols；2)、遍历symbols，获取某一名称的器件列表；3)、遍历步骤2)中得到的器件列表，获取器件的pin脚；4)、获取步骤3)中器件pin脚的连接层面；5)、计算步骤4)中获取的层面数，若大于预先设定的值则加入错误列表；6)、将错误列表生成报告，并高亮出问题pin对应的器件，点击报告中的坐标可定位到具体位置。
优选的，其中所述预先设定的值是3。
本发明还提供一种PCB设计中检查连接器连接层面数的方法，包括如下步骤：1)、编写检查连接器电容连接层面数的脚本；2)、在allegro设计软件中运行脚本；3)、逐一查看检查结果并修改；其中步骤1)中的脚本用于实现前述的方法。
优选的，所述修改，用于解决包括连接器连接层面数超出的问题。
本发明还提供一种计算机存储介质，其上存有计算机程序，该程序被处理器执行以实现所述的方法。
本发明还提供一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序以实现所述的方法。
本发明相对于现有技术的有益效果是，通过本发明，可以快速检查并高亮出连接层面数不符合要求的连接器，并提供含有坐标信息的结果报告，大大提高了工作效率和准确度，有利于提高设计质量。
附图说明
图1本发明一实施例提供的错误列表示意图
图2本发明一实施例提供的定位到具体位置示意图
具体实施方式
下面结合附图对本发明的较佳实施例进行详细阐述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
本实施例中编写脚本的流程逻辑如下：
1、获取设计中所有symbols；
2、遍历symbols，获取名称为“J*”的器件列表，此名称过滤即为选择连接器，需要注意的是，此名称因公司而异，例如，连接器名称以”J”开头；
3、遍历2中得到的器件列表，获取器件的pin脚；
4、获取3中器件pin脚的连接层面；
5、计算4中获取的层面数，若大于3则加入错误列表，此数值参照设计规范制定，后期如有修改，在脚本中修改此数值即可，本发明可修改度高、操作简便；
6、将错误列表生成报告，并高亮出问题pin对应的器件，点击报告中的坐标可定位到具体位置。
具体的，错误列表，如图1所示。点击图1中的坐标，可定位到需要提示的具体位置，如图2所示，点击第1行中的坐标会放大页面跳转到高亮器件。
采用本发明，可以快速检查并高亮出连接层面数超过设定值的连接器，本发明的主要实施步骤如下：
1)、编写检查连接器电容连接层面数的脚本；
2)、在allegro设计软件中运行脚本；
3)、逐一查看检查结果并修改。
为将本发明的使用方法和优点表述清楚，以下详细叙述实施方式：
1)、进行软件加载和调用，首先，在Allegro软件的命令行中输入skill load(“checkcon.il”)，其中checkcon.il为源程序文件，此操作加载程序；其次，在命令行中输入checkcon，其中checkcon为程序命令，此操作调用程序；
2)、点击列表中的条目，设计放大跳转，查看高亮器件；
3)、修改设计，解决连接器连接层面数超出的问题；
按以上步骤，即可完成检查连接器连接层面数的操作，实施结果如图2所示。本发明中，获取pin的连接层面并计数，其中获取连接层面是通过获取pin的连接对象、进而获取对象的层面、最后去除重复层面的技术手段实现的，计数是通过函数计算去掉重复后的层面个数。
术语“计算机系统”包括根据上述实施方式实现系统或执行方法的硬件、软件和数据存储装置。例如，计算机系统可包括中央处理单元(CPU)、输入装置、输出装置和数据存储。优选地，计算机系统具有用于提供视觉输出显示的监视器(例如，商业处理设计)。数据存储可包括RAM、盘驱动器或其它计算机可读介质。计算机系统可包括通过网络连接的多个计算装置，并且能够经过该网络彼此通信。
以上实施方式的方法可设为计算机程序或者携带计算机程序的计算机程序产品或者计算机可读介质，所述计算机程序设置成在计算机上运行时执行上述方法。
术语“计算机可读介质”包括(但不限于)可直接由计算机或者计算机系统读取或者访问的任何非临时媒体或介质。所述介质可包括(但不限于)诸如软盘、硬盘存储媒体和磁带的磁存储介质；诸如光盘或者CD-ROM的光学存储介质；诸如存储器的电存储介质，包括RAM、ROM和闪速存储器；以及以上的混合和组合，诸如磁/光学存储介质。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种PCB设计中检查连接器连接层面数的方法，其包括如下步骤：1)、获取设计中所有symbols；2)、遍历symbols，获取某一名称的器件列表；3)、遍历步骤2)中得到的器件列表，获取器件的pin脚；4)、获取步骤3)中器件pin脚的连接层面；5)、计算步骤4)中获取的层面数，若大于预先设定的值则加入错误列表；6)、将错误列表生成报告，并高亮出问题pin对应的器件，点击报告中的坐标可定位到具体位置。
2.根据权利要求1所述的方法，其特征在于：其中所述预先设定的值是3。
3.一种PCB设计中检查连接器连接层面数的方法，包括如下步骤：1)、编写检查连接器电容连接层面数的脚本；2)、在allegro设计软件中运行脚本；3)、逐一查看检查结果并修改；其中步骤1)中的脚本用于实现权利要求1-2任一项所述的方法。
4.根据权利要求3所述的方法，其特征在于：优选的，所述修改，用于解决包括连接器连接层面数超出的问题。
5.一种计算机存储介质，其上存有计算机程序，该程序被处理器执行以实现权利要求1-2任一项所述的方法。
6.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序以实现权利要求1-2任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711399302.0A CN108153963B (zh) | 2017-12-21 | 2017-12-21 | 一种pcb设计中检查连接器连接层面数的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711399302.0A CN108153963B (zh) | 2017-12-21 | 2017-12-21 | 一种pcb设计中检查连接器连接层面数的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108153963A CN108153963A (zh) | 2018-06-12 |
| CN108153963B true CN108153963B (zh) | 2022-02-18 |
Family
ID=62464045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711399302.0A Active CN108153963B (zh) | 2017-12-21 | 2017-12-21 | 一种pcb设计中检查连接器连接层面数的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108153963B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111259620B (zh) * | 2020-02-16 | 2022-07-05 | 苏州浪潮智能科技有限公司 | 一种检查pcb中盲埋孔的方法、系统、设备以及介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106709217A (zh) * | 2017-02-24 | 2017-05-24 | 济南浪潮高新科技投资发展有限公司 | 一种自动检测走线角度的方法 |
| CN106991243A (zh) * | 2017-04-12 | 2017-07-28 | 广东浪潮大数据研究有限公司 | 一种快速检查丝印层和阻焊层重叠的方法 |
| CN107145689A (zh) * | 2017-06-12 | 2017-09-08 | 郑州云海信息技术有限公司 | 一种pcb设计中检查文字方向的方法 |
| CN107256311A (zh) * | 2017-06-12 | 2017-10-17 | 郑州云海信息技术有限公司 | 一种PCB设计中检查并删除dangling via的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103778296A (zh) * | 2014-01-26 | 2014-05-07 | 浪潮(北京)电子信息产业有限公司 | 一种快速生成pcb光绘层面的设计方法及系统 |
| CN104053306A (zh) * | 2014-06-17 | 2014-09-17 | 浪潮集团有限公司 | 一种pcb中器件位号设计及标错位置检查方法 |
| CN104133967A (zh) * | 2014-08-01 | 2014-11-05 | 浪潮集团有限公司 | 一种PCB封装丝印设置及pin脚丝印定位检查方法 |
| US9553671B1 (en) * | 2015-07-07 | 2017-01-24 | Inphi Corporation | Package structure for photonic transceiving device |
| CN107194065B (zh) * | 2017-05-19 | 2020-08-25 | 苏州浪潮智能科技有限公司 | 一种pcb设计中检查并设定约束值的方法 |
-
2017
- 2017-12-21 CN CN201711399302.0A patent/CN108153963B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106709217A (zh) * | 2017-02-24 | 2017-05-24 | 济南浪潮高新科技投资发展有限公司 | 一种自动检测走线角度的方法 |
| CN106991243A (zh) * | 2017-04-12 | 2017-07-28 | 广东浪潮大数据研究有限公司 | 一种快速检查丝印层和阻焊层重叠的方法 |
| CN107145689A (zh) * | 2017-06-12 | 2017-09-08 | 郑州云海信息技术有限公司 | 一种pcb设计中检查文字方向的方法 |
| CN107256311A (zh) * | 2017-06-12 | 2017-10-17 | 郑州云海信息技术有限公司 | 一种PCB设计中检查并删除dangling via的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108153963A (zh) | 2018-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9021440B1 (en) | System and method for automated test script generation | |
| US9990458B2 (en) | Generic design rule checking (DRC) test case extraction | |
| CN111611766B (zh) | 用于确定电路版图约束条件的方法、设备和存储介质 | |
| US8875064B2 (en) | Automated design rule checking (DRC) test case generation | |
| US20130298092A1 (en) | Method and system for automatically establishing hierarchical parameterized cell (pcell) debugging environment | |
| EP2557499A1 (en) | A system and method for automatic impact variable analysis and field expansion in mainframe systems | |
| US10209984B2 (en) | Identifying a defect density | |
| US20110145799A1 (en) | Path-sensitive dataflow analysis including path refinement | |
| CN110688544A (zh) | 一种查询数据库的方法、设备及存储介质 | |
| CN107273300A (zh) | 一种应用程序测试方法和装置 | |
| CN102968511A (zh) | 用于电路设计的线条处理方法和装置 | |
| CN116028028A (zh) | 请求函数生成方法、装置、设备及存储介质 | |
| CN108153963B (zh) | 一种pcb设计中检查连接器连接层面数的方法 | |
| US20150234978A1 (en) | Cell Internal Defect Diagnosis | |
| JP5923636B2 (ja) | モデル検査のためのループ抽象化 | |
| CN107818051B (zh) | 一种测试用例的跳转分析方法、装置及服务器 | |
| CN116225902A (zh) | 生成测试用例的方法、装置及设备 | |
| CN113673198B (zh) | 一种pcb中走线检查方法、系统、设备以及介质 | |
| CN110515653B (zh) | 文档生成方法、装置、电子设备及计算机可读存储介质 | |
| CN107273293B (zh) | 大数据系统性能测试方法、装置及电子设备 | |
| US20210326130A1 (en) | Scale calculation apparatus and computer readable medium | |
| CN114328062A (zh) | 校验缓存一致性的方法、装置和存储介质 | |
| CN114968751A (zh) | 一种无代码开发平台的程序调试方法和程序调试装置 | |
| CN107506299B (zh) | 一种代码分析方法及终端设备 | |
| JP2017041196A (ja) | スタブ化対象判定装置、方法、及びプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |