CN104572383B - 一种基于ate的mcu/soc芯片的测试方法 - Google Patents
一种基于ate的mcu/soc芯片的测试方法 Download PDFInfo
- Publication number
- CN104572383B CN104572383B CN201410708882.7A CN201410708882A CN104572383B CN 104572383 B CN104572383 B CN 104572383B CN 201410708882 A CN201410708882 A CN 201410708882A CN 104572383 B CN104572383 B CN 104572383B
- Authority
- CN
- China
- Prior art keywords
- ate
- mcu
- soc
- test
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种基于ATE的MCU/SOC芯片的测试方法，该方法将ATE作为基础平台，通过自定的通信协议，实现ATE与其他器件的可靠通信。测试开始后，ATE通过协议发送指令1和激励1给待测器件，自动记录测试数据1，再发送指令2和激励2给待测器件，自动记录测试数据2…直到完成所有项目测试。该方法能够使ATE和MCU/SOC之间的保持自由通信，以准确可靠地连接外部设备，去除了所有人工操作，增大了测试数据量，同时极大减少了芯片测试时间。
Description
技术领域
本发明属于芯片测试的技术领域，特别涉及MCU/SOC类芯片的测试方法。
背景技术
MCU/SOC类芯片不同于其他IC，它没有固定的输入输出，其功能取决于用户烧录进去的代码。同时MCU/SOC类芯片往往拥有大量的组件(存储器、ADC/DAC、定时器、PWM、中断控制、LDO、串口等)。这决定了MCU/SOC芯片是一个“包含各种芯片”的集合体。使用时，用户可通过对该类芯片进行编程，灵活的控制其某个组件(例如ADC)来达到预期的效果。因此对该类芯片的测试意味着，需要通过不同的编程配置来验证“存储器芯片”、“验证ADC芯片”、“验证DAC芯片”、验证“LDO芯片”。在研发阶段，目前多采用的测试方式是：搭建简易板级电路+其他不同测量设备然后人工记录数据，例如：
测试LDO时,需要测试代码1+外部设备1+板级环境1+人工操作1。
测试ADC时,需要测试代码2+外部设备2+板级环境2+人工操作2。
测试存储器时,需要测试代码3+外部设备3+板级环境3+人工操作3。
测试…
可以看到这样的测试方案费时费力。所以针对MCU/SOC类芯片，需要一套软硬件方案将所有的测试连接起来，实现用可自动化的完成所有项目的测试。(即一次测试完成存储器+ADC/DAC+定时器+PWM+中断控制+LDO…)，同时踢出掉所有的人工操作。
对于ATE(Automatic Test Equipment，自动测试设备)，其特点是：a.集成了大量的硬件组件，TMU组件可以代替示波器，PMU组件可以代替万用表等；B，兼容一种高等语言，可以通过编程实现自动化控制；c，可以轻易的发送任何想要的激励。但是ATE的接收处理能力较差，多用于量产测试。
例如专利申请201010123404.1公开了一种FPGA配置器件的ATE测试方法，该方法包括如下步骤：(1)依次在VCCint端和VCCO端上电；(2)进入在系统可编程状态；(3)写入时间常数；(4)进入写数据模式，写入一帧数据；(5)处理移入的数据；(6)数据写入存储单元；(7)重复步骤(4)到(6)写入下一帧数据，直到写入所有数据。该方法可以实现18VXX系列PROM的产业化测试，大大提高测试效率降低测试成本，测试时间可以缩短到原有测试时间的30％以内。然而硬件上使用ATE代替其他所有的外部设备很难，因为ATE接收信息能力较差，ATE和MCU/SOC之间的自由通信在目前是难以做到的。
发明内容
为解决上述问题，本发明的目的在于提供一种基于ATE的MCU/SOC芯片的测试方法，该方法能够使ATE和MCU/SOC之间的保持自由通信，以准确可靠地连接外部设备。
本发明的另一个目的在于提供一种基于ATE的MCU/SOC芯片的测试方法，该方法能够实现MCU/SOC类芯片测试的自动测试，减少IC人工操作，减少测试成本，增加测试数据量,极大的减少芯片研发测试时间。
本发明的再一个目的在于提供一种基于ATE的MCU/SOC芯片的测试方法，该方法能够采集大数据量进行处理，提供大数据量的处理效率，所处理的数据量远远大于传统板级测试方式的数据。
为实现上述目的，本发明的技术方案如下。
一种基于ATE MCU/SOC芯片的测试方法，其特征在于ATE对于每个MCU/SOC芯片采用4线通信，所述4线通信包括有CLK、Data、Cmd、Read)。CLK由ATE主控，Data由ATE和MCU/SOC同时控制，一方主控，一方释放；Cmd和Read分别为ATE和MCU/SOC的同步信号，当Cmd产生时钟下降沿表示ATE已完成所有操作，进行等待，当Read产生时钟上升沿表示MCU/SOC已完成所有操作，进行等待。
具体地说，其具体的测试步骤为：
101、ATE和MCU/SOC的芯片初始化；
102、Cmd端口拉低，Read端口同步；
103、ATE通过Data端口发送数据给MCU/SOC的芯片，
104、MCU/SOC的芯片根据ATE指令进行测试，并返回测试结果给ATE。
所述103、104步骤中，ATE通过协议发送指令1和激励1给待测器件，自动记录测试数据1，再发送指令2和激励2给待测器件，自动记录测试数据2…直到完成所有项目测试。该方法去除了所有人工操作，增大了测试数据量，同时极大减少了芯片测试时间。
所述103步骤中，进一步包括有，
1031、ATE接收到MCU/SOC的准备完成信号后，发送测试指令。
所述104步骤中，进一步包括有，
1041、MCU接收ATE的测试指令后，进入该指令对应的测试模式，发送完成指令；
1042、ATE接收到MCU的完成指令后，配置自己的硬件资源或者是外接的硬件资源。发送完成指令给MCU；
1043、MCU接收到ATE指令后，返回给ATE测试结果。
所述基于ATE的MCU/SOC芯片测试方法，进一步包括有对大量测试数据的分析步骤：
105、大量测试数据的整理分析，并生成图像。
具体地说，其步骤如下：
1051、ATE将MCU/SOC芯片的测试结果上传给上位机或后台服务器；
1052、上位机或后台服务器生成理论数据链表与实际数据链表，理论数据链表就是MCU/SOC芯片理论数值所生成的链接表，实际数据链表则是实际测试结果所产生的链接表；
1053、上位机或后台服务器将理论数据链表与实际数据链表进行对比、解析；
1054、根据对比、解析结果，生成图像。
本发明通过上述的改进，使ATE和MCU/SOC直接进行通信，不仅能够使ATE和MCU/SOC之间的保持自由通信，还能够实现MCU/SOC类芯片测试的自动测试，减少IC人工操作，减少测试成本，增加测试数据量,极大的减少芯片研发测试时间。
附图说明
图1是本发明所实施的通信连接框图。
图2是本发明所实施的控制流程图。
图3是本发明所实施的数据控制流程图。
图4是本发明所实施的大量测试数据的后续处理流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
请参照图1所示，为本发明所实现的ATE/DUT通信连接图，DUT(Device under test被测器件)也就是MCU/SOC芯片，由于MCU/SOC芯片存在各种各样的型号，统一称为DUT。
ATE对于每个DUT采用4线通信，所述4线通信包括有CLK、Data、Cmd、Read)。CLK由ATE主控，Data由ATE和DUT同时控制，一方主控，一方释放；Cmd和Read分别为ATE和DUT的同步信号，当Cmd产生时钟下降沿表示ATE已完成所有操作，进行等待，当Read产生时钟上升沿表示DUT已完成所有操作，进行等待。
本发明提供一种对MCU/SOC类产品的自动测试方案。可以实现一次测试触发，完成待测MCU/SOC芯片所有模块的测试。
结合图2所示，具体测试时，连接好ATE和外接电路板，将待测芯片插入电路板上的插槽。在ATE端触发测试信号，自动测试流程开始，
201、ATE和MCU/SOC的芯片初始化。
202、Cmd端口拉低，Read端口同步；MCU/SOC芯片接收到ATE的开始信号，发送准备完成信号。
203、ATE接收到MCU/SOC的准备完成信号后，ATE通过Data端口发送数据给MCU/SOC的芯片，发送测试指令。
204、MCU接收ATE的测试指令后，进入该指令对应的测试模式，MCU/SOC的芯片根据ATE指令进行测试，发送完成指令给ATE。
205、ATE接收到MCU的完成指令后，配置自己的硬件资源或者是外接的硬件资源。发送完成指令给MCU。
206、MCU接收到完成指令后，返回测试结果给ATE。
207、ATE接收测试结果并且存储。
在上述的203－207步骤中，ATE通过协议发送指令1和激励1给待测器件DUT，测试完成后自动记录测试数据1；然后再发送指令2和激励2给待测器件，自动记录测试数据2…不断充分上述步骤，直到完成所有的芯片组件(LDO,ADC/DAC,晶振等)的所有项目测试。该方法去除了所有人工操作，增大了测试数据量，同时极大减少了芯片测试时间。
结合图3所示，在测试过程中，MASTER和SLAVE都需要建立同步逻辑，其中MASTER同步逻辑流程为：
301、MASTER初始化。
302、CMD线1→0。
303、判断READ是否是1，是则继续进行下一步，否则返回3继续判断。
304、CLK线0→1。
305、通过DATA线发送数据。
306、CLK线1→0。
其中，304－306步骤，可以不断循环。
同样，对于接收端的SLAVE同步逻辑，其具体的流程为：
401、SLAVE初始化。
302、等待CMD＝0，如果CMD＝0则继续下一步，如果不是，则继续等待CMD＝0。
303、READ0→1。
304、等待CLK上升沿。
305、DATA线接收数据。
再结合图4所示，对于测试结果的大量测试数据，还包括有进一步的分析步骤：
208、ATE将MCU/SOC芯片的测试结果上传给上位机或后台服务器；
209、上位机或后台服务器生成理论数据链表与实际数据链表，理论数据链表就是MCU/SOC芯片理论数值所生成的链接表，实际数据链表则是实际测试结果所产生的链接表；
210、上位机或后台服务器将理论数据链表与实际数据链表进行对比、解析；
211、根据对比、解析结果，生成图像。
总之，本发明可以实现MCU/SOC类芯片测试的自动测试，减少IC人工操作，减少测试成本，增加测试数据量，那个极大的减少芯片研发测试时间。
而且，该方法能够采集大数据量进行处理，提供大数据量的处理效率，所处理的数据量远远大于传统板级测试方式的数据。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种基于ATE MCU/SOC芯片的测试方法，其特征在于ATE对于每个MCU/SOC芯片采用4线通信，所述4线通信包括有CLK、Data、Cmd、Read；CLK由ATE主控，Data由ATE和MCU/SOC同时控制，一方主控，一方释放；Cmd和Read分别为ATE和MCU/SOC的同步信号，当Cmd产生时钟下降沿表示ATE已完成所有操作，进行等待，当Read产生时钟上升沿表示MCU/SOC已完成所有操作，进行等待。
2.如权利要求1所述的基于ATE MCU/SOC芯片的测试方法，其特征在于所述的方法包括如下步骤：
101、ATE和MCU/SOC的芯片初始化；
102、Cmd端口拉低，Read端口同步；
103、ATE通过Data端口发送数据给MCU/SOC的芯片，
104、MCU/SOC的芯片根据ATE指令进行测试，并返回测试结果给ATE。
3.如权利要求2所述的基于ATE MCU/SOC芯片的测试方法，其特征在于所述103、104步骤中，ATE通过协议发送指令1和激励1给待测器件，自动记录测试数据1，再发送指令2和激励2给待测器件，自动记录测试数据2，如此循环，直到完成所有项目测试。
4.如权利要求2所述的基于ATE MCU/SOC芯片的测试方法，其特征在于所述103步骤中，进一步包括有，1031、ATE接收到MCU/SOC的准备完成信号后，发送测试指令。
5.如权利要求2所述的基于ATE MCU/SOC芯片的测试方法，其特征在于所述104步骤中，进一步包括有，
1041、MCU接收ATE的测试指令后，进入该指令对应的测试模式，发送完成指令；
1042、ATE接收到MCU的完成指令后，配置自己的硬件资源或者是外接的硬件资源,发送完成指令给MCU；
1043、MCU接收到ATE指令后，返回给ATE测试结果。
6.如权利要求2所述的基于ATE MCU/SOC芯片的测试方法，其特征在于所述基于ATE的MCU/SOC芯片测试方法，进一步包括有对大量测试数据的分析步骤：
105、大量测试数据的整理分析，并生成图像。
7.如权利要求6所述的基于ATE MCU/SOC芯片的测试方法，其特征在于所述105步骤如下：
1051、ATE将MCU/SOC芯片的测试结果上传给上位机或后台服务器；
1052、上位机或后台服务器生成理论数据链表与实际数据链表，理论数据链表就是MCU/SOC芯片理论数值所生成的链接表，实际数据链表则是实际测试结果所产生的链接表；
1053、上位机或后台服务器将理论数据链表与实际数据链表进行对比、解析；
1054、根据对比、解析结果，生成图像。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410708882.7A CN104572383B (zh) | 2014-11-28 | 2014-11-28 | 一种基于ate的mcu/soc芯片的测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410708882.7A CN104572383B (zh) | 2014-11-28 | 2014-11-28 | 一种基于ate的mcu/soc芯片的测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104572383A CN104572383A (zh) | 2015-04-29 |
| CN104572383B true CN104572383B (zh) | 2017-05-03 |
Family
ID=53088517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410708882.7A Active CN104572383B (zh) | 2014-11-28 | 2014-11-28 | 一种基于ate的mcu/soc芯片的测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104572383B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104865469B (zh) * | 2015-05-21 | 2019-01-04 | 中国科学院空间应用工程与技术中心 | 一种基于ate的fpga器件测试系统及方法 |
| CN105301480A (zh) * | 2015-11-19 | 2016-02-03 | 四川和芯微电子股份有限公司 | Soc芯片的测试方法 |
| CN106716381B (zh) * | 2015-12-31 | 2018-11-20 | 深圳市大疆创新科技有限公司 | 数据分析方法、系统和设备 |
| CN106546902B (zh) * | 2016-10-13 | 2019-09-10 | 芯海科技（深圳）股份有限公司 | 一种otp型mcu在未预留测试接口情况下的量产测试方法 |
| CN108387838A (zh) * | 2018-03-07 | 2018-08-10 | 天津芯海创科技有限公司 | 芯片测试方法、装置、芯片及设计芯片的方法 |
| CN108872830A (zh) * | 2018-06-07 | 2018-11-23 | 苏州纳芯微电子股份有限公司 | 一种用于传感器调理芯片的单线测试方法 |
| CN112799887B (zh) * | 2020-12-17 | 2024-07-26 | 珠海泰芯半导体有限公司 | 一种芯片ft测试系统以及测试方法 |
| CN113341296B (zh) * | 2021-05-17 | 2022-12-27 | 上海科海华泰船舶电气有限公司 | 一种基于ate的soc芯片测试方法 |
| CN113589142B (zh) * | 2021-07-16 | 2024-04-19 | 广东利扬芯片测试股份有限公司 | 一种基于fpga的光学芯片测试装置和方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1385709A (zh) * | 2001-05-11 | 2002-12-18 | 株式会社鼎新 | 支持多虚拟逻辑测试仪的半导体测试系统 |
| CN101141317A (zh) * | 2007-04-12 | 2008-03-12 | 中兴通讯股份有限公司 | 用于多jtag链的自动测试装置及方法 |
| CN101458971A (zh) * | 2008-12-02 | 2009-06-17 | 炬力集成电路设计有限公司 | 一种嵌入式存储器的测试系统及测试方法 |
| CN103714029A (zh) * | 2013-05-07 | 2014-04-09 | 深圳市汇春科技有限公司 | 新型二线同步通信协议及应用 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8074059B2 (en) * | 2005-09-02 | 2011-12-06 | Binl ATE, LLC | System and method for performing deterministic processing |
| WO2011059439A2 (en) * | 2009-11-12 | 2011-05-19 | Mentor Graphics Corporation | Scan test application through high-speed serial input/outputs |
| US8793095B2 (en) * | 2011-03-09 | 2014-07-29 | Intel Corporation | Functional fabric-based test controller for functional and structural test and debug |
-
2014
- 2014-11-28 CN CN201410708882.7A patent/CN104572383B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1385709A (zh) * | 2001-05-11 | 2002-12-18 | 株式会社鼎新 | 支持多虚拟逻辑测试仪的半导体测试系统 |
| CN101141317A (zh) * | 2007-04-12 | 2008-03-12 | 中兴通讯股份有限公司 | 用于多jtag链的自动测试装置及方法 |
| CN101458971A (zh) * | 2008-12-02 | 2009-06-17 | 炬力集成电路设计有限公司 | 一种嵌入式存储器的测试系统及测试方法 |
| CN103714029A (zh) * | 2013-05-07 | 2014-04-09 | 深圳市汇春科技有限公司 | 新型二线同步通信协议及应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104572383A (zh) | 2015-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104572383B (zh) | 一种基于ate的mcu/soc芯片的测试方法 | |
| CN113312879B (zh) | 芯片电路功能验证系统、方法、设备及存储介质 | |
| CN105224345B (zh) | 一种可编程逻辑器件远程更新系统及其方法 | |
| CN104331282B (zh) | 一种无线电产品可重构综合开发测试系统 | |
| CN107562038B (zh) | 一种车载控制器自动测试系统 | |
| US8639981B2 (en) | Flexible SoC design verification environment | |
| CN109783340B (zh) | SoC的测试代码烧写方法、IP测试方法及装置 | |
| CN109031086B (zh) | 测试程序流程控制 | |
| CN105092992B (zh) | 用于在ate上进行向量控制的测试的方法和设备 | |
| CN106484620B (zh) | 对多系统终端设备执行测试的方法、控制设备及控制台 | |
| CN108121657A (zh) | 基于系统模型的可编程逻辑器件软件仿真验证系统 | |
| CN104572442A (zh) | 可编程逻辑芯片片内程序校验系统 | |
| US20140149815A1 (en) | System and method for programming chips on circuit board through boundary scan technology | |
| CN101666855B (zh) | 一种集成电路的通用测试系统和方法 | |
| CN103440133A (zh) | 一种芯片测试软件的开发方法和系统 | |
| CN105938180B (zh) | 用于硅晶圆上的集成电路的测试器、集成电路和测试方法 | |
| CN111090039A (zh) | Fpga功能测试方法及装置 | |
| Mostardini et al. | FPGA-based low-cost automatic test equipment for digital integrated circuits | |
| CN109117160A (zh) | 具有在线升级cpld固件的gnss主机、系统和方法 | |
| Reddy et al. | Serial peripheral interface-master universal verification component using UVM | |
| Johnson | Implementing serial bus interfaces using general purpose digital instrumentation | |
| CN116594830B (zh) | 硬件仿真工具、调试方法和存储介质 | |
| US9710581B1 (en) | VIP assisted method and apparatus to enable SOC integration and software development | |
| CN107766195A (zh) | 一种用于基于opb总线设计的功能验证平台搭建方法 | |
| CN108733572B (zh) | 一种图像信号处理器的调试方法及其系统、相关设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 518067 Nanshan District, Shenzhen, Nanhai Avenue, garden city, No. 1079, building A, block, floor 9 Patentee after: Chipsea Technology (Shenzhen) Co., Ltd. Address before: 518067 Nanshan District, Shenzhen, Nanhai Avenue, garden city, No. 1079, building A, block, floor 9 Patentee before: Xinhai Science and Technology Co., Ltd., Shenzhen City |