CN104571942B - 数据存储系统和非信号分析方法 - Google Patents

数据存储系统和非信号分析方法 Download PDF

Info

Publication number
CN104571942B
CN104571942B CN201410571866.8A CN201410571866A CN104571942B CN 104571942 B CN104571942 B CN 104571942B CN 201410571866 A CN201410571866 A CN 201410571866A CN 104571942 B CN104571942 B CN 104571942B
Authority
CN
China
Prior art keywords
signal
host
storage device
data
storage system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410571866.8A
Other languages
English (en)
Other versions
CN104571942A (zh
Inventor
郑宇圣
金大镐
韩昌勋
金大显
朴在千
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN104571942A publication Critical patent/CN104571942A/zh
Application granted granted Critical
Publication of CN104571942B publication Critical patent/CN104571942B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)

Abstract

本发明提供了一种数据存储系统和非信号分析方法，所述数据存储系统包括经数据线和电力线连接至主机的存储装置，所述非信号分析方法包括以下步骤：将非信号从主机经电力线传递至存储装置；检测存储装置中的非信号并将非信号经数据线返回至主机；以及利用协议分析器对返回的非信号进行分析以产生描绘了返回的非信号的特征的分析结果。

Description

数据存储系统和非信号分析方法
相关申请的交叉引用
本申请要求于2013年10月25日提交的韩国专利申请No.10-2013-0128020的优先权，该申请的主题内容以引用方式并入本文中。
技术领域
本发明构思整体涉及数据存储系统。更具体地说，本发明构思的一些实施例涉及能够利用协议分析器分析非信号的数据存储系统，同时本发明构思的另一些实施例涉及非信号分析方法。
背景技术
数据存储系统具有多种配置，但通常包括主机和存储装置。在本文的上下文中，可将“存储装置”理解为半导体存储器装置、多个半导体存储器装置的排列、外围装置等。数据存储系统的主机和存储装置这两个主要部件可利用多种标准接口和/或定制接口电连接。
标准接口通常用于将现代主机与多种存储装置连接，标准接口包括串行ATA(SATA)、通用快闪存储器(UFS)接口、小型计算机小接口(SCSI)、串行连接SCSI(SAS)、嵌入式多媒体(eMMC)接口、通用串行总线(USB)3.0、FC、UHS-II、Light-peak等。在本文的上下文中，术语“标准接口”是指：在主机与存储装置之间实现机械互连和/或电互连的硬件，和/或定义了使得在主机与存储装置之间能够传送数据的命令、指令、定时、信号交换和数据结构的至少一种数据通信协议。
常规理解的SATA接口可为使得在主机与存储装置之间能够进行串行数据传输的高级ATA接口。在许多重要的应用中，串行数据传输方案优于模拟并行传输方案。因此，SATA接口可用于根据已建立的ATA命令集来将主机与存储装置连接，并使用仅单根信号线来传递数据、地址和/或控制信号。在各种配置中，SATA接口能够使用相对高的时钟频率进行高速数据传输。
可理解，SATA接口由数据段和电力段构成。数据段包括配置为在主机与存储装置之间传递数据的一根或更多根信号线(以下，称作“数据线”)。数据段可另外被称作“信号段”。在一个特定配置中，数据段包括指定TXP、TXN、RXP和RXN数据线。电力段包括配置为在主机与存储装置之间传递电力的一根或更多根信号线(以下，称作“电力线”)。可提供各种等级的电力，诸如(例如)1.5V、3.0V和/或6.0V。
除各种电力信号之外，电力段可用于传递所谓的“非信号”。非信号可用于例如管理主机和/或存储装置的电力状态(例如，装置睡眠、休眠或断电信号)。非信号可用作在SATA接口的数据段以外传递的特定类型的数据信号或控制信号。非信号有时可被称作侧信号(side signal)。
发明内容
在一个实施例中，本发明构思提供了一种数据存储系统，该数据存储系统包括：主机，其经数据线和电力线连接至存储装置；以及协议分析器，其被配置为对从存储装置经数据线传递至主机的信号进行分析，其中，主机被配置为经电力线将非信号传递至存储装置，在检测到非信号时，存储装置被配置为将非信号经数据线返回至主机，以及协议分析器还被配置为对经数据线返回至主机的非信号进行分析并提供描绘了返回的非信号的特征的分析结果。
在另一实施例中，本发明构思提供了一种用于数据存储系统的非信号分析方法，所述数据存储系统包括经数据线和电力线连接至主机的存储装置。该方法包括以下步骤：将非信号从主机经电力线传递至存储装置；检测存储装置中的非信号并将非信号经数据线返回至主机；以及利用协议分析器分析返回的非信号以产生描绘了返回的非信号的特征的分析结果。
在另一实施例中，本发明构思提供了一种操作SAT数据存储系统的方法，所述SAT数据存储系统包括经SAT线缆连接至主机的存储装置，所述SAT线缆包括数据线和电力线。所述方法包括以下步骤：利用选自所述电力线当中的一根电力线将非信号从主机传递至存储装置；利用存储装置的非信号检测器检测非信号；利用选自所述数据线当中的一根数据线将非信号从存储装置返回至主机；以及利用沿着所述数据线设置的协议分析器来对返回的非信号进行分析以产生描绘了返回的非信号的特征的分析结果。
附图说明
从以下结合附图的描述中，上述及其它目的和特点将变得清楚，其中，除非另外指明，否则相同的附图标记在不同的附图中始终指代相同的部分，其中：
图1是示出根据本发明构思的实施例的数据存储系统的框图；
图2是进一步示出一个示例中的用于图1的数据存储系统的接口的框图；
图3是示出包括被配置为对在图2的数据存储系统中传递的特定信号进行分析的协议分析器的框图；
图4是示出由图3的协议分析器提供的示例性分析结果的一组表；
图5是列出一个示例中的通过图2和图3的电力线传递的信号的性质的表；
图6是示出根据本发明构思的另一实施例的数据存储系统的框图；
图7是示出能够根据图6的SATA接口示例进行操作的SATA数据存储系统的框图；
图8是示出可用于管理图7的SATA存储系统的功耗的多个电力状态的状态图；
图9和图10分别是示出利用图7的SATA存储系统的电力段在主机与存储装置之间进行的特定示例性信号交换的概念图；
图11是总结了在一个示例中可由图7的SATA存储系统使用的非信号分析方法的流程图；
图12是示出用于图7的SATA存储系统的差分信号传送方法的时序图；以及
图13是总结了在另一示例中操作图7的SATA存储系统的方法的流程图。
具体实施方式
现在将参照附图更加详细地描述本发明构思的实施例。然而，本发明构思可按照许多不同的形式实现，并且不应构造为仅限于示出的实施例。相反，提供这些实施例作为示例以使得本公开将是彻底和完整的，并且将把本发明构思的观念完全传递给本领域技术人员。除非另外指明，否则在整个附图和撰写的说明书中，相同的附图标记和符号用于指代相同或相似的元件。
应该理解，虽然本文中可使用术语“第一”、“第二”、“第三”等来描述各个元件、组件、区、层和/或部分，但是这些元件、组件、区、层和/或部分不应被这些术语限制。这些术语仅用于将一个元件、组件、区、层或部分与另一元件、组件、区、层或部分区分开。因此，下面讨论的第一元件、组件、区、层或部分可被称作第二元件、组件、区、层或部分，而不脱离本发明构思的教导。
本文所用的术语仅是为了描述特定实施例，而不旨在限制本发明构思。如本文所用，除非上下文另有明确指定，否则单数形式“一个”、“一”也旨在包括复数形式。还应该理解，术语“包括”当用于本说明书中时，指明了存在所列特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组合。如本文所用，术语“和/或”包括相关所列项的一个或多个的任意和所有组合。另外，术语“示例性”旨在意指示例或示出。
应该理解，当元件或层被称作“位于”另一元件或层“上”、“连接至”、“耦接至”或“邻近于”另一元件或层时，其可直接位于另一元件或层上、直接连接至、耦接至或相邻于另一元件或层，或者可存在中间元件或层。相反，当元件被称作“直接位于”另一元件或层“上”、“直接连接至”、“直接耦接至”或“紧接邻近于”另一元件或层时，不存在中间元件或层。
除非另外限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本发明构思所属领域的普通技术人员之一通常理解的含义相同的含义。还应该理解，除非本文中明确这样定义，否则诸如在通用词典中定义的那些术语应该被解释为具有与它们在相关技术和/或当前说明书的上下文中的含义一致的含义，而不应该按照理想化地或过于正式的含义解释它们。
图1是示出根据本发明构思的实施例的存储系统的框图。参照图1，存储系统1000包括主机1100和存储装置1200。主机1100包括主机接口1101，其被配置为便于与包括装置接口1201的存储装置1200进行数据交换。
在图1的实施例中，主机接口1101和装置接口1201经数据线DIN和DOUT和电力线PWR连接，数据线DIN和DOUT交换数据和/或相关地址、控制信号，电力线PWR将电源电压提供至存储装置1200。因此，主机接口1101和装置接口1201可经由根据上面示出的标准接口之一所实现的高速串行接口来进行通信。
在主机1100的相关部分中包括应用1110、装置驱动器1120、主机控制器1130和缓冲存储器1140。应用1110可为主机1100能够执行的各种应用程序之一。装置驱动器1120可用于驱动存储装置1200的操作。在本发明构思的特定实施例中，可利用硬件、软件和/或固件一体地或分部分地实现应用1110和/或装置驱动器1120。
主机控制器1130可用于控制主机1100的整体操作。在操作中，主机控制器1130响应于装置驱动器1120发出的写请求来将存储在(例如)缓冲存储器1140中的数据经主机接口1101提供给存储装置1200。可替换地，在接收到读请求时，主机控制器1130可将读命令经由主机接口1101提供至存储装置1200，然后主机控制器1130可接收从存储装置1200中找回的数据。
缓冲存储器1140可用作主机1100中的主存储器或高速缓冲存储器，或者用作暂时存储将被提供至存储装置1200的数据的存储器。缓冲存储器1140还可用作驱动存储器，以驱动诸如应用1110之类的软件和/或装置驱动器1120。
存储装置1200经装置接口1201连接至主机1100，并且在相关部分中，其包括非易失性存储器1210、装置控制器1230和缓冲存储器1240。
非易失性存储器1210可包括闪速存储器、MRAM、PRAM、FeRAM等。装置控制器1230可用于在(例如)写、读和擦除等操作中控制非易失性存储器1210的整体操作。装置控制器1230可用于经地址总线和/或数据总线与非易失性存储器1210或缓冲存储器1240交换数据。
缓冲存储器1240可用于暂时存储从非易失性存储器1210中找回的或将要存储在非易失性存储器1210中的数据。可利用易失性存储器和/或非易失性存储器来实现缓冲存储器1240。
图2是进一步示出一个示例中的用于图1的数据存储系统的接口的框图。在图2中，假设将SATA接口作为示例。也就是说，假设图1的主机接口1101和装置接口1201经SATA线缆连接，该SATA线缆包括数据段和电力段。
这里，假设数据段包括两对单向数据线DIN和DOUT。DIN用于将数据从主机1100提供至存储装置1200。DOUT用于将数据从存储装置1200提供至主机1100。本领域技术人员应该理解，用于实现DIN和DOUT的数据线将连接在主机1100和存储装置1200的对应的发送(TX)端子与接收(RX)端子(例如TXP、TXN、RXP和RXN端子)之间。
假设图2的示例中的电力段包括十五根电力线(例如P1至P15)。电力段可连接至主机1100和存储装置1200的各个电力端子(PWR)，并且可分别用于传递各种电力信号和/或控制信号。以下，经电力段传递的电力信号和控制信号将被称作非信号。因此，经电力段传递的各种类型的“非信号”可与经数据(或信号)段传递的各种类型的“信号”区分开。
图3是示出包括协议分析器1300的框图，该协议分析器1300配置为对在主机1100与存储装置1200之间通过图2的数据存储系统的数据段传递的各种信号进行分析。
可沿着连接了主机1100和存储装置1200的各个TX端子和对应的RX端子的数据线来设置协议分析器1300。因此，如图3所示，数据线DIN和DOUT可实质上将协议分析器1300连接在主机1100与存储装置1200之间。
协议分析器1300可采用许多不同的形式，但应该能够对经由数据段(例如TXP、TXN、RXP和RXN)传递的各种信号进行分析。例如，协议分析器1300可用于分析待写入存储装置120并由主机1100提供的“写数据”，或者分析从存储装置1200中找回并传递至主机1100的“读数据”。可替换地或除此之外，协议分析器1300可用于调试目的，诸如(例如)确定在主机1100与存储装置1200之间是否正确地交换数据。这是一个潜在的重要能力，因为像SATA那样的利用诸如SERDES或LVDS之类的编码技术的常规串行接口可能无法直接分析通过数据存储系统的数据段传递的特定信号(即，无法在常规串行接口中和通过常规串行接口自身确定所述特定信号的含义或其操作恰当性)。相比之下，协议分析器1300将能够直接分析信号和确定特定信号的含义和该信号是否恰当。因此，在定义了一个通过数据存储系统的数据段传递的信号的上下文中，本发明构思的实施例所提供的协议分析器1300将能够确定是否发生正常信号传输。这里，术语“正常”指存在具有特定信号特征(例如电压电平、定时等)的信号，所述特定信号特征落入数据存储系统1000的主机I/F 1101和装置I/F1201实施的协议所提供(或适合于该协议)的信号规格中。
图4是示出一个示例中的由图3的协议分析器1300提供的信号分析结果的一组表。这里，假设协议分析器1300用于对通过图3的数据存储系统1000的数据段传送的信号进行解码。图4所示的示例在链路级采用SATA协议。
在像图1所示那样的现代数据存储系统的上下文中，对节约电力存在越来越强的需求。因此，定义了一个或多个“低功率操作模式”，其中与针对数据存储系统提供更全面的操作能力的特定操作模式相比，所述低功率操作模式的功耗降低。已经提出了许多不同的低功率操作模式和对应的名称。例如，一个定义的低功率操作模式是所谓的装置睡眠(或DEVSLP)模式，其显著地降低了数据存储装置消耗的电力。另一定义的低功率操作模式是所谓的电力阻断(或RTD3)模式，其在限定的时间段内选择性地阻断提供给数据存储装置的一个或多个部件的电力。
使用特定控制信号(或命令)来指示低功率操作模式的起始或终止。然而，根据本发明构思的特定实施例，被指定为非信号并利用电力(或非信号)段而非数据(或信号)段在主机与存储装置之间传递的这种控制信号或命令(例如DEVSLP或RTD3)可被移动至数据线，并因此被协议分析器1300分析。例如，假设根据本发明构思的实施例的数据存储系统中使用SATA接口，可利用经电力线或认为不适于用作数据线的受损的信号线传递的非信号来指示进入装置睡眠模式(DEVSLP)。传统技术提供了仅关于经由数据线传递的信号作出分析的协议分析器，则无法分析这种非信号。然而，根据本发明构思的实施例的数据存储系统能够监视和分析经由数据存储系统的电力段传递的特定非信号。
图5是列出一个示例中的经图2和图3的电力线传递的信号的性质的表。参照图5，假设使用与SATA接口兼容的特定电力线缆。该电力线缆包括能够分别提供电力信号、控制信号和可能的其它形式的非信号的十五根电力线。
因此，指定电力线P1、P2、P4、P5、P6、P7、P8、P9、P10、P12、P13、P14和P15供应各种DC电力信号(例如3.3V、12.0V和地)。相比之下，指定电力线P3和P11分别供应特定的非信号(例如，DEVSLP和“装置活动性信号”或“交错起转信号”)。
这里，在数据从主机接口1101传递至装置接口1201的时间段内可激活装置活动性信号。可替换地，当多个装置接口1201连接至主机接口1101，并且存储装置1200是硬盘驱动器(HDD)时，“交错起转信号”可用作指示存储装置逐步地起转的起转信号。因此，在存储装置1200通电时可激活交错起转信号。先前已经接触了DEVSLP信号，并且DEVSLP信号是使得主机接口1101和装置接口1201能够按照低功率操作模式操作的非信号。
图6是示出根据本发明构思的另一实施例的数据存储系统的框图。参照图6，数据存储系统2000包括主机2100和存储装置2200。
主机2100包括应用2110、装置驱动器2120、主机控制器2130和缓冲RAM 2140。主机控制器2130包括命令管理器2131、主机直接存储器存取(DMA)2132和电源管理器2133。
在操作中，系统级命令(例如，写命令)通过主机2100的应用2110和装置驱动器2120产生)，并随后被提供至主机控制器2130的命令管理器2131。命令管理器2131可用于产生对应的存储装置命令(即，与数据存储系统2000实施的协议一致的对应命令或命令集)，利用装置驱动器2120将该存储装置命令提供至存储装置2200。也可将命令管理器2131产生的命令提供至主机DMA 2132，主机DMA 2132经主机接口2101将命令发送至存储装置2200。
存储装置2200包括闪速存储器2210、装置控制器2230和缓冲随机存取存储器(RAM)2240。装置控制器2230可包括中央处理单元(CPU)2231、装置DMA 2232、闪存DMA2233、命令管理器2234、缓冲管理器2235、闪存转换层(FTL)2236、闪存管理器2237和非信号检测器2238。
可经装置接口2201将从主机2100传送至存储装置2200的命令提供至装置DMA2232。装置DMA 2232随后可将接收到的命令传递至命令管理器2234。命令管理器2234可用于分配缓冲RAM 2240中的存储器空间，以经由缓冲管理器2235接收对应的写数据。一旦存储装置2200准备好接收写数据，命令管理器2234就可将传输“就绪”信号传递至主机2100。
在接收到传输就绪信号时，主机2100将写数据传递至存储装置2200。可利用主机DMA 2132和主机接口2101将写数据发送至存储装置2200。存储装置2200随后可利用装置DMA 2232和缓冲管理器2235将接收到的写数据存储在缓冲RAM 2240中。接着可将存储在缓冲RAM2240中的写数据经闪存DMA 2233提供至闪存管理器2237。闪存管理器2237可用于根据闪存转换层2236从地址映射表中导出的闪速存储器2210的地址来对写数据编程。
一旦完成对写数据的传送和编程，存储装置2200可将响应发送至主机2100，以通知主机2100已成功执行写命令。基于接收到的响应信号，主机2100向装置驱动器2120和应用2110指示该命令已完成，并将随后终止执行对应于该命令的操作。
如上所述，主机2100和存储装置2200可经由数据段的数据线(例如，数据线DIN和DOUT)交换数据、对应的命令和/或控制信号(例如，就绪信号和响应信号)。如上所述，可利用图3所示的协议分析器1300有效地分析经由数据存储装置2000的数据段交换的信号中的一些或全部。
然而，与本发明构思一致的图6的示例性存储系统2000还可对在数据段以外(例如，经电力段)传递的非信号进行分析。为了实现这一点，图6的存储装置2200包括非信号检测器2238，其被配置为检测经电力段的电力线从主机2100传递的特定非信号。一旦检测到，则可利用数据段的数据线将非信号从数据存储装置2200传送(或“返回”)至主机2100。按照这种方式，可通过图3的协议分析器1300来处理返回的非信号，并像从存储装置2200经数据线传递至主机2100的任何其它信号那样对所述非信号进行分析。因此，可容易获得对返回的非信号的分析结果。
作为图6的数据存储系统2000的另一个特定示例，图7是示出利用SATA接口的SATA存储系统的框图。参照图7，SATA存储系统2000包括主机2100、存储装置2200和协议分析器2300。如前所述，主机2100包括主机接口2101和主机控制器2130，存储装置2200包括装置接口2201和装置控制器2230。
在图7示出的示例中，装置控制器2230包括非信号检测器2238，其中非信号检测器2238功能性地连接至将主机2100连接至存储装置2200的多根电力线中的一根或多根。因此，非信号检测器2238可用于检测经电力线接收到的非信号，并可随后用于将检测到的非信号经由所选数据线(例如，TXP/TXN端子)传递返回至主机2100。
可利用硬件和/或软件实现非信号检测器2238。当整体或部分地利用软件来实现时，在功能上实现非信号检测器2238的代码可存储在与存储装置2200关联的存储器之一(例如，缓冲RAM 2240或闪速存储器2210)中。虽然在本发明构思的特定实施例中，图7的非信号检测器2238示为装置控制器2230的一部分，但该部件可另选地设置在装置控制器2230以外而作为存储装置2200的一部分，或者甚至设置在存储装置2200以外但与其操作性地关联。
图7的协议分析器2300连接在装置接口2201的TXP/TXN端子与主机接口2101的RXP/RXN端子之间。另选地，协议分析器2300可连接在主机接口2101的TXP/TXN端子与装置接口2201的RXP/RXN端子之间。
然而，具体与数据段的一根或多根数据线关联地构造的协议分析器2300可用于分析在存储装置2200与主机2100之间经一根或多根数据线例行传递的信号，以及用于分析经一根或多根数据线从存储装置2200传递至主机2100的返回的非信号。按照这种方式，协议分析器2300提供的分析益处可从信号扩展至返回主机2100的非信号。
如先前已提出的，用于指示向特定电力相关的操作模式的操作转变(以及特定电力相关的操作模式之间的操作转变)的控制信号是数据存储装置使用的非信号的现成示例。因此，提供图8作为示出包括(例如)活动、节电和低功率模式的多个电力相关的操作模式的状态转变示图。这组操作模式可用于有效地管理如图7所示那样的SATA存储系统的功耗。
参照图7和图8，SATA存储系统2000包括作为活动操作模式的物理层就绪模式(PHYRDY)以及部分(Partial)操作模式、微眠(Slumber)操作模式和装置睡眠(DEVSLP)模式。Partial/Slumber模式比PHYRDY模式消耗更少的电力，但比DEVSLP模式消耗更多的电力。例如，可假设当数据存储系统2000在PHYRDY模式下操作时，系统的物理层的所有块都激活。相比之下，当数据存储系统2000在Partial模式或Slumber模式下操作时，假设不激活SATA接口，从而比PHYRDY操作模式节约电力。
这里，关于转变至PHYRDY操作模式所需的对应唤醒时间，Partial操作模式和Slumber操作模式可不同。例如，针对Partial模式的第一唤醒时间可小于或等于10ms，而针对Slumber模式的第二唤醒时间可大于10ms。也就是说，在本发明构思的特定实施例中，在Partial操作模式期间，可不将电力施加至与数据的发送/接收相关的特定物理块，而在Slumber模式期间，可不将电力施加至特定额外物理块(例如，静噪电路)。因此，第一唤醒时间可小于第二唤醒时间，从而与Slumber操作模式相比，允许更快地从Partial操作模式转变至PHYRDY操作模式。
在与本发明构思的特定实施例相关地提供的装置睡眠操作模式(DEVSLP)期间，主机2100与存储装置2200之间的数据发送/接收功能完全停止。因此，存储装置2200仅需将电力供应至如DEVSLP信号所指示的在装置睡眠操作模式中运行的物理块，并且可省略仅与数据信号的发送/接收相关的其它物理块的电力供应。按照相似的方式，在存储装置2200保持在装置睡眠操作模式中的同时，主机2100不需要将电力施加至(例如)主机接口2101。
根据先前的假设，DEVSLP信号可为特定控制信号，其用于指示数据存储系统进入和退出装置睡眠操作模式的转换。可利用边带信令技术经电力段的电力线有效地提供这种类型的控制信号。也就是说，假设存储系统2200当前处于装置睡眠模式，在存储装置2200处于装置睡眠操作模式的同时对DEVSLP信号作出的任何后续通信可解释为带外(OOB)信号，并且存储装置2200可响应于OOB信号进入就绪状态。
在特定数据存储系统中，在PHYRDY模式与DEVSLP模式之间必须经过Partial模式和Slumber模式。虽然这在利用SATA接口的数据存储系统中节省了大量电力，但是也需要大量时间。然而，相比之下，本发明构思的特定实施例可按照可立即完成DEVSLP模式与PHYRDY模式之间的转变的方式来实施和操作，从而显著减少(例如)从DEVSLP模式进入PHYRDY模式所需的时间量。
图9是示出利用如图7所示那样的SATA接口在主机与存储装置之间交换信号的数据存储系统的操作的概念图。图9示出了当未提供图7所示的非信号检测器2238时SATA数据存储系统的操作模式转变的示例。这里，假设SATA接口支持作为管理功耗的方法的初始功率管理(IPM)功能，其中IPM功能分为主机初始功率管理(HIPM)子功能和装置初始功率管理(DIPM)子功能。
HIPM可用于指示在主机接口2101请求时主机接口2101的功率状态和装置接口2201的功率状态之间的转变。DIPM可用于指示在装置接口2201请求时主机接口2101的功率状态和装置接口2201的功率状态之间的转变。图9示出了SATA接口的功率状态响应于DIPM而转变的情况。
参照图9，为了在DEVSLP模式下操作，存储装置2200可发送请求主机2100转变为DEVSLP模式的信号PMREQ。在接收到PMREQ信号时，主机2100可将PMACK信号作为响应信号返回至存储装置2200，其中PMACK信号指示主机2100能够进入DEVSLP模式。
现在，假设主机2100经由电力线(例如，图5所示的P3)提供DEVSLP信号，并且主机接口2101和装置接口2201进入DEVSLP模式。在这些假设之下，如果SATA接口想要从DEVSLP模式进入操作PHYRDY模式，则必须发送请求信号COMWAKE。
因此，如按照图9中的特定示例的方式示出的，主机2100可将请求信号COMWAKE发送至当前处于DEVSLP模式的存储装置2200。这里，主机2100的SATA接口部分可通过首先转变为PHYRDY模式并随后传递请求信号COMWAKE来完成对请求信号COMWAKE的传递。按照这种方式，首先是主机接口2101并且随后是装置接口2201可从DEVSLP模式转变为PHYRDY模式。
如图9中进一步示出的，存储装置2200可向主机2100提供请求转变为断电模式的信号PMREQ，并且主机2100可将信号PMACK作为响应信号发送至存储装置2200。如果主机2100经电力段的电力线提供断电信号，则主机接口2101和装置接口2201二者均可转变为断电状态。
诸如DEVSLP信号或指示断电状态的Power Off信号之类的特定非信号可经由数据存储系统2000的电力(或非信号)段而非数据(或信号)段传递。因此，如果未提供SATA存储系统2000的非信号检测器2238，则协议分析器2300将不能分析这些非信号。也就是说，SATA数据存储系统2000将不能确定是否已正常传递和接收特定非信号。
通过比较，图10是示出SATA接口的功率模式响应于图7的非信号检测器2238检测到的特定非信号而转变的数据存储系统操作的另一概念图。这里，尽管事实上非信号从主机2100经电力段传递至存储装置2200，但是根据本发明构思的实施例的SATA存储系统2000也完全能够利用协议分析器2300分析该非信号。
参照图10，假设存储装置2200将请求转变为DEVSLP模式的PMREQ发送至主机2100，并且主机2100将信号PMACK作为响应信号返回至存储装置2200。还假设主机2100经电力段的电力线(例如，图5所示的P3)提供对应的DEVSLP信号。因此，非信号检测器2238可将DEVSLP信号检测作为经电力线接收到的非信号。
非信号检测器2238随后将检测到的非信号(例如，DEVSLP Assert)经(例如)TXP/TXN端子返回至主机2100。在该返回通信期间，协议分析器2300可用于监视和分析该非信号(例如，DEVSLP)。随后可根据实施的协议来将分析结果用于指示检测到的非信号是否正常，和/或该非信号是否已被正常传送。主机接口2101和装置接口2201随后可响应于接收到的信号DEVSLP信号被配置为在DEVSLP模式下操作。
如图10所示，如果信号DEVSLP从逻辑“高”转变为“低”，则非信号检测器2238将DEVSLP De-assert经(例如)TXP/TXN端子传送至主机2100。此时，协议分析器2300可用于分析经数据段的数据线传递的返回的非信号(例如，DEVSLP De-assert)。同时，主机2100可传送请求信号COMWAKE，以退出DEVSLP模式。
参照图10，存储装置2200可将请求转变为断电模式的信号PMREQ传送至主机2100，并且主机2100可将信号PMACK作为响应信号传送至存储装置2200。如果断电信号从高转变为低，则非信号检测器2238将Power Off经(例如)TXP/TXN端子发送至主机2100。此时，协议分析器2300可用于分析经数据段的数据线传递的该非信号(例如，Power Off)。
因此，诸如DEVSLP和Power Off之类的非信号可由此经由电力(或非信号)段传递，并且还被设置在构成的数据存储系统中的协议分析器有效地分析。
图11是总结在一个示例中用于如图7所示那样的SATA数据存储系统的非信号分析方法的流程图。
该方法利用电力段的电力线接收从主机传递至存储装置的非信号(S110)。然后，存储装置2200检测接收到的非信号，并经由通过协议分析器连接的数据线将检测到的非信号返回至主机(S120)。按照这种方式，协议分析器可分析经数据线传递的返回的非信号，并将对应的分析结果(即，非信号操作信息)提供至(例如)主机或数据存储系统的用户(S130)。这里，非信号操作信息可包括例如关于非信号操作的起始和终止的信息。
图12是示出可由图7的SATA存储系统使用的差分信号传送方法的时序图。
在SATA接口期间，可利用低电压差分信号(LVDS)技术执行数据传送。通过使用LVDS技术，数据值可表达为经数据线传送的两个信号(例如，RXP信号与RXN信号，或者TXP信号与TXN信号)之间的差。当信号振幅较小时，该LVDS技术尤为有用，从而在节约电力的同时提高数据传输的切换速度。
如图12所示，通过使用LVDS，在不传递数据的时间段内，两个信号的每一个可保持中间逻辑状态(例如，浮动状态)。也就是说，在不传递数据的时间段内，所述两个信号可具有共同模式电压电平。
图13是总结在另一示例中用于如图7所示那样的SATA数据存储系统的操作方法的流程图。SATA存储系统2000能够利用非信号检测器2238和协议分析器2300对通过信号段和电力段传递的信号进行定性分析。例如，SATA存储系统2000可检测活动模式、共同模式和断电状态。
在操作方法中，SATA存储系统2000在检测到非信号段操作(S220＝是)之前执行正常操作(S210)。也就是说，SATA存储系统2000确定是否利用非信号检测器2238和协议分析器2300执行非信号段操作。
作为确定不执行非信号段操作(S220＝否)的结果，SATA存储系统2000可执行检查信号段操作和非信号段操作的各种操作并执行检测到的对应模式。
然而，在确定已发生非信号段操作(S220＝是)时，进行关于是否执行信号段的活动模式的下一确定(S230)。作为确定执行信号段的活动模式(S230＝是)的结果，SATA存储系统2000监视活动模式操作(S231)。在活动模式监视操作期间，SATA存储系统2000可确定SATA链接协议是否保持在可接受的范围内。例如，可通过增加每256DW插入的ALIGN的数量或控制SYNC的数量来提供特定信息。
作为确定不执行信号段的活动模式(S230＝否)的结果，进行关于是否执行信号段的共同模式的下一确定(S240)。作为确定执行信号段的共同模式(S240＝是)的结果，SATA存储系统2000将监视共同模式操作(S241)。
在共同模式监视操作期间，SATA存储系统2000可通过将TXN和TXP控制在保持SATAOOB协议的范围内来经协议分析器2300提供信息。具体地说，可利用不能检测(Must notDetect)周期和猝发或间隔(Burst or Gap)周期来插入额外信息(例如，功率、时间参数等)。
作为确定为不执行信号段的共同模式(S240＝否)的结果，进行关于是否执行断电模式的下一确定(S250)。作为确定为执行断电模式的结果，SATA存储系统2000可监视断电操作(S251)。SATA存储系统2000可检查Power Off，以发送其中对的猝发和间隔周期进行了调整的小OOB信号，从而通过对不可识别的特定信号的传送来通知Power Off，或者插入与Power Off关联的时间或额外信息。
在执行了活动模式监视操作(S231)、共同模式监视操作(S241)或断电监视操作(S251)中的一个之后，SATA存储系统2000可再次返回正常操作(S260)。
根据本发明构思的实施例的数据存储系统包括主机和存储装置。存储装置可包括非易失性存储器和装置控制器。非易失性存储器和装置控制器可集成在半导体装置中以形成PCMCIA(个人计算机内存卡国际联合会)卡、CF(致密闪存)卡、智能媒体卡、记忆棒、多媒体卡(例如，MMC、RS-MMC、MMC-micro等)、SD(安全数位)卡(例如，SD、Mini-SD、Micro-SD、SDHC等)、UFS(通用快闪存储器)等。
另外，非易失性存储器和装置控制器可应用于固态驱动器(SSD)、便携式计算机、超级移动个人计算机(UMPC)、工作站、上网本、个人数字助理(PDA)、网络平板、无线电话、移动电话、智能电话、智能电视、三维电视、电子书、便携式多媒体播放器(PMP)、便携式游戏控制台、导航装置、黑匣子、数码相机、数字多媒体广播(DMB)播放器、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、在无线环境下发送和接收信息的装置、构成家庭网络的各种电子装置之一、构成计算机网络的各种电子装置之一、构成信息技术网络的各种电子装置之一、射频识别(RFID)装置、构成计算系统的各种部件之一或内置系统。
可通过一种封装技术将非易失性存储器或装置控制器组合，所述封装技术诸如PoP(层叠封装)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、晶圆组件式晶片、晶圆式晶片、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料四侧引脚扁平封装(MQFP)、薄型四侧引脚扁平封装(TQFP)、小外型(SOIC)、缩小外型封装(SSOP)、薄型小外型(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)、晶圆级处理堆叠封装(WSP)等。
虽然已经参照示例性实施例描述了本发明构思，但是本领域技术人员应该清楚，在不脱离由权利要求限定的本发明的范围的前提下，可作出各种改变和修改。

Claims (20)

1.一种数据存储系统，包括：
主机，其经数据线和电力线连接至存储装置；以及
协议分析器，其被配置为对从所述存储装置经所述数据线传递至所述主机的信号进行分析，
其中，所述主机被配置为经所述电力线将非信号传递至所述存储装置，
在检测到所述非信号时，所述存储装置被配置为将所述非信号经所述数据线返回至所述主机，以及
所述协议分析器还被配置为对经所述数据线返回至所述主机的非信号进行分析并提供描绘了返回的非信号的特征的分析结果。
2.根据权利要求1所述的存储系统，其中，所述存储装置包括非信号检测器，其被配置为检测所述非信号。
3.根据权利要求1所述的存储系统，其中，利用高速串行接口连接所述主机和所述存储装置。
4.根据权利要求3所述的存储系统，其中，所述高速串行接口是串行ATA、通用快闪存储器接口、小型计算机小接口、串行连接SCSI和嵌入式多媒体接口中的一种。
5.根据权利要求3所述的存储系统，其中，所述存储装置向所述主机提供由所述分析结果导出的非信号操作信息。
6.根据权利要求5所述的存储系统，其中，所述非信号指示所述存储装置转变为装置睡眠模式，并且所述非信号操作信息包括所述装置睡眠模式的起始时间和终止时间。
7.根据权利要求4所述的存储系统，其中，所述非信号指示所述存储装置转变为断电模式。
8.根据权利要求1所述的存储系统，其中，所述存储装置包括：
闪速存储器，其被配置为存储数据；以及
装置控制器，其被配置为控制所述闪速存储器，
其中，所述装置控制器包括非信号检测器，其被配置为检测所述非信号。
9.根据权利要求8所述的存储系统，其中，所述装置控制器还被配置为将返回的非信号经所述数据线传递至所述主机，所述数据线连接至存储装置接口的传输端子。
10.根据权利要求9所述的存储系统，其中，所述协议分析器在物理上沿着所述存储装置与所述主机之间的数据线设置。
11.一种用于数据存储系统的非信号分析方法，所述数据存储系统包括经数据线和电力线连接至主机的存储装置，所述方法包括以下步骤：
将非信号从所述主机经所述电力线传递至所述存储装置；
检测所述存储装置中的非信号并将所述非信号经所述数据线返回至所述主机；以及
利用协议分析器对返回的非信号进行分析以产生描绘了所述返回的非信号的特征的分析结果。
12.根据权利要求11所述的非信号分析方法，其中，所述非信号指示所述存储装置转变为装置睡眠模式，并且
该方法还包括：向所述主机提供由所述分析结果导出的非信号操作信息，所述非信号操作信息包括装置睡眠模式的起始时间和终止时间。
13.根据权利要求11所述的非信号分析方法，其中，所述主机和所述存储装置通过高速串行接口连接。
14.根据权利要求11所述的非信号分析方法，其中，所述非信号指示所述存储装置转变为断电状态。
15.一种操作串行ATA数据存储系统的方法，所述串行ATA数据存储系统包括经串行ATA线缆连接至主机的存储装置，所述串行ATA线缆包括数据线和电力线，所述方法包括以下步骤：
利用选自所述电力线当中的一根电力线将非信号从所述主机传递至所述存储装置；
利用所述存储装置的非信号检测器检测所述非信号；
利用选自所述数据线当中的一根数据线将所述非信号从所述存储装置返回至所述主机；以及
利用沿着所述数据线设置的协议分析器来分析返回的非信号，以产生描绘了所述返回的非信号的特征的分析结果。
16.根据权利要求15所述的方法，其中，利用高速串行接口连接所述主机和所述存储装置。
17.根据权利要求16所述的方法，还包括：
向所述主机提供由所述分析结果导出的非信号操作信息。
18.根据权利要求17所述的方法，其中，所述非信号指示所述存储装置转变为装置睡眠模式，并且所述非信号操作信息包括装置睡眠模式的起始时间和终止时间。
19.根据权利要求17所述的方法，其中，所述非信号指示所述存储装置转变为断电模式。
20.根据权利要求15所述的方法，其中，所述存储装置包括闪速存储器和被配置为控制所述闪速存储器的装置控制器，其中，所述非信号检测器通过装置控制器实现。
CN201410571866.8A 2013-10-25 2014-10-23 数据存储系统和非信号分析方法 Active CN104571942B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130128020A KR102108374B1 (ko) 2013-10-25 2013-10-25 스토리지 시스템 및 그것의 비신호 분석 방법
KR10-2013-0128020 2013-10-25

Publications (2)

Publication Number Publication Date
CN104571942A CN104571942A (zh) 2015-04-29
CN104571942B true CN104571942B (zh) 2019-03-15

Family

ID=52996842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410571866.8A Active CN104571942B (zh) 2013-10-25 2014-10-23 数据存储系统和非信号分析方法

Country Status (4)

Country Link
US (1) US10139880B2 (zh)
JP (1) JP6508912B2 (zh)
KR (1) KR102108374B1 (zh)
CN (1) CN104571942B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104331379B (zh) * 2013-07-22 2018-05-29 鸿富锦精密电子(天津)有限公司 存储设备
TW201618709A (zh) * 2014-11-27 2016-06-01 圻逸科技有限公司 數位可抽換式內視鏡
JP6545583B2 (ja) * 2015-09-11 2019-07-17 東芝メモリ株式会社 半導体装置
US10101939B2 (en) * 2016-03-09 2018-10-16 Toshiba Memory Corporation Storage system having a host that manages physical data locations of a storage device
KR102518370B1 (ko) * 2018-01-19 2023-04-05 삼성전자주식회사 저장 장치 및 이의 디버깅 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887703A (zh) * 2010-06-18 2010-11-17 福建捷联电子有限公司 一种液晶显示器多个接口结构及其edid数据烧录方法
CN102005180A (zh) * 2009-08-27 2011-04-06 三星移动显示器株式会社 有机发光二极管显示器及其驱动方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0855718A1 (en) 1997-01-28 1998-07-29 Hewlett-Packard Company Memory low power mode control
CN1340943A (zh) * 2000-08-31 2002-03-20 松下电工株式会社 用于通信网络的通信协议转换连接器和室内通信网络系统
JP2003131956A (ja) 2001-10-25 2003-05-09 Fuji Xerox Co Ltd デバイス制御システム
US7120557B2 (en) * 2003-04-25 2006-10-10 Lsi Logic Corporation Systems and methods for analyzing data of a SAS/SATA device
JP4305363B2 (ja) * 2004-10-21 2009-07-29 株式会社デンソー 半導体集積回路
JP2006277420A (ja) 2005-03-30 2006-10-12 Matsushita Electric Ind Co Ltd Ｕｓｂホスト機器，ｕｓｂデバイス機器およびｕｓｂ装置ならびに認証方法
US20060271739A1 (en) 2005-05-24 2006-11-30 Shu-Fang Tsai Management of transfer of commands
US7752343B2 (en) 2006-02-22 2010-07-06 Emulex Design & Manufacturing Corporation Method and apparatus for auto-protocol discrimination between fibre channel, SAS and SATA devices
JP2008165533A (ja) * 2006-12-28 2008-07-17 Seiko Epson Corp Ｕｓｂ装置、その制御方法及びそのプログラム
US7925799B2 (en) 2007-04-27 2011-04-12 Ricoh Company, Ltd. Serial ATA interface control circuit and power management method wherein start and completion of data transfer is monitored during DMA operations using memory control unit
US8135083B2 (en) 2007-05-01 2012-03-13 Nec Laboratories America, Inc. Codebook method for a multiple input multiple output wireless system
US7958403B2 (en) * 2008-05-09 2011-06-07 Jds Uniphase Corporation Recreating errors in a network device
US7970563B2 (en) * 2008-05-19 2011-06-28 Asoka Usa Corporation Testing apparatus and method for signal strength of powerline networks
JP5319985B2 (ja) 2008-08-22 2013-10-16 株式会社バッファローメモリ ストレージ機器の使用限界予想方法又はその使用限界予想装置若しくはその使用限界予想時間解析用プログラム
US8131921B2 (en) 2008-09-17 2012-03-06 Intel Corporation Command suspension in response, at least in part, to detected acceleration and/or orientation change
TW201015286A (en) 2008-10-02 2010-04-16 Alcor Micro Corp Bridging device with power-saving function
JP2010092743A (ja) 2008-10-08 2010-04-22 Hitachi-Lg Data Storage Inc 信号線の分岐装置及び信号解析装置
KR20110026800A (ko) * 2009-09-08 2011-03-16 삼성전자주식회사 데이터 저장 장치 및 그것을 구비한 컴퓨터 시스템
US8271697B2 (en) 2009-09-29 2012-09-18 Micron Technology, Inc. State change in systems having devices coupled in a chained configuration
JP5276630B2 (ja) 2009-10-23 2013-08-28 エア・ウォーター防災株式会社 ガス消火設備
JP4988945B2 (ja) 2009-10-23 2012-08-01 エア・ウォーター防災株式会社 ガス消火設備
US8549191B2 (en) 2010-01-04 2013-10-01 Csr Technology Inc. Method and apparatus for SATA hot unplug
JP5616177B2 (ja) 2010-09-15 2014-10-29 株式会社日本自動車部品総合研究所 通信システム、トランシーバ、ノード
US9064116B2 (en) 2010-11-08 2015-06-23 Intel Corporation Techniques for security management provisioning at a data storage device
KR101747797B1 (ko) * 2011-01-26 2017-06-15 삼성전자주식회사 사타 인터페이스 및 그것의 전원 관리 방법
US8443221B2 (en) 2011-03-04 2013-05-14 Sandisk Technologies Inc. Methods, systems, and computer readable media for advanced power management for serial advanced technology attachment (SATA)-based storage devices
US20120260116A1 (en) 2011-04-11 2012-10-11 Szu-Ming Chen External power-saving usb mass storage device and power-saving method thereof
US9529417B2 (en) 2011-04-28 2016-12-27 Facebook, Inc. Performing selected operations using low power-consuming processors on user devices
TWI459400B (zh) 2012-04-17 2014-11-01 Phison Electronics Corp 記憶體儲存裝置、及其記憶體控制器與電源控制方法
US9116694B2 (en) * 2012-09-26 2015-08-25 Intel Corporation Efficient low power exit sequence for peripheral devices
US9069540B2 (en) * 2012-10-02 2015-06-30 Dell Products L.P. Information handling system adaptive high performance power delivery
US9213400B2 (en) * 2013-03-14 2015-12-15 Intel Corporation Apparatus and method to provide near zero power DEVSLP in SATA drives

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102005180A (zh) * 2009-08-27 2011-04-06 三星移动显示器株式会社 有机发光二极管显示器及其驱动方法
CN101887703A (zh) * 2010-06-18 2010-11-17 福建捷联电子有限公司 一种液晶显示器多个接口结构及其edid数据烧录方法

Also Published As

Publication number Publication date
US10139880B2 (en) 2018-11-27
US20150121099A1 (en) 2015-04-30
CN104571942A (zh) 2015-04-29
JP2015084227A (ja) 2015-04-30
JP6508912B2 (ja) 2019-05-08
KR102108374B1 (ko) 2020-05-08
KR20150047931A (ko) 2015-05-06

Similar Documents

Publication Publication Date Title
CN104571942B (zh) 数据存储系统和非信号分析方法
US9389676B2 (en) Serial advanced technology attachment interfaces and methods for power management thereof
KR100589227B1 (ko) 메모리 인터페이스 공유 기능을 구비한 장치 및 그 공유방법
US7496703B2 (en) Virtual IDE card reader with PCI express interface
CN102073611B (zh) 一种i2c总线控制系统及方法
WO2014153935A1 (zh) 存储卡以及存储数据的方法
CN105573947B (zh) 一种基于apb总线的sd/mmc卡控制方法
US8135895B2 (en) Virtual SATA port multiplier, virtual SATA device, SATA system and data transfer method in a SATA system
CN103838694B (zh) 一种fpga高速读取usb接口数据的方法
CN205068512U (zh) 一种无线指纹考勤系统
CN202713523U (zh) 一种可自适应分辨率的高清视频音频编解码设备
CN102693623B (zh) 基于Android系统实现红外遥控的方法以及装置
CN103744807B (zh) 基于可编程逻辑器件的存储卡访问控制系统
CN207835492U (zh) 一种双缓存载波解调系统
CN107704417A (zh) 与被测设备通信的方法及其通信系统
CN104679693B (zh) 一种1553b总线协议ip核的多接口模式实现方法
CN101847045B (zh) 一种仪器系统的标准接口方法
CN104598410B (zh) 一种免写驱动程序的计算机板卡及其开发方法
CN201654725U (zh) 具有存储功能的无线鼠标接收器
CN207968713U (zh) 一种集成式车载智能终端设备
CN201178445Y (zh) 一种gps手机
CN105204665A (zh) 一种处理空鼠数据的方法及智能终端
CN201252596Y (zh) 一种电视
CN203311430U (zh) 一种便携式读卡器
CN102193742A (zh) 虚拟储存装置及其控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant