CN104538509A - 一种发光二极管三维结构层的生长方法 - Google Patents
一种发光二极管三维结构层的生长方法 Download PDFInfo
- Publication number
- CN104538509A CN104538509A CN201410752710.XA CN201410752710A CN104538509A CN 104538509 A CN104538509 A CN 104538509A CN 201410752710 A CN201410752710 A CN 201410752710A CN 104538509 A CN104538509 A CN 104538509A
- Authority
- CN
- China
- Prior art keywords
- equal
- layer
- torr
- condition
- dimensional structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 45
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 16
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 9
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 9
- 229910052594 sapphire Inorganic materials 0.000 claims description 6
- 239000010980 sapphire Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052593 corundum Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 3
- 239000013078 crystal Substances 0.000 abstract description 12
- 238000006243 chemical reaction Methods 0.000 description 45
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 12
- 229910052757 nitrogen Inorganic materials 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 230000006911 nucleation Effects 0.000 description 3
- 238000010899 nucleation Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供一种发光二极管三维结构层的生长方法。包括：在衬底上，从下至上依次生长缓冲层、三维结构层、非掺杂氮化镓U-GaN层，N型掺杂层、量子阱发光层和P型掺杂层，所述三维结构层在第一条件下生长，所述第一条件包括：转速小于等于1300转/分并且大于等于500转/分、压力小于等于600托并且大于等于300托、温度小于等于1200℃并且大于等于1000℃；或者，所述三维结构层在第二条件下生长，所述第二条件包括：转速小于等于100转/分并且大于等于40转/分、压力小于等于500托并且大于等于100托、温度小于等于1200℃并且大于等于1000℃，其中，采用第一条件或第二条件进行三维结构层的生长，可以有效降低晶体的位错密度，进而使得LED芯片的各项光电参数性能都有较大提升。
Description
技术领域
本发明涉及半导体技术，尤其涉及一种发光二极管三维结构层的生长方法。
背景技术
利用金属有机化合物化学气相沉积法(Metal-Organic Chemical VaporDeposition，简称MOCVD)生长发光二极管(Light Emitting Diode，简称LED)时，外延结构的底层对LED的性能影响非常的大，因为良好的底层可以将外延生长时产生的应力得到释放提高波长均匀性，降低位错密度从而提高晶体质量，晶体质量的提升又可以提高LED的亮度、反向电压等其它光电学性能。
在进行外延生长氮化镓(GaN)时，使用的大多数为蓝宝石(Al2O3)衬底，在其上面进行异质外延生长时由于两种晶体之间晶格尺寸差距太大，导致不能在其上面进行晶体生长。
现有技术中是通过先在Al2O3衬底上生长成核层，在成核层的基础上，然后在低温、高压、低转速的条件下，在成核层上生长三维结构(三维结构层，又称为岛状结构)的GaN并使其合并，从而可以在消耗最少的情况下让三维结构层合拢并生长平整，进而使得异质外延产生的晶格失配达到最小从而减少缺陷密度。
但采用上述方法生长的三维结构层的结晶质量较差，从而导致岛状结构不能及时的合并以致晶体的位错密度较高，进而严重影响了LED质量。
发明内容
本发明实施例提供一种发光二极管三维结构层的生长方法，以克服现有技术生长的三维结构层所导致晶体的位错密度较高，从而导致LED质量差的问题。
本发明第一方面提供一种发光二极管三维结构层的生长方法，包括：
在衬底上，从下至上依次生长缓冲层、三维结构层、非掺杂氮化镓U-GaN层，N型掺杂层、量子阱发光层和P型掺杂层，
所述三维结构层在第一条件下生长，所述第一条件包括：转速小于等于1300转/分并且大于等于500转/分、压力小于等于600托并且大于等于300托、温度小于等于1200℃并且大于等于1000℃；
或者，
所述三维结构层在第二条件下生长，所述第二条件包括：转速小于等于100转/分并且大于等于40转/分、压力小于等于500托并且大于等于100托、温度小于等于1200℃并且大于等于1000℃。
在第一方面的第一种可能的实现方式中，所述三维结构层在第一条件下生长时，所述转速为1200转/分、所述压力为500托。
在第一方面的第二种可能的实现方式中，所述三维结构层在第二条件下生长时，所述转速为60转/分、所述压力为260托。
结合第一方面、第一方面的第一至第二种任一种可能的实现方式，在第一方面的第三种可能的实现方式中，所述衬底为蓝宝石Al2O3、硅Si或碳化硅SiC。
结合第一方面、第一方面的第一至第二种任一种可能的实现方式，在第一方面的第四种可能的实现方式中，所述缓冲层、所述三维结构层、所述非掺杂层、所述N型掺杂层、所述量子阱发光层和所述P型掺杂层为氮化镓GaN。
本发明中，在衬底上，从下至上依次生长缓冲层、三维结构层、非掺杂氮化镓U-GaN层，N型掺杂层、量子阱发光层和P型掺杂层，所述三维结构层在第一条件下生长，所述第一条件包括：转速小于等于1300转/分并且大于等于500转/分、压力小于等于600托并且大于等于300托、温度小于等于1200℃并且大于等于1000℃；或者，所述三维结构层在第二条件下生长，所述第二条件包括：转速小于等于100转/分并且大于等于40转/分、压力小于等于500托并且大于等于100托、温度小于等于1200℃并且大于等于1000℃，其中，采用第一条件或第二条件进行三维结构层的生长，可以有效降低晶体的位错密度，进而使得LED芯片的各项光电参数性能都有较大提升。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的利用维易科(VEECO)K系列机型进行三维结构层的生长的方法流程图；
图2所示为VEECO K系列500转/分时三维结构层合并模拟截面图；
图3所示为VEECO K系列1200转/分时三维结构层合并模拟截面图；
图4为本发明实施例提供的利用爱思强(AIXTRON)CRIUS系列机型进行三维结构层的生长的方法流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面通过具体的实施例及附图，对本发明的技术方案做进一步的详细描述。
本发明实施例提供一种发光二极管三维结构层的生长方法，该方法具体就可以包括：
在衬底上，从下至上依次生长缓冲层、三维结构层、非掺杂氮化镓U-GaN层，N型掺杂层、量子阱发光层和P型掺杂层，
所述三维结构层在第一条件下生长，所述第一条件包括：转速小于等于1300转/分并且大于等于500转/分、压力小于等于600托并且大于等于300托、温度小于等于1200℃并且大于等于1000℃；
或者，
所述三维结构层在第二条件下生长，所述第二条件包括：转速小于等于100转/分并且大于等于40转/分、压力小于等于500托并且大于等于100托、温度小于等于1200℃并且大于等于1000℃。
可选的，本实施例中衬底可以为蓝宝石Al2O3、硅Si或碳化硅SiC等，缓冲层、非掺杂层、N型掺杂层、量子阱发光层和P型掺杂层可以为氮化镓GaN等。并且可以采用现有技术中的各种方法在衬底上生长缓冲层、N型掺杂层、量子阱发光层和P型掺杂层，而三维结构层则采用本实施例提供的方法进行生长。
进一步的，在转速小于等于1300转/分并且大于等于500转/分、压力小于等于600托并且大于等于300托、温度小于等于1200℃并且大于等于1000℃的条件下生长三维结构层时，最优的转速为1200转/分、最优的压力为500托；而在转速小于等于100转/分并且大于等于40转/分、压力小于等于500托并且大于等于100托、温度小于等于1200℃并且大于等于1000℃的条件下生长三维结构层时，最优的转速为60转/分、最优的压力为260托。
本实施例提供的发光二级管三维结构层生长方法，包括：在衬底上，从下至上依次生长缓冲层、三维结构层、非掺杂氮化镓U-GaN层，N型掺杂层、量子阱发光层和P型掺杂层，所述三维结构层在第一条件下生长，所述第一条件包括：转速小于等于1300转/分并且大于等于500转/分、压力小于等于600托并且大于等于300托、温度小于等于1200℃并且大于等于1000℃；或者，所述三维结构层在第二条件下生长，所述第二条件包括：转速小于等于100转/分并且大于等于40转/分、压力小于等于500托并且大于等于100托、温度小于等于1200℃并且大于等于1000℃，其中，采用第一条件或第二条件进行三维结构层的生长，可以有效降低晶体的位错密度，进而使得LED芯片的各项光电参数性能都有较大提升。
下面通过两个具体实施例，分别对不同条件下发光二极管底层的生长过程进行详细描述。
具体的，其中上述第一条件适用于利用维易科(VEECO)K系列机型进行三维结构层的生长，具体步骤如图1所示，该方法可以包括：
步骤101：对衬底进行净化。
将图形化蓝宝石基板(Patterned Sapphire Substrate，简称PSS)放入反应室中，此阶段反应室内氮气(N2)：氢气(H2)：氨气(NH3)的流量比例为(0:120:0)升/分钟(Standard Liter per Minute，简称SLM)，反应室的压力为200托，然后将反应室将的温度升高到1080℃，持续300秒，对PSS进行高温净化。
步骤102：生长低温GaN缓冲层。
将反应室内温度降低至540℃，此阶段反应室内N2：H2：NH3的流量比例为(75:150:56)SLM，反应室的压力控制在500托，此时生长35nm厚度的低温GaN缓冲层。
步骤103：生长三维结构层。
将反应室内温度升高到1050℃，此阶段反应室内N2：H2：NH3的流量比例为(75:150:56)SLM，反应室的压力控制在450托，载盘转速控制在1100转/分，生长1200nm厚度的三维结构层。
三维结构结构层也称为岛状结构。
步骤104：生长非掺杂氮化镓U-GaN层。
将反应室内温度又一次升高到1080℃，此阶段反应室内N2：H2：NH3的流量比例为(75:150:56)SLM，反应室的压力控制在200托，生长速率控制在1.5um/h，此时生长厚度为900nm的高温非掺杂氮化镓U-GaN层。
步骤105：生长N型氮化镓N-GaN层。
将反应室内温度降低到1050℃，此阶段反应室内N2：H2：NH3的流量比例为(64:120:50)SLM，反应室的压力控制在200托，生长1000nm厚度的N型氮化镓N-GaN层。
步骤106：生长量子阱和量子垒。
将反应室内温度控制在750-880℃之间，此阶段反应室内N2：H2：NH3的流量比例为(72:0:40)SLM，反应室的压力控制在200托，760℃时生长量子阱，860℃时生长量子垒，共13对量子阱发光层。
步骤107：生长P型氮化镓P-GaN层。
将反应室内温度升高到960℃，此阶段反应室内N2：H2：NH3的流量比例为(64:120:50)SLM，反应室的压力控制在200托，生长厚度为200nm的P型氮化镓P-GaN层。
其中，图2所示为VEECO K系列500转/分时三维结构层合并模拟截面图。
图3所示为VEECO K系列1200转/分时三维结构层合并模拟截面图。
最后利用X射线衍射(X-Ray Diffraction，简称为：XRD测试仪对外延片进行测试，002和102晶面指数从现有技术中的(270,290)减小到(220,236)，即晶体的位错密度有效降低。对外延片进行加工制成芯片，经测试可得各项光电参数性能都有较大提升。
本实施例提供的利用VEECO K系列机型进行发光二级管底层生长的方法，将温度控制在1000-1200℃、转速控制在500-1300转/分、压力控制在300-600托时生长发光二级管的三维结构层，可以有效降低晶体的位错密度，进而使得最终得到的LED芯片的各项光电参数性能都有较大提升。
具体的，其中上述第二条件适用于利用爱思强(AIXTRON)CRIUS系列机型进行三维结构层的生长，具体步骤如图4所示，该方法可以包括：
步骤201：对衬底进行净化。
将图形化蓝宝石基板(Patterned Sapphire Substrate，简称PSS)放入反应室中，此阶段反应室内氮气(N2)：氢气(H2)：氨气(NH3)的流量比例为(0:33:0)升/分钟(Standard Liter per Minute，简称SLM)，反应室的压力为200托(托)，然后将反应室将的温度升高到1100℃，持续200秒，对PSS进行高温净化。
步骤202：生长低温GaN缓冲层。
将反应室内温度降低至540℃，此阶段反应室内N2：H2：NH3的流量比例为(0:9:24)SLM，反应室的压力控制在520托，此时生长35nm厚度的低温GaN缓冲层。
步骤203：生长三维结构层。
将反应室内温度升高到1040℃，此阶段反应室内N2：H2：NH3的流量比例为(0:6:27)SLM，反应室的压力控制在260托，载盘转速控制在60转/分，生长1000nm厚度的三维结构层。
三维结构结构层也称为岛状结构。
步骤204：生长非掺杂氮化镓U-GaN层。
将反应室内温度又一次升高到1080℃，此阶段反应室内N2：H2：NH3的流量比例为(0:6:27)SLM，反应室的压力控制在130托，生长速率控制在1.7um/h，此时生长厚度为1200nm的高温非掺杂氮化镓U-GaN层。
步骤205：生长N型氮化镓N-GaN层。
将反应室内温度降低到1050℃，此阶段反应室内N2：H2：NH3的流量比例为(0:6:27)SLM，反应室的压力控制在130托，生长1000nm厚度的N型氮化镓N-GaN层。
步骤206：生长量子阱和量子垒。
将反应室内温度控制在750-880℃之间，此阶段反应室内N2：H2：NH3的流量比例为(6:0:27)SLM，反应室的压力控制在130托，770℃时生长量子阱，870℃时生长量子垒，共13对量子阱发光层。
步骤207：生长P型氮化镓P-GaN层。
将反应室内温度升高到960℃，此阶段反应室内N2：H2：NH3的流量比例为(0:6:27)SLM，反应室的压力控制在130托，生长厚度为200nm的P型氮化镓P-GaN层。
最后利用XRD测试仪对外延片进行测试，002和102晶面指数从现有技术中的(260,285)减小到(227,242)，即晶体的位错密度有效降低。对外延片进行加工制成芯片，经测试可得各项光电参数性能都有较大提升。
本实施例提供的利用AIXTRON CRIUS系列机型进行发光二级管底层生长的方法，将温度控制在1000-1200℃、转速控制在40-100转/分、压力控制在100-500托时生长发光二级管的三维结构层，可以有效降低晶体的位错密度，进而使得最终得到的LED芯片的各项光电参数性能都有较大提升。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (5)
1.一种发光二极管三维结构层的生长方法，其特征在于，包括：
在衬底上，从下至上依次生长缓冲层、三维结构层、非掺杂氮化镓U-GaN层，N型掺杂层、量子阱发光层和P型掺杂层，
所述三维结构层在第一条件下生长，所述第一条件包括：转速小于等于1300转/分并且大于等于500转/分、压力小于等于600托并且大于等于300托、温度小于等于1200℃并且大于等于1000℃；
或者，
所述三维结构层在第二条件下生长，所述第二条件包括：转速小于等于100转/分并且大于等于40转/分、压力小于等于500托并且大于等于100托、温度小于等于1200℃并且大于等于1000℃。
2.根据权利要求1所述的方法，其特征在于，所述三维结构层在第一条件下生长时，所述转速为1200转/分、所述压力为500托。
3.根据权利要求1所述的方法，其特征在于，所述三维结构层在第二条件下生长时，所述转速为60转/分、所述压力为260托。
4.根据权利要求1-3任一项所述的方法，其特征在于，所述衬底为蓝宝石Al2O3、硅Si或碳化硅SiC。
5.根据权利要求1-3任一项所述的方法，其特征在于，所述缓冲层、所述三维结构层、所述非掺杂层、所述N型掺杂层、所述量子阱发光层和所述P型掺杂层为氮化镓GaN。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410752710.XA CN104538509B (zh) | 2014-12-09 | 2014-12-09 | 一种发光二极管三维结构层的生长方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410752710.XA CN104538509B (zh) | 2014-12-09 | 2014-12-09 | 一种发光二极管三维结构层的生长方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104538509A true CN104538509A (zh) | 2015-04-22 |
| CN104538509B CN104538509B (zh) | 2017-08-25 |
Family
ID=52854007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410752710.XA Active CN104538509B (zh) | 2014-12-09 | 2014-12-09 | 一种发光二极管三维结构层的生长方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104538509B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105390577A (zh) * | 2015-10-26 | 2016-03-09 | 华灿光电股份有限公司 | 一种发光二极管外延片及其制作方法 |
| CN107275454A (zh) * | 2017-07-21 | 2017-10-20 | 厦门乾照光电股份有限公司 | 一种发光二极管的外延生长方法 |
| CN108198915A (zh) * | 2018-01-06 | 2018-06-22 | 合肥玉晶科技有限公司 | 高亮度led制备工艺 |
| CN109300850A (zh) * | 2018-09-03 | 2019-02-01 | 淮安澳洋顺昌光电技术有限公司 | 一种蓝光led外延结构及制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103441200A (zh) * | 2013-08-14 | 2013-12-11 | 淮安澳洋顺昌光电技术有限公司 | 一种设置有低温uGaN层的发光二极管外延片 |
| CN104025260A (zh) * | 2012-08-03 | 2014-09-03 | 夏普株式会社 | 氮化物半导体元件结构体及其制造方法 |
-
2014
- 2014-12-09 CN CN201410752710.XA patent/CN104538509B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104025260A (zh) * | 2012-08-03 | 2014-09-03 | 夏普株式会社 | 氮化物半导体元件结构体及其制造方法 |
| CN103441200A (zh) * | 2013-08-14 | 2013-12-11 | 淮安澳洋顺昌光电技术有限公司 | 一种设置有低温uGaN层的发光二极管外延片 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105390577A (zh) * | 2015-10-26 | 2016-03-09 | 华灿光电股份有限公司 | 一种发光二极管外延片及其制作方法 |
| CN105390577B (zh) * | 2015-10-26 | 2018-05-22 | 华灿光电股份有限公司 | 一种发光二极管外延片及其制作方法 |
| CN107275454A (zh) * | 2017-07-21 | 2017-10-20 | 厦门乾照光电股份有限公司 | 一种发光二极管的外延生长方法 |
| CN108198915A (zh) * | 2018-01-06 | 2018-06-22 | 合肥玉晶科技有限公司 | 高亮度led制备工艺 |
| CN109300850A (zh) * | 2018-09-03 | 2019-02-01 | 淮安澳洋顺昌光电技术有限公司 | 一种蓝光led外延结构及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104538509B (zh) | 2017-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5842057B2 (ja) | 半導体装置の製造方法 | |
| CN104037287B (zh) | 生长在Si衬底上的LED外延片及其制备方法 | |
| US10014436B2 (en) | Method for manufacturing a light emitting element | |
| EP2532022B1 (en) | Method for manufacturing gallium nitride wafer | |
| CN104538509B (zh) | 一种发光二极管三维结构层的生长方法 | |
| CN109616561B (zh) | 深紫外led芯片、深紫外led外延片及其制备方法 | |
| JP5931737B2 (ja) | 光学素子の製造方法 | |
| JP4952616B2 (ja) | 窒化物半導体基板の製造方法 | |
| CN106784181B (zh) | 提高绿光或更长波长InGaN量子阱发光效率的方法及结构 | |
| KR20140106590A (ko) | 반도체 기판 및 형성 방법 | |
| CN103560181A (zh) | 发光二极管外延生长方法 | |
| CN107275454B (zh) | 一种发光二极管的外延生长方法 | |
| JP2011216549A (ja) | ＧａＮ系半導体エピタキシャル基板の製造方法 | |
| JP5946333B2 (ja) | Ｉｉｉ族窒化物半導体デバイス及びその製造方法 | |
| JP5488562B2 (ja) | 窒化物半導体基板の製造方法 | |
| JP5190343B2 (ja) | 半導体素子の製造方法 | |
| KR100881053B1 (ko) | 질화물계 발광소자 | |
| CN105762065B (zh) | 一种高晶体质量的氮化物外延生长的方法 | |
| TWI422067B (zh) | 固態半導體製作方法 | |
| JP7133786B2 (ja) | Ｉｉｉ族窒化物半導体およびその製造方法 | |
| JP4572942B2 (ja) | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ | |
| US9419081B2 (en) | Reusable substrate bases, semiconductor devices using such reusable substrate bases, and methods for making the reusable substrate bases | |
| CN105633241B (zh) | 一种氮化物发光二极管及其制作方法 | |
| JP5862472B2 (ja) | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ | |
| 이동현 | Epitaxial Growth of III-Nitride on Nano-Patterned Substrate for Light-Emitting Diode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 243000 Anhui Province Economic and Technological Development Zone Ma'anshan Baoqing Road 399 Building No. 1 Patentee after: Epitop Photoelectric Technology Co., Ltd. Address before: 243000 Anhui province Ma'anshan City West Road Economic Development Zone No. 259 South 1- layer Patentee before: EpiTop Optoelectronic Co., Ltd. |
|
| CP03 | Change of name, title or address |